CN115527995A - 半导体装置及其层对齐方法 - Google Patents

Abstract

一种半导体装置及其层对齐方法，半导体装置包括基于绕射的覆盖(DBO)标记，该基于绕射的覆盖标记具有设置在下层图案上的上层图案，且具有大于约5微米的最小尺寸。该装置进一步包括校正标记，该校正标记具有设置在下层图案上的上层图案，大体上定位在该DBO标记的中心处，且具有该DBO标记的该最小尺寸的大小的小于约1/5的最小尺寸。

Description

半导体装置及其层对齐方法

技术领域

本揭露关于一种半导体装置及其层对齐方法。

背景技术

半导体集成电路(integrated circuit，IC)工业已经历指数增长。IC材料及设计中的技术进步已产生IC的多个世代，其中每个世代具有相较于前一世代的较小及较复杂电路。在IC演化的过程中，功能密度(亦即，每晶片区域互连装置的数目)通常已增加，而几何形状大小(亦即，可使用制造工艺创造的最小组件(或接线))已减小。这个按比例缩小工艺通常通过提高生产效率及降低相关联的成本提供效益。这个按比例缩小亦已增加处理及制造IC的复杂性。

发明内容

根据本揭露的一些实施例，一种半导体装置包含：一基于绕射的覆盖(DBO)标记，其位于一第一位置处；以及一第一校正标记，其位于一第二位置处，该第二位置距该第一位置小于约1微米。

根据本揭露的一些实施例，一种半导体装置，包含：一基于绕射的覆盖(DBO)标记，其具有设置在一下层图案上的一上层图案，且具有大于约5微米的最小尺寸；以及一校正标记，其具有设置在一下层图案上的一上层图案，该校正标记大体上定位在该DBO标记的中心处，且具有小于约1/5该DBO标记的该最小尺寸的该大小的最小尺寸。

根据本揭露的一些实施例，一种半导体装置的层对齐方法包含：通过一基于绕射的覆盖(DBO)标记量测一第一材料层与一第二材料层之间的一第一覆盖；使用该第一材料层执行一蚀刻操作；在该蚀刻操作之后，通过距该DBO标记的中心小于1微米的一校正标记量测一第二覆盖；当该第二覆盖大于一临限值时，通过重新组配一第一DBO程序库形成一第二DBO程序库；以及使用具有小于该临限值的该第二覆盖的该第二DBO程序库执行一微影操作。

附图说明

本揭示案的态样当与随附附图一起阅读时，自以下详细描述更好地理解。应注意，根据工业中的标准实习，各种特征未按比例描绘。实际上，各种特征的尺寸可出于论述的清晰性而任意地增加或减小。

图1为根据本揭示案的实施例的微影扫描器的一部分的视图；

图2A至图5为根据本揭示案的各种态样的基于绕射的覆盖(diffraction-basedoverlay，DBO)标记的视图；

图6至图7F为例示根据本揭示案的各种态样的混合DBO标记的视图；

图8为例示根据本揭示案的各种态样的将半导体装置的层对齐的方法的视图。

【符号说明】

10:系统

11:水平接线

11A～11F:水平接线

12:垂直接线

12A～12D:垂直接线

16:遮罩台

18:遮罩

22:半导体晶圆

24:基板台

30:投影光学器件模块/投影光学器件盒/POB

50:对齐区

60C、60P:校正标记

80:方法

120:光源

140:照明器

200:覆盖量测图案

213:范围

214:暗条带

216:亮条带

217:长度

219:高度

222:Y方向

224:X方向

232:间距

234:宽度

236:Z方向

300:下层基板

302:第二层

303:抗蚀剂材料层

304:第一层

306,308:覆盖量测图案

310A:负第一级绕射

310B:正第一级绕射

311:负第一级绕射

312A:负第一级绕射

312B:正第一级绕射

313:正第一级绕射

314:入射光束

320:光学系统

322:侦测器

326:光源

330:分析器模块

332:基板

402:覆盖移位距离

404:强度坐标

420:非对称函数/AS函数

422:斜率

500:覆盖量测图案

501:左上部分

502:右上部分

504:左下部分

505:右下部分

506,508:范围

501,502,504,505:部分

500,520,600:DBO标记

600D～600F:混合DBO标记

606:范围

608:范围

650:空间

700:区

710:主动区

720:主动区

730:栅极区

750:通孔区

800:操作

810:操作

820:操作

830:操作

840:操作

W₆₀、H₆₀:尺寸

具体实施方式

以下揭示内容提供用于实行所提供的主题的不同特征的许多不同实施例或实例。以下描述组件及配置的特定实例以简化本揭示案。当然，这些仅为实例且不欲为限制性的。例如，以下描述中的第二特征之上或第二特征上的第一特征的形成可包括其中第一特征及第二特征是直接接触地形成的实施例，且可亦包括其中额外特征可形成在第一特征与第二特征之间，使得第一特征及第二特征可不直接接触的实施例。另外，本揭示案可在各种实例中重复元件符号及/或字母。这个重复是出于简单性及清晰性的目的，且并不实质上规定所论述的各种实施例及/或组态之间的关系。

此外，诸如“在……下方”、“在……以下”、“下”、“在……上方”、“上”等的空间相对术语可在本文中使用于便于描述，以描述如附图中所例示的一个元件或特征与另一元件(多个)或特征(多个)的关系。除附图中所描绘的取向之外，空间相对术语意欲涵盖使用或操作中的装置的不同取向。设备可以其他方式定向(旋转90度或以其他取向定向)且同样可据此解释本文所使用的空间相对描述符。

诸如“约”“大致”“实质上”等的术语可在本文中使用于便于描述。一般技术者将能够理解且导出用于这类术语的意义。例如，“约”可指示20％、10％、5％或类似的尺寸的变化，但当适当时，可使用其他值。诸如半导体鳍片的最长尺寸的大特征可具有小于5％的变化，而诸如界面层的厚度的极小特征可具有多达50％的变化，且两个变化类型可通过术语“约”表示。“实质上”通常比“约”更精确，使得10％、5％或更少的变化可为适当的，但不限于该变化。“实质上平面”的特征可具有在10％内或更少的来自直线的变化。具有“实质上恒定浓度”的材料可具有在5％内或更少的沿着一或多个尺寸的浓度变化。另外，一般技术者将能够基于工业知识、当前制造技术等等来理解且导出用于这类术语的适当意义。

半导体制造通常涉及通过执行材料层的多个沉积、蚀刻、退火，及/或植入的电子电路的形成，借此包括许多半导体装置及其间的互连的堆叠结构经形成。尺寸缩放(按比例缩小)为用来使日益较大数目的半导体装置配合在相同区域中的一个技术。然而，尺寸缩放在先进技术节点中日益困难。用来形成材料层中的特征的微影技术通过使用日益较短的曝光波长来确保以按比例缩小的尺寸的准确图案化，该等日益较短的曝光波长包括深紫外线(deep ultraviolet，DUV；约193-248纳米)、极紫外线(extreme ultraviolet，EUV；约10-100纳米；尤其13.5纳米)，及X射线(约0.01-10纳米)。

在一个材料层中的特征的形成之后，进一步特征可经形成于下一个材料层中。然而，在这些小尺寸下，甚至微影步骤中的最轻微移位可导致电路故障。例如，当形成金属通孔上的金属接线时，不精确的遮罩覆盖可导致蚀刻将金属通孔与相邻金属通孔侧向分离的低k介电材料。当金属接线在蚀刻之后经形成时，金属接线可垂直地且侧向地延伸至低k介电材料区中，此举减少金属接线与相邻金属通孔之间的隔离距离。在最坏状况下，短路可发生。然而，即使金属特征保持通过低k介电材料隔离，虽然具有较少实体分离，但将金属特征隔离的低k介电材料的时间相依介电崩溃或“TDDB”可显著地降低，此状况减少集成电路的寿命。此仅为突出制造期间的材料层之间的不完全对齐的后果的一个实例。许多其他不合需要的结果起因于不完全对齐，该等其他不合需要的结果不仅影响金属化层，而且影响半导体鳍片、全环绕栅极(gate-all-around，GAA)栅极结构、触点结构等。

为改良层间对齐，并缓和以上提到的缺陷风险，可在半导体制造期间使用对齐标记。在本揭示案的实施例中，描述混合覆盖对齐标记，该混合覆盖对齐标记包括各自具有约位于相同位置处的中心的基于绕射的覆盖(diffraction-based overlay，DBO)图案及类似装置的校正标记。已观察到，覆盖准确度尤其由于遮罩及/或透镜指纹而与DBO图案与校正标记之间的距离成反比，该遮罩及/或透镜指纹引起在用来图案化每个材料层的遮罩的区域上的各种区处的随机移位。因而，通过将校正标记定位在例如DBO图案的中心区处，显著减少距离，且增加覆盖准确度。亦观察到，DBO图案及校正标记形貌学通常为相当不同的，此状况可不利地影响DBO量测且导致不良准确度。因而，通过组配校正标记以具有大大减少的区域(“类似装置”)，且将校正标记对称地定位在DBO图案中及/或DBO图案周围，显著降低DBO量测期间的形貌学影响，从而再次提高覆盖准确度。此外，鉴于大校正标记(例如，对照半导体装置尺寸的10-1000X尺寸)可展现由于透镜像差及/或不同工艺能力而自正制造的半导体装置发散的覆盖行为，具有极小尺寸(例如，<10X尺寸)的类似装置的校正标记可减轻覆盖行为中的此变化。

图1为根据一些实施例的微影曝光系统10的示意性及图解视图。在一些实施例中，微影曝光系统10为经设计以通过EUV辐射使抗蚀剂层曝光的极紫外线(extremeultraviolet，EUV)微影系统，且可亦称为EUV系统10。根据一些实施例，微影曝光系统10包括光源120、照明器140、遮罩台16、投影光学器件模块(或投影光学器件盒(projectionoptics box，POB))30及基板台24。微影曝光系统10的元件可经添加或省略，且本揭示案不应受实施例限制。

在某些实施例中，光源120用以产生具有范围介于约1纳米与约100纳米之间的波长的光辐射。在一个特定实例中，光源120产生具有集中在约13.5纳米处的波长的EUV辐射。因此，光源120亦称为EUV辐射源。然而，应了解，光源120不应限于发射EUV辐射。光源120可经利用来执行来自激发目标燃料的任何高强度光子发射。

在各种实施例中，照明器140包括各种折射光学组件，诸如单透镜或具有多个反射器100的透镜系统，例如透镜(区域板)或替代地反射光学器件(用于EUV微影曝光系统)，诸如单镜面或具有多个镜面的镜面系统，以便将光自光源120导向至遮罩台16上，尤其导向至紧固在遮罩台16上的遮罩18。在光源120产生在EUV波长范围内的光的本实施例中，使用反射光学器件。在一些实施例中，照明器140包括至少三个透镜。

遮罩台16用以紧固遮罩18。在一些实施例中，遮罩台16包括用以紧固遮罩18的静电卡盘(e-chuck)。此是因为气体分子吸收EUV辐射且用于EUV微影图案化的微影曝光系统经维持在真空环境中以避免EUV强度损失。在本揭示案中，术语遮罩、光罩，及标线可互换地使用。在本实施例中，遮罩18为反射遮罩。遮罩18的一个示范性结构包括具有诸如低热膨胀材料(low thermal expansion material，LTEM)或熔融石英的合适的材料的基板。在各种实例中，LTEM包括TiO₂掺杂的SiO₂，或具有低热膨胀的其他合适的材料。遮罩18包括沉积在基板上的反射多层。

投影光学器件模块(或投影光学器件盒(projection optics box，POB))30用于将遮罩18的图案成像至半导体晶圆22上，半导体晶圆22紧固在微影曝光系统10的基板台24上。在一些实施例中，POB 30在各种实施例中具有折射光学器件(诸如用于UV微影曝光系统)或替代地反射光学器件(诸如用于EUV微影曝光系统)。携带限定于遮罩上的图案的影像的自遮罩18导向的光通过POB 30收集。照明器140及POB 30共同称为微影曝光系统10的光学模块。在一些实施例中，POB 30包括至少六个反射光学器件。

在本实施例中，半导体晶圆22可由硅或其他半导体材料制成。替代地或另外，半导体晶圆22可包括诸如锗(Ge)的其他基本半导体材料。在一些实施例中，半导体晶圆22是由诸如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)，或磷化铟(InP)的化合物半导体制成。在一些实施例中，半导体晶圆22是由诸如硅锗(SiGe)、碳化硅锗(SiGeC)、磷化镓砷(GaAsP)，或磷化镓铟(GaInP)的合金半导体制成。在一些其他实施例中，半导体晶圆22可为绝缘体上硅(silicon-on-insulator，SOI)或绝缘体上锗(germanium-on-insulator，GOI)基板。

另外，半导体晶圆22可具有各种装置元件。形成于半导体晶圆22中的装置元件的实例包括晶体管(例如，金氧半导体场效晶体管(metal oxide semiconductor fieldeffect transistor，MOSFET)、互补金氧半导体(complementary metal oxidesemiconductor，CMOS)晶体管、双极接面晶体管(bipolar junction transistor，BJT)、高压晶体管、高频晶体管、p通道及/或n通道场效晶体管(p-channel and/or n-channelfield-effect transistor，PFET/NFET)等)、二极管，及/或其他适用元件。各种工艺经执行来形成装置元件，诸如沉积、蚀刻、植入、光微影、退火，及/或其他合适的工艺。在一些实施例中，半导体晶圆22以抗蚀剂层涂布，该抗蚀剂层在本实施例中对EUV辐射敏感。包括以上所描述的那些的各种组件整合在一起且可操作以执行微影工艺。

微影曝光系统10可进一步包括其他模块或与其他模块整合(或与该等其他模块耦接)，该等其他模块诸如经设计以将氢气提供至光源120的清洁模块。氢气帮助减少光源120中的污染。

图2A及图2B分别例示将通过光束微影系统产生于晶圆上的覆盖量测图案的俯视图及横截面图。图2A展示覆盖量测图案200，覆盖量测图案200以长度217沿Y方向222延伸且在范围213内沿X方向224分布。覆盖量测图案200包括暗条带214及亮条带216。在一些实施例中，当入射光束辐射覆盖量测图案200时，暗条带214为低反射率部分且亮条带216为高反射率部分。在一些实施例中，交替的暗条带214和亮条带216产生具有覆盖量测图案的光栅。

图2B展示覆盖量测图案200的横截面图，覆盖量测图案200以高度219沿Z方向236延伸且在范围213内沿X方向224分布。在一些实施例中，暗条带214为在施加微影工艺之后保留的层(例如，光阻剂图案)的特征，且亮条带216为在施加微影工艺之后移除的位置。在其他实施例中，暗图案及亮图案的角色例如取决于下层的材料而颠倒。如横截面图中所示，暗条带214具有宽度234，例如，临界尺寸(critical dimension，CD)，且覆盖量测图案200具有间距232。在一些实施例中，当入射光束的波长比得上覆盖量测图案的宽度234及/或间距232时，入射光束经绕射且入射光束的一部分经反射回来。入射光束的绕射相对于图3B加以描述。

图3A及图3B分别例示具有两个覆盖量测图案306及308的基板332的横截面图。图3B包括用于决定基板的两个覆盖量测图案之间的覆盖误差的光学系统320。图3A包括第一层304中的覆盖量测图案308的横截面图，该第一层设置在下层基板300的顶部上。在一些实施例中，覆盖量测图案308与对应的电路布局图案(未示出)一起最先设置在下层基板300上，且然后第一层304设置在覆盖量测图案308上，例如，磊晶生长或沉积在覆盖量测图案308上。在一些实施例中，第二层302设置在第一层304上，例如，磊晶生长或沉积在第一层304上。在一些实施例中，抗蚀剂材料层303沉积在第二层302上且抗蚀剂材料层303经曝光且显影以将覆盖量测图案306与对应的布局图案(未示出)一起产生在抗蚀剂材料层303中。与图2A及图2B一致，覆盖量测图案306及308沿X方向分布以量测X方向上的覆盖误差。在一些实施例中，覆盖量测图案亦沿Y方向分布以量测Y方向上的覆盖误差。在一些实施例中，第二层302不存在且覆盖量测图案306设置在第一层304的顶部上。

图3B展示光学系统320，光学系统320包括一或多个光源326及一或多个侦测器322。图3A进一步展示覆盖量测图案306及308、第一层304、第二层302，及抗蚀剂材料层303。在一些实施例中，光学系统320的光源326将入射光束314传输，例如，辐射，至覆盖量测图案306及308，覆盖量测图案306及308沿X方向且沿Y方向具有重叠。在一些实施例中，覆盖量测图案306及308具有相同间距，且光源326具有比得上覆盖量测图案306及308的间距的波长，光源326为同调光源。入射光束314的一部分自覆盖量测图案306绕射且反射，且分别产生负第一级绕射310A及正第一级绕射310B。入射光束314的剩余部分通过覆盖量测图案306及第二层302，且自覆盖量测图案308绕射且反射，且分别产生负第一级绕射312A及正第一级绕射312B。因而，包括经反射的负第一级绕射310A及312A的负第一级绕射311通过侦测器322侦测，且包括经反射的正第一级绕射310B及312B的正第一级绕射313通过另一侦测器322侦测。

图3B中所示的分析器模块330耦接至光学系统320。分析器模块330接收所侦测的负第一级绕射311及正第一级绕射313的对应信号，且对对应信号执行分析以决定覆盖量测图案308与覆盖量测图案306之间的漂移，例如，移位。

在一些实施例中，第一层304包括覆盖量测图案308作为第一布局图案的一部分。另外，沉积在第二层302上的抗蚀剂材料层303包括覆盖量测图案306作为第二布局图案的一部分。因而，覆盖量测图案308与覆盖量测图案306之间的侧向位置差异指示第一层304的第一布局图案与将要使用抗蚀剂材料层303在第二层302中创造的第二布局图案之间的侧向位置差异。在一些实施例中，顶部覆盖量测图案306及底部覆盖量测图案308具有相同间距及相同形状，使得盒(例如，覆盖量测图案的子图案)的数目、盒的宽度，及覆盖量测图案306及308中的盒之间的距离为相同的。在一些实施例中，顶部覆盖量测图案306及底部覆盖量测图案308一致，使得覆盖量测图案306及308中的盒一致，且在顶部覆盖量测图案306的盒与底部覆盖量测图案308的盒之间不存在漂移。在一些实施例中，由于光学系统320的数值孔径，例如，由于侦测器322的数值孔径，负第一级绕射311及正第一级绕射313进入侦测器且较高级绕射不进入侦测器，且因而不进入光学系统320。

图4A、图4B及图4C分别例示具有带有覆盖移位的两个覆盖量测图案306及308的基板332(图4A)、作为覆盖移位的函数的负第一级绕射310A及正第一级绕射310B(图4B)，及作为覆盖移位距离302的函数的第一级绕射光强度(图4C)。图4A与图3A一致，其中差异在于第二层302的顶部上的抗蚀剂材料层303的覆盖量测图案306在正X方向上通过覆盖移位距离402相对于覆盖量测图案308移位。覆盖移位距离402为两个覆盖量测图案306及308的中心(例如，中心图案的质量中心或中心)之间的距离。

图4B展示作为覆盖移位距离402的函数的负第一级绕射311及正第一级绕射313的光强度。在一些实施例中，图4B分别展示对应于通过图2B的光学系统320的侦测器322侦测的负侦测第一级绕射311及正侦测第一级绕射313的信号。在一些实施例中，分析器模块330接收所侦测的负第一级绕射311及正第一级绕射313的对应信号，且自对应于正第一级绕射313的信号减去对应于负第一级绕射311的信号以产生非对称(asymmetry，AS)函数420(图4C)。如图4B中所示，对应于负第一级绕射311的信号在覆盖移位距离402的负区中具有强度尖峰，且对应于正第一级绕射313的信号在覆盖移位距离402的正区中具有强度尖峰。另外，图4B展示对应于所侦测的负第一级绕射311及正第一级绕射313的信号为关于强度坐标404对称的。尽管覆盖移位距离402经显示为覆盖量测图案306及308的盒的边缘之间的移位，但覆盖量测图案306及308的原点可限定为覆盖量测图案306及308的中心，且覆盖移位距离402可关于覆盖量测图案306及308的中心中的移位加以限定。在一些实施例中，对应于负第一级绕射311及正第一级绕射313的信号与通过图8的侦测器322侦测的信号一致于。

图4C展示作为覆盖移位距离402的函数的AS函数420。因为对应于所侦测的负第一级绕射311及正第一级绕射313的信号为关于强度坐标404对称的，所以AS函数420通过原点。在一些实施例中，AS函数可撰写为方程式(1)：其中P为图案(光栅)间距，S为覆盖移位距离402，且k是基于光波长及第一层、第二层，及抗蚀剂材料层的层结构(例如，厚度、折射指数，及吸收系数)加以决定。在一些实施例中，当覆盖移位距离402与图案间距P相比为小时，AS函数可经撰写为方程式(2)：

其中P为图案(光栅)间距，S为覆盖移位距离402，且k是基于光波长及第一层、第二层，及抗蚀剂材料层的层结构(例如，厚度、折射指数，及吸收系数)加以决定。在一些实施例中，当覆盖移位距离402与图案间距P相比为小时，AS函数可经撰写为方程式(2)：

其中

为图4C中的原点处的AS函数320的斜率422。

图5例示示范性覆盖量测图案，该示范性覆盖量测图案可亦称为“基于绕射的覆盖标记”(DBO标记)或“基于微绕射的覆盖标记”(uDBO标记)。可用作图3B的覆盖量测图案306且可产生于抗蚀剂材料层303中的图5的覆盖量测图案500具有四个不同的覆盖量测图案。在一些实施例中，当顶部上的覆盖量测图案500与图2B的底部覆盖量测图案308一致时，覆盖量测图案400的右上部分502及左下部分504分别具有相对于底部覆盖量测图案308的在正X方向上的初始移位–D及+D。在一些实施例中，顶部上的覆盖量测图案500以X方向覆盖误差OV，例如，X方向上的覆盖布置误差，置放在底部覆盖量测图案308上，且因而右上部分502与底部覆盖量测图案308之间的AS函数变成方程式(3)：

该AS函数为具有移位S＝(OV-D)的图4C的AS函数420上的点。右上部分502与底部覆盖量测图案308之间的AS函数可近似为AS1＝K.(OV-D)，该AS函数为具有移位S＝(OV-D)的图4C的AS函数420的斜率422上的点。另外，左下部分504与底部覆盖量测图案308之间的AS函数变成方程式(4)：

该AS函数为具有移位S＝(OV+D)的图4C的AS函数420上的点。左下部分504与底部覆盖量测图案308之间的AS函数可近似为AS2＝K.(OV+D)，该AS函数为具有移位S＝(OV+D)的图4C的AS函数420的斜率422上的点。因而，通过使用图3B的光学系统320及量测所侦测的负第一级绕射311及正第一级绕射313，覆盖量测图案500的右上部分502与底部覆盖量测图案308之间的AS函数值AS1及覆盖量测图案500的左下部分504与底部覆盖量测图案308之间的AS函数值AS2可经决定且X方向上的覆盖误差OV可决定为：

在一些实施例中，当顶部上的覆盖量测图案500与底部覆盖量测图案308一致时，覆盖量测图案500的左上部分501及右下部分505分别具有相对于底部覆盖量测图案508的在正Y方向上的初始移位–D及+D。因而，Y方向上的覆盖误差可经类似地决定。

在一些实施例中，如图2A及图2B中所示，覆盖量测图案500或覆盖量测图案306及308的每个部分的范围213介于2,500纳米与40,000纳米之间。如图5中进一步所例示，X方向及Y方向上的覆盖量测图案500的范围506及范围508分别可为至少约5um。在一些实施例中，表示为范围506、508的积的覆盖量测图案500的面积可为至少约12um x 12um、至少约16umx 16um，或至少约20um x 20um。覆盖量测图案500或覆盖量测图案306及308的每个部分的子图案的CD，例如，暗条带214的宽度234(参见图2B)介于10纳米与800纳米之间。在一些实施例中，覆盖量测图案500或覆盖量测图案306及308的每个部分的子图案之间的间距，例如，间距232(参见图2B)介于约15纳米与约900纳米之间。

图6为根据各种实施例的基板的对齐区50的平面图，该基板例如图3A及图4A的基板332。在一些实施例中，对齐区50存在于半导体晶圆的划线接线或“测试接线”中。在单个半导体晶圆上的至少两个单独集成电路晶粒的制造期间，划线接线可为半导体晶圆中用来将晶圆处理的末端处的单独晶粒分离的区域。区域可含有帮助制造工艺但不存在于最终产品中的特征。通常，划线接线的宽度为足够大的，以允许通过切割或断裂的晶粒的分离，而无晶粒的损坏。在一些实施例中，对齐区50存在于半导体晶圆上的至少两个集成电路晶粒中的一或多个晶粒中。

如图6中所示，对齐区包括各种DBO标记500、520、600。对齐区50的平面图例示两个材料层中的特征第一材料层可为先前材料层，且第二材料层可为当前材料层。因而，第一材料层可在先前材料层上(相对于基板)。在一些实施例中，当前材料层为光阻剂层，诸如抗蚀剂材料层303(图3A)，且先前材料层这金属化层，诸如第一层304(图3A)。在一些实施例中，DBO标记500在先前材料层中，且DBO标记520在当前材料层中。在一些实施例中，DBO标记600在先前材料层及当前材料层两者中。DBO标记600可进一步包括校正标记60C、60P，校正标记60C、60P进一步参考图7A至图7C加以描述。因而，DBO标记600可亦称为混合覆盖对齐标记或混合DBO标记。DBO标记500可为关于先前材料层的上DBO标记，且可为相对于当前材料层的未使用下DBO标记。因而，无进一步DBO标记叠置于当前层中的DBO标记500上。DBO标记520可为关于当前材料层的下DBO标记，用以结合将要制造于后续材料层中的叠加上DBO标记使用。DBO标记600为将要使用在将当前材料层对齐至先前材料层中的有效DBO标记。DBO标记500、520中的每一个可具有大体上相同的组态(宽度、长度、临界尺寸、间距、间隔等)，诸如图5中所示。DBO标记600可包括各自具有与图5中所示的DBO标记500大体上相同的组态(宽度、长度、临界尺寸、间距、间隔等)的上DBO标记及下DBO标记。

共同地称为水平接线11的水平接线11A～11F可沿着X方向延伸，且沿着Y方向垂直地布置在DBO标记500、520、600之间且垂直地定框DBO标记500、520、600。垂直接线12A～12D可沿着Y方向延伸，且沿着X方向侧向地布置在DBO标记500、520、600之间且侧向地定框DBO标记500、520、600。在一些实施例中，水平接线11及垂直接线12为或包含当前材料层的材料，例如，光阻剂、半导体材料、金属、介电质等。

图7A、图7B、图7C分别为图6中概述的DBO标记600、图7A中概述的校正标记60C、图7B中突出的校正标记60C的区700的平面图。

在图7A图，如参考图6的描述中简要地提到的，除可各自包括图5中所例示的部分501、502、504、505的DBO图案500、520之外，混合DBO标记600可进一步包括校正标记60C、60P。校正标记60C可为位于DBO图案500、520的部分501、502、504、505之间的空间650(或“通道”)中的中心校正标记。校正标记60P可为DBO图案500、520的周边上的位于水平接线11及垂直接线12的交叉点处的周边校正标记。在图7A的特定实例中，周边校正标记60P分别位于水平接线11A及垂直接线12C、水平接线11A及垂直接线12D、水平接线11B及垂直接线12C，及水平接线11B及垂直接线12D的交叉点处。校正标记60C、60P的进一步组态参考图7D至图7F加以描述。

如图7A中所例示，校正标记60C、60P的尺寸可为相对于DBO图案500、520的整体尺寸相当小的。在一些实施例中，X方向及Y方向上的校正标记60C、60P的尺寸W₆₀、H₆₀分别可小于约5um x 5um。在一些实施例中，校正标记60C、60P的尺寸W₆₀、H₆₀可小于约2um x 2um，或小于约1um x 1um。作为比率，每个校正标记60C、60P的面积(例如，W₆₀ x H₆₀)可占据DBO图案500、520中的每一个的面积的小于约1/12。在一些实施例中，每个校正标记60C、60P的面积占据DBO图案500、520中的每一个的面积的小于约1/100。在一些实施例中，每个校正标记60C、60P的面积占据DBO图案500、520中的每一个的面积的小于约1/400。通常，每个DBO图案500、520的面积可等于范围506、508的积。占据DBO图案500、520的面积的多于约1/12的每个校正标记60C/60P的面积可引入拓扑不平衡问题，如先前所描述。当每个校正标记60C、60P的面积与DBO图案500、520的面积之间的小于约1/400的比率存在时，通常此指示DBO图案500、520占据大面积，考虑到遮罩及/或透镜指纹，此状况可并非合意的。

进一步参考图7A，校正标记60C、60P的位置可为DBO图案500、520的近侧位置。DBO图案500、520的“位置”可为如通过质量中心、范围506、508的中心等计算的DBO图案500、520的中心。如图7A中所例示，范围606为沿着X方向自周边校正标记60P的最左侧至周边校正标记60P的最右侧的混合DBO标记600的宽度。范围608为沿着Y方向自周边校正标记60P的最顶侧至周边校正标记60P的最底侧的混合DBO标记600的高度。因而，包括周边校正标记60P的混合DBO标记600的“位置”可为如通过DBO图案500、520加校正标记60C、60P的质量中心计算的混合DBO标记600的中心。混合DBO标记600的中心可经计算为范围606、608的中心。

校正标记60C、60P的位置可经共同地决定来用于与实施例中的混合DBO标记600相关联的所有校正标记60C、60P。例如，校正标记60C、60P的位置可通过质量中心、范围的中心等计算。若校正标记60C、60P关于DBO图案500、520的中心大体上对称地布置，则校正标记60C、60P的位置可与DBO图案500、520的位置大体上相同。在一些实施例中，校正标记60C、60P的位置与DBO图案500、520的位置之间的距离为校正标记60C、60P及DBO图案500、520的中心之间的距离。在一些实施例中，距离小于约1um。在一些实施例中，距离可小于约0.5um，小于约0.1um，小于约0.01um，或小于约0.001um。在一些实施例中，距离与DBO图案500、520中的任一个的面积之间的比率可经决定。例如，比率可在距离(分离)与面积的平方根之间。在一些实施例中，比率可不超过约6％，不超过约8％，或不超过约10％。因而，当DBO图案500、520的尺寸506、508为约12um x 12um时，校正标记60C、60P在DBO图案500、520的1.2um内。以上关于校正标记60C、60P的位置共同地描述实施例，然而在一些实施例中距离亦可经决定为任何单独校正标记60C、60P与DBO图案500、520的任何表面(例如，侧壁)之间的最大距离，且比率类似地可使用最大距离加以计算。

图7B为展示根据各种实施例的校正标记60C的至少两个材料层的平面图。图7C为图7B的校正标记60C的区700的详细视图。在一些实施例中，校正标记60P可具有与图7B至图7C中所示的那个相同或类似的组态。校正标记60C包括类似装置的特征，该等类似装置的特征类似于存在于制造中的集成电路中的装置特征。如图7C中所示，主动区710、720沿X方向延伸，且沿Y方向布置。主动区720延伸越过校正标记60C的范围，且主动区710为未完全延伸越过校正标记60C的范围的分段。在一些实施例中，主动区710、720为包括硅及诸如磷、硼、锗等的另一材料的源极/漏极磊晶或植入区。在一些实施例中，主动区710、720形成在与DBO标记520相同的材料层中。在一些实施例中，沿着Y轴线的主动区710、720的间距小于约300纳米。在一些实施例中，间距小于约200纳米。在一些实施例中，间距小于约100纳米。当校准DBO图案500、520、600时，大于300纳米的间距可不提供充分的准确度。

校正标记60C进一步包括栅极区730，栅极区730可为或包含多晶硅或金属，诸如W、Co、Ru、Cu、Ti、Al等。栅极区730沿着Y方向(垂直于主动区710、720)延伸，且沿着X方向布置。在一些实施例中，栅极区730形成在与DBO标记500相同的材料层中。在一些实施例中，主动区710、720部分地安放在栅极区730上。在一些实施例中，栅极区730部分地安放在主动区710、720上。在一些实施例中，沿着X轴线的栅极区730的间距小于约300纳米。在一些实施例中，间距小于约200纳米。在一些实施例中，间距小于约100纳米。当校准DBO图案500、520、600时，大于300纳米的间距可不提供充分的准确度。

校正标记60C进一步包括通孔区750，通孔区750可为或包含金属，诸如W、Co、Ru、Cu、Ti、Al等。在一些实施例中，通孔区750侧向地形成在主动区710、720与栅极区730之间(X方向及Y方向)。在一些实施例中，通孔区750具有与主动区710、720及/或栅极区730类似的间距。在一些实施例中，通孔区750形成在与DBO标记500及/或DBO标记520相同的材料层中。在一些实施例中，通孔区750未重叠或安放在主动区710、720、栅极区730，或其他通孔区750上。在一些实施例中，通孔区750完全安放在下层通孔区750上。

校正标记60C的各种区710、720、730、750的实施例在主动区710、720、栅极区730，及通孔区750的上下文中加以描述。在其他实施例中，区710、720、730、750可包括不同于第7C中所例示且参考图7C所描述的那些的材料、形状，及图案。例如，混合DBO标记600可形成在互连层中，该互连层包括介电层中的金属化区。区710、720、730、750的材料、形状，及图案可以适合于不同微影工艺的不同方式组配。在一些实施例中，第一图案可包括第一材料层中的第一区，且第二图案可包括紧密在第一材料层上的第二材料层中的第二区。在一些实施例中，第一图案及第二图案未重叠。在一些实施例中，第一图案及第二图案部分地重叠。在一些实施例中，第一图案及第二图案完全重叠，使得上层图案(例如，第二图案)完全安放在下层图案(例如，第一图案)上。在一些实施例中，第一区及第二区可包括通孔、接线，或其他合适的形状中的任一个。

图7D、图7E、图7F为根据各种实施例的各种混合DBO标记600D～600F的平面图。

在图7D中，仅一个校正标记60C包括在实施例中，且混合DBO标记600D大体上无周边校正标记60P。校正标记60C大体上位于DBO标记500、520的中心处。

在图7E中，混合DBO标记600E大体上无周边校正标记60P，且包括介于DBO标记500、520的部分501、502、504、505之间的至少四个校正标记60C。在一些实施例中，校正标记60C距DBO标记500、520的中心大体上等距。在一些实施例中，校正标记60C为在DBO标记500、520的中心周围对称的。

在图7E中，水平接线11及垂直接线12的交叉点大体上无周边校正标记60P，且至少四个周边校正标记60P定位于水平接线11及垂直接线12上。在一些实施例中，周边校正标记60P与DBO标记500、520的空间650大体上对齐。在一些实施例中，混合DBO标记600F进一步包括校正标记60C。

图7A、图7D至图7F例示相对于DBO标记500、520的校正标记60C、60P的空间组态。在一些实施例中，混合DBO标记600、600D～600F的校正标记60C、60P的组态可经组合。

混合DBO标记600、600D～600F可形成于包括多个晶粒的晶圆的划线接线中。在一些实施例中，混合DBO标记600、600D～600F可形成于晶粒中的一或多个中。在一些实施例中，校正标记60P形成于晶粒中的一或多个中，且DBO标记500、520形成于划线接线中。

图8为根据各种实施例的用于使用混合DBO标记600、600D～600F将半导体层对齐的方法80的流程图。方法80是关于混合DBO标记600加以描述，但亦可与混合DBO标记600D～600F一起使用。方法80仅为一实例，且不欲将本揭示案限制于方法80中明确例示的事物。可在方法80之前、在方法80期间及在方法80之后提供额外步骤，且对于方法的额外实施例，可替换、消除、同时执行，或绕过所描述的一些步骤。

在操作800中，通过混合DBO标记600的DBO标记500、520量测第二材料层上的第一材料层的第一覆盖。操作800的量测可如参考图3A至图4C所描述地执行。在一些实施例中，操作800的量测是在沉积后检查(after-deposition inspection，ADI)工艺中执行。例如，可使用光学系统320及分析器模块330对诸如图3B的层303的光阻剂层执行ADI工艺。在一些实施例中，对图案化的硬遮罩层执行ADI工艺。

在操作800之后，在操作810中，蚀刻工艺经执行。例如，图3B的层302的暴露部分可通过各向异性刻蚀工艺移除，且光阻剂层303可通过灰化或另一合适的工艺移除。

在操作810中执行的蚀刻工艺之后，使用校正标记60C、60P量测第二覆盖。在一些实施例中，操作810是通过电子显微镜执行，诸如扫描电子显微镜(scanning electronmicroscope，SEM)或其他合适的显微镜。第二覆盖通常比第一覆盖精确的多。在一些实施例中，操作810是在蚀刻后检查及/或研磨后检查期间执行。在一些实施例中，第二覆盖是通过对校正标记60C、60P的覆盖求平均量测。

在操作820中的第二覆盖的量测之后，当第二覆盖大于临限值时，重新组配DBO程序库。在一些实施例中，临限值为距离，诸如0.1纳米、1纳米、2纳米等。在一些实施例中，临限值为最小特征尺寸(有时称为“CD”)的百分比，诸如20％、10％、5％等。在一些实施例中，重复操作800～830，直至第二覆盖小于临限值。

在操作840中，使用重新组配的DBO程序库执行微影操作，该重新组配的DBO程序库具有小于临限值的第二覆盖。在一些实施例中，可对至少一个第一晶圆共同地执行操作800～830，且对不同于第一晶圆的第二晶圆执行操作840。在一些实施例中，第一晶圆为测试(或试验)制造工艺的部分，且第二晶圆为生产制造工艺的部分。例如，测试制造工艺中的产量通常大体上低于生产制造工艺中的产量。在一些实施例中，操作800～830在生产制造工艺期间经周期地执行以重新校正DBO标记600的对齐以将第二覆盖维持在临限值内。例如，可在每100个晶圆、1000个晶圆、10,000个晶圆等之后执行操作800～830。

实施例可提供优点。混合DBO标记600包括DBO标记500、520及紧密接近于DBO标记500、520的类似的装置校正标记60C、60P。通过使校正标记60C、60P位于DBO标记500、520的中心区处，显著地减少其间的距离，且提出覆盖准确度。组配校正标记60C、60P以具有大大减少的面积，且使校正标记对称地位于DBO标记500、520中及/或周围在DBO量测期间降低形貌学影响，从而再次提高覆盖准确度。类似装置的校正标记60C、60P亦由于减少的透镜像差及类似的工艺能力而展现类似于正制造的半导体装置的覆盖行为。

根据至少一个实施例，一种半导体装置包含第一位置处的基于绕射的覆盖(diffraction-based overlay，DBO)标记，及第二位置处的第一校正标记，该第二位置距第一位置小于约1微米。在一实施例中，该第一校正标记位于该DBO标记的多个部分之间的一通道中。在一实施例中，半导体装置进一步包含至少一个第二校正标记，位于该DBO标记的一周边上。在一实施例中，该第一校正标记及该至少一个第二校正标记大体上对称地定位在该DBO标记的中心的周围。在一实施例中，该至少一个第二校正标记定位在沿一第一方向延伸的多条第一接线及沿大体上垂直于该第一方向的一第二方向延伸的多条第二线的交叉点处，且该些条第一接线及该些条第二接线侧向地包围该DBO标记及该第一校正标记。在一实施例中，该第二位置距该第一位置小于约0.01微米。在一实施例中，该第一校正标记的大小与该DBO标记的大小的比率小于约1/12。

根据至少一个实施例，一种半导体装置包含基于绕射的覆盖(diffraction-basedoverlay，DBO)标记，该基于绕射的覆盖标记具有设置在下层图案上的上层图案，且具有大于约5微米的最小尺寸；以及校正标记，该校正标记具有设置在下层图案上的上层图案，大体上定位在DBO标记的中心处，且具有DBO标记的最小尺寸的大小的小于约1/5的最小尺寸。在一实施例中，该DBO标记具有一第一间距，且该校正标记具有小于该第一间距的一第二间距。在一实施例中，该第一间距在约300纳米至约900纳米的范围内。在一实施例中，该校正标记的该上层图案并未部分地重叠该校正标记的该下层图案。在一实施例中，该校正标记的该上层图案完全对齐置于该校正标记的该下层图案上。在一实施例中，该校正标记的该上层图案包括一接线特征、一通孔特征、一栅极特征或一主动区特征。

根据至少一个实施例，一种半导体装置的层对齐方法包含：通过基于绕射的覆盖(diffraction-based overlay，DBO)标记量测第一材料层与第二材料层之间的第一覆盖；使用第一材料层执行蚀刻操作；在该蚀刻操作之后，通过距DBO标记的中心小于1微米的校正标记量测第二覆盖；当第二覆盖大于临限值时，通过重新组配第一DBO程序库形成第二DBO程序库；以及使用具有小于临限值的第二覆盖的第二DBO程序库执行微影操作。在一实施例中，量测该第一覆盖的步骤是在一沉积后检查期间执行。在一实施例中，量测该第二覆盖的步骤是在一蚀刻后检查期间或在一研磨后检查期间执行。在一实施例中，量测该第一覆盖的步骤是通过一光学系统执行，该光学系统包括一光源及至少一个侦测器，且量测该第二覆盖是通过一电子显微镜执行。在一实施例中，量测该第二覆盖的步骤是通过具有小于约1/12该DBO标记的该大小的大小的该校正标记进行。在一实施例中，量测该第二覆盖的步骤是通过具有小于该DBO标记之间距的间距的该校正标记进行。在一实施例中，量测该第二覆盖的步骤是进一步通过该DBO标记周边的至少一个第二校正标记进行。

先前内容概括若干实施例的特征，使得熟悉此项技术者可更好地理解本揭示案的态样。熟悉此项技术者应了解，他们可容易地将本揭示案用作用于设计或修改用于执行相同目的及/或达成本文引入的实施例的相同优点的其他工艺及结构的基础。熟悉此项技术者亦应意识到，此类等效构造不脱离本揭示案的精神及范畴，且他们可在不脱离本揭示案的精神及范畴的情况下在本文中做出各种变化、置换，及变更。

Claims (10)

1.一种半导体装置，其特征在于，包含：

一基于绕射的覆盖(DBO)标记，位于一第一位置处；以及

一第一校正标记，位于一第二位置处，该第二位置距该第一位置小于约1微米。

2.如权利要求1所述的装置，其特征在于，该第一校正标记位于该DBO标记的多个部分之间的一通道中。

3.如权利要求1所述的装置，其特征在于，进一步包含：

至少一个第二校正标记，位于该DBO标记的一周边上。

4.如权利要求3所述的装置，其特征在于，该第一校正标记及该至少一个第二校正标记大体上对称地定位在该DBO标记的中心的周围。

5.如权利要求4所述的装置，其特征在于，该至少一个第二校正标记定位在沿一第一方向延伸的多条第一接线及沿大体上垂直于该第一方向的一第二方向延伸的多条第二接线的交叉点处，且所述多条第一接线及所述多条第二接线侧向地包围该DBO标记及该第一校正标记。

6.如权利要求1所述的装置，其特征在于，该第二位置距该第一位置小于约0.01微米。

7.如权利要求1所述的装置，其特征在于，该第一校正标记的大小与该DBO标记的大小的比率小于约1/12。

8.一种半导体装置，其特征在于，包含：

一基于绕射的覆盖(DBO)标记，具有设置在一下层图案上的一上层图案，且具有大于约5微米的最小尺寸；以及

一校正标记，具有设置在一下层图案上的一上层图案，该校正标记大体上定位在该DBO标记的中心处，且具有小于约1/5该DBO标记的该最小尺寸的该大小的最小尺寸。

9.如权利要求8所述的装置，其特征在于，该DBO标记具有一第一间距，且该校正标记具有小于该第一间距的一第二间距。

10.一种半导体装置的层对齐方法，其特征在于，包含：

通过一基于绕射的覆盖(DBO)标记量测一第一材料层与一第二材料层之间的一第一覆盖；

使用该第一材料层执行一蚀刻操作；

在该蚀刻操作之后，通过距该DBO标记的中心小于1微米的一校正标记量测一第二覆盖；

当该第二覆盖大于一临限值时，通过重新组配一第一DBO程序库形成一第二DBO程序库；以及

使用具有小于该临限值的该第二覆盖的该第二DBO程序库执行一微影操作。

Images