CN115514360A - 时钟和数据恢复电路 - Google Patents

时钟和数据恢复电路 Download PDF

Info

Publication number
CN115514360A
CN115514360A CN202111596155.2A CN202111596155A CN115514360A CN 115514360 A CN115514360 A CN 115514360A CN 202111596155 A CN202111596155 A CN 202111596155A CN 115514360 A CN115514360 A CN 115514360A
Authority
CN
China
Prior art keywords
clock
signal
data recovery
frequency
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111596155.2A
Other languages
English (en)
Inventor
翁盟智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN115514360A publication Critical patent/CN115514360A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Communication Control (AREA)

Abstract

一种时钟和数据恢复电路包含压控振荡器、频率检测器以及控制电路，该压控振荡器用以依据电压信号产生时钟信号，该频率检测器用以依据该输入数据信号的多个取样结果来检测是否需要提高该时钟信号的频率，并对应地产生第一上升控制信号，该控制电路耦接于该压控振荡器与该频率检测器，并且用以依据该第一上升控制信号以调整该电压信号，在检测到该时钟信号的频率被锁定后，该时钟和数据恢复电路操作在数据恢复模式，并且该频率检测器用以检测在该数据恢复模式下是否需要提高该时钟信号的该频率。

Description

时钟和数据恢复电路
技术领域
本发明关于一种时钟和数据恢复(clock and data recovery，CDR)电路，尤其关于一种在数据恢复模式下具有频率控制能力的CDR电路。
背景技术
为了将数据从一装置传送到另一装置，接收装置必须知道何时对其从发送装置接收的数据信号进行取样。通常来说，相位锁定回路(phase lock loop，PLL)可用以产生必要的频率波形。接收装置需要时钟对齐和再生电路，诸如PLL及/或延迟锁定回路(delaylocked loop，DLL)，以从参考时钟信号重新产生正确的时钟频率，并且同步时钟与输入数据。具备有PLL电路的时钟和数据恢复(clock and data recovery，CDR)电路是一种通常被使用于通过使用参考时钟信号以输出数据以及同步时钟的电路。
然而，提供给PLL电路及/或CDR电路的参考时钟信号的频率精确度是影响数据恢复正确性的关键因素。如果参考时钟的频率发生漂移，就会出现不希望发生的取样错误并且无法正确地恢复数据。当参考时钟信号由振荡器电路而非晶体振荡器(crystaloscillator)提供时，参考时钟的频率漂移问题会更加严重。
因此，迫切需要一种在数据恢复模式下具备频率控制能力(包含频率漂移检测以及调整)以补偿参考时钟频率漂移的创新CDR电路。
发明内容
本发明的目的在于提供一种在数据恢复模式下具备频率控制能力的创新CDR电路，以补偿参考时钟的频率漂移。
本发明一实施例揭示了一种时钟和数据恢复电路用以从输入数据信号恢复时钟以及数据信息，该时钟和数据恢复电路包含压控振荡器、频率检测器以及控制电路，该压控振荡器用以依据电压信号产生时钟信号，该频率检测器用以依据该输入数据信号的多个取样结果来检测是否需要提高该时钟信号的频率，并对应地产生第一上升控制信号，该控制电路耦接于该压控振荡器与该频率检测器，并且用以依据该第一上升控制信号调整该电压信号，其中在检测到该时钟信号的频率被锁定后，该时钟和数据恢复电路操作在数据恢复模式，并且该频率检测器用以检测在该数据恢复模式下是否需要提高该时钟信号的该频率。
本发明另一实施例揭示了一种时钟和数据恢复电路用以从输入数据信号恢复时钟以及数据信息，该时钟和数据恢复电路包含压控振荡器、频率检测器、相位检测器、电荷泵电路以及控制电路。该压控振荡器是用以依据电压信号产生时钟信号，该频率检测器是用以依据该输入数据信号的多个取样结果来检测是否需要提高该时钟信号的频率，并对应地产生第一上升控制信号，该相位检测器是用以接收该输入数据信号和该时钟信号，并依据该输入数据信号的取样结果以检测该时钟信号是相位超前或是相位落后，且进而产生第二上升控制信号和第一下降控制信号，该电荷泵电路耦接于该压控振荡器以及该相位检测器，并且用以依据第二上升控制信号以及该第一下降控制信号调整该电压信号，该控制电路耦接于该压控振荡器与该频率检测器，并且用以依据该第一上升控制信号调整该电压信号。在检测到该时钟信号的频率被锁定后，该时钟和数据恢复电路操作在数据恢复模式，并且该频率检测器以及该相位检测器操作在该数据恢复模式。
本发明另一实施例揭示了一种时钟和数据恢复电路，用以从输入数据信号恢复时钟以及数据信息，该时钟和数据恢复电路包含时钟恢复模块以及数据恢复模块。该时钟恢复模块是用以操作在时钟恢复模式锁定时钟信号的频率，该数据恢复模块是用以操作在数据恢复模式，并依据该输入数据信号恢复数据信息。在检测到该时钟信号的频率被锁定后，该时钟和数据恢复电路从该时钟恢复模式切换到该数据恢复模式，以及该数据恢复模块包含压控振荡器、电荷泵电路、频率检测器以及控制电路，该压控振荡器是用以依据电压信号产生该时钟信，该电荷泵电路耦接于该压控振荡器，并且用以依据上升控制信号以及该下降控制信号调整该电压信号，该频率检测器是用以依据该输入数据信号的多个取样结果来检测是否需要提高该时钟信号的该频率，并对应地产生补充上升控制信号，该控制电路耦接于该压控振荡器与该频率检测器，并且用以依据该补充上升控制信号进一步调整该电压信号。
附图说明
图1为依据本发明一实施例的时钟和数据恢复(clock and data recovery，CDR)电路的示例性方块图。
图2为依据本发明一实施例的依据不同时钟相位的时钟信号对输入数据信号进行取样的示意图。
图3为依据本发明一实施例的在数据恢复模式下使用具备频率控制能力的时钟和数据恢复电路从输入数据信号中恢复时钟和数据信息的方法的流程图。
图4为依据本发明一实施例的时钟信号CLK_Sig的频率CLK_F在数据恢复模式的变化过程的示意图。
图中标号说明如下：
100:时钟和数据恢复电路(CDR)电路
110:相位频率检测器(PFD)
120:电荷泵电路
130:压控振荡器(VCO)
140:除频器
150:低通滤波器(LPF)
160:多工器
170:相位检测器(PD)
180:频率检测器(FD)
190:控制电路
200:锁定检测器
S302，S304，S306，S308:步骤
具体实施方式
图1为依据本发明一实施例的时钟和数据恢复(clock and data recovery，CDR)电路的示例性方块图。CDR电路100可以在时钟恢复模式以及数据恢复模式之间切换，并且用以从输入数据信号来恢复时钟和数据信息。CDR电路100最初可以被操作在时钟恢复模式以依据参考信号Ref_CLK来锁定时钟信号CLK_Sig的频率，并且在锁定指示信号PLL_LOCK指出时钟信号CLK_Sig的频率被锁定后，再切换到数据恢复模式以恢复数据信息。
CDR电路100可以包含时钟恢复模块以及数据恢复模块。该时钟恢复模块包含多个操作于时钟恢复模式的电路，用以锁定时钟信号CLK_Sig的频率，该数据恢复模块亦包含多个操作于数据恢复模式下的电路，用以根据输入数据信号恢复数据信息。值得注意的是，该时钟恢复模块和该数据恢复模块可以共享包含在CDR电路100中的一或多个电路。举例来说，CDR电路100的电荷泵(charge pump)电路120、压控振荡器(voltage controlledoscillator，VCO)130、低通滤波器(low pass filter，LPF)150及/或多工器160可以被时钟恢复模块和数据恢复模块共享。因此，电荷泵电路120、VCO 130、LPF 150以及多工器160可以是时钟恢复模块的一部分，也可以是数据恢复模块的一部分。
在本发明的实施例中，时钟恢复模块可以包含相位频率检测器(phase frequencydetector，PFD)110、电荷泵电路120、VCO 130、一除频器(frequency divider)140、LPF 150以及多工器160，且数据恢复模块可以包含相位检测器(phase detector，PD)170、频率检测器(frequency detector，FD)180、控制电路190、多工器160、电荷泵电路120、LPF 150以及VCO 130。
在时钟和数据恢复的过程开始时，时钟恢复模块可以导通时钟恢复回路，以依据参考信号Ref_CLK来锁定VCO 130产生的时钟信号CLK_Sig的频率。PFD 110用以接收参考信号Ref_CLK和除频器140所产生的反馈信号FB，并检测参考信号Ref_CLK和反馈信号FB之间的相位差(或频率差)并对应地产生上升控制信号PFD_UP以及下降控制信号PFD_DN。上升控制信号PFD_UP以及下降控制信号PFD_DN可以是脉宽可调整的脉冲信号。当检测到参考信号Ref_CLK的相位领先于反馈信号FB的相位时(或者检测到参考信号Ref_CLK的频率高于反馈信号FB的频率时)，PFD 110可以在上升控制信号PFD_UP中产生「上」脉冲。当检测到参考信号Ref_CLK的相位落后于反馈信号FB的相位时(或者检测到参考信号Ref_CLK的频率低于反馈信号FB的频率时)，PFD 110可以在下降控制信号PFD_DN中产生「下」脉冲。
多工器160耦接于PFD 110、PD 170以及电荷泵电路120，并用以因应锁定指示信号PLL_LOCK来选择PFD 110或PD 170所产生的上升控制信号和下降控制信号以作为多工信号UP_mux以及DN_mux，并且将多工信号UP_mux以及DN_mux输出至电荷泵电路120。锁定指示信号PLL_LOCK是由锁定检测器200所产生。锁定检测器200用以依据参考信号Ref_CLK和反馈信号FB检测时钟信号CLK_Sig的频率是否被锁定，并且对应地产生锁定指示信号PLL_LOCK。举例来说，锁定指示信号PLL_LOCK的值可以初始设定为0以指出时钟信号CLK_Sig的频率还没有被锁定。当PLL_LOCK＝0时，CDR电路100被操作于时钟恢复模式，并且时钟恢复回路是由如上述的时钟恢复模块进行。因应尚未锁定的条件PLL_LOCK＝0，多工器160输出由PFD110所产生的上升控制信号PFD_UP和下降控制信号PFD_DN以作为多工信号UP_mux和DN_mux。
电荷泵电路120耦接于压控振荡器130，并用以根据多工信号UP_mux以及DN_mux调整压控振荡器130的电压信号。例如，电荷泵电路120可以分别在充电路径和放电路径中包含一或多个电流源。当多工信号UP_mux具备「上」脉冲时(例如，当多工信号UP_mux的值为「1」时)，充电电流IUP会传导到充电路径以调整在VCO 130的输入端所提供的电压信号(例如增加其电压)。另一方面，当多工信号DN_mux具备「下」脉冲时(例如，当多工信号DN_mux的值为「1」时)，放电电流IDN会传导到放电路径以调整在VCO 130的输入端所提供的电压信号(例如，降低其电压)。
VCO 130用以依据其输入端所提供的电压信号产生具有多个时钟相位(例如，0度、90度、180度和270度)的时钟信号CLK_Sig。时钟信号CLK_Sig(其具有任一相位)则被提供给除频器140。除频器140耦接于压控振荡器130与PFD 110之间，并用以依据时钟信号CLK_Sig以及频率比例因子(frequency scale factor)以产生反馈信号FB。时钟恢复模块可以实现为锁相回路(phase lock loop，PLL)电路，并且LPF 150被配置为提供滤波功能，以增加PLL电路的稳定性。
依据本发明的实施例，参考信号Ref_CLK可由振荡器电路(图1中未示出)所产生。为了补偿振荡器电路所产生的参考时钟Ref_CLK中不期望出现的频率漂移，CDR电路100被设计为在数据恢复模式下具有频率控制能力(包含频率漂移检测和调整)。通过在VCO 130的输入端引入额外的充电路径，VCO 130所产生的时钟信号CLK_Sig的频率可以在数据恢复模式下进行进一步的调整。如此一来，可以通过调整时钟信号CLK_Sig的频率来补偿参考时钟Ref_CLK的频率漂移，以解决参考时钟Ref_CLK的频率漂移会导致数据恢复不正确的问题。
如上所述，锁定检测器200用以检测时钟信号CLK_Sig的频率是否被锁定并对应地产生锁定指示信号PLL_LOCK。当锁定检测器200检测到时钟信号CLK_Sig的频率被锁定于参考时钟Ref_CLK的频率时，锁定检测器200将锁定指示信号PLL_LOCK的值设定为1。当PLL_LOCK＝1时，CDR电路100被操作于数据恢复模式，以及数据恢复模块会导通数据恢复回路。因应锁定的条件PLL_LOCK＝1，多工器160输出由PD 170所产生的向上控制信号PD_UP以及向下控制信号PD_DN以作为多工信号UP_mux和DN_mux。
请注意到，当时钟信号CLK_Sig的频率被锁定时，时钟信号CLK_Sig的频率(标示为CLK_F)实质上等于参考时钟Ref_CLK的频率(标示为Ref_F)乘以除频器140的频率比例因子(标记为SF)，即CLK_F＝Ref_F*SF。在本发明的实施例中，假设CDR电路100的目的是最后可以将时钟信号CLK_Sig的频率锁定到目标时钟频率(标示为Target_F)，以正确地从输入数据信号中恢复数据信息，其中目标时钟频率与输入数据信号的数据速率(data rate)有关，也可以是VCO接收输入数据所需的频率，除频器140的频率比例因子SF可以被很好地设计，使得当CDR电路100离开时钟恢复模式时，时钟信号CLK_Sig的频率CLK_F接近但低于目标时钟频率Target_F。举例来说，当锁定检测器200检测到时钟信号CLK_Sig的频率CLK_F被锁定时，时钟信号CLK_Sig的频率CLK_F可以低于目标时钟频率Target_F。
举例来说，假设输入数据信号的数据速率为10GHz且CDR电路100的VCO 130设计为一半速率(half-rate)VCO，则目标时钟频率Target_F可为5GHz。在本发明的一实施例中，如果目标时钟频率Target_F与参考时钟Ref_CLK的频率Ref_F之间的关系表示为：Target_F＝Ref_F*SF_A，其中SF_A可以代表实际需要的频率比例因子，除频器140的频率比例因子SF可以设定为低于实际需要的频率比例因子SF_A的值。在本发明的一实施例中，SF＝0.9*SF_A。因此，在本实施例中，时钟恢复模块(或PLL电路)的锁定条件可以是CLK_F＝Ref_F*SF＝0.9*Target_F。
因此，在本发明的实施例中，CDR电路100是用以在时钟恢复模式下将时钟信号CLK_Sig的频率锁定到接近但低于目标时钟频率的频率，然后在数据恢复模式开始时进一步将时钟信号CLK_Sig的频率锁定到目标时钟频率(即，恢复该时钟信息)，并且在数据恢复模式中也恢复该数据信息。
如上所述，CDR电路100在检测到时钟信号CLK_Sig的频率被锁定后从时钟恢复模式切换到数据恢复模式。在数据恢复模式下，PD 170用以接收输入数据信号(诸如图1所示的差动输入数据信号DATA+和DATA-)，从VCO130接收时钟信号CLK_Sig，根据输入数据信号的取样结果检测时钟信号CLK_Sig的相位领先或相位落后，并对应地产生上升控制信号PD_UP和下降控制信号PD_DN。
具体来说，在本发明的实施例中，PD 170可以从VCO 130接收具有不同时钟相位的时钟信号CLK_Sig，以对输入数据信号进行取样。图2为依据本发明一实施例之依据不同时钟相位的时钟信号对输入数据信号进行取样的示意图，其中数据信号DATA表示输入数据信号，可以是输入数据信号DATA+也可以是输入数据信号DATA-，时钟信号CKI代表同相时钟信号(例如具有0度时钟相位的时钟信号CLK_Sig)，时钟信号CKQ代表正交相位时钟信号(例如具有90度时钟相位的时钟信号CLK_Sig)。通常情况下，同相时钟信号CKI被使用于对数据信号DATA的数据部分进行取样，而正交时钟信号CKQ则被使用于对相对应数据的边缘进行取样。PD 170可以根据数据取样结果和边缘取样结果来检测时钟信号CLK_Sig的相位是否领先或落后于可用于正确恢复数据信息的目标时钟信号(例如具有目标时钟频率的时钟信号)的相位。
图2中的记号Ax表示当前时钟周期中的第x笔数据取样结果(例如图中所示的Clock_Cycle[n])，图2中的记号Tx表示当前时钟周期的第x个边缘取样结果，记号Ax'表示下一个时钟周期的第x笔数据取样结果，其余依此类推，其中由于时钟信号CKI和CKQ之间的相位差为90度，因此时钟信号CKQ为同一时钟周期内时钟信号CKI的90度落后版本。PD 170可通过检测两个连续样本之间的转变(即，从逻辑「0」到逻辑「1」或从逻辑「1」到逻辑「0」)的发生来检测时钟信号CLK_Sig的相位超前或相位落后。举例来说，PD 170可以对至少两个取样结果(诸如取样结果Ax和Tx、A(x+1)和T(x+1)、A(x+1)和Tx及/或其任何组合)执行一些逻辑运算，以检测两个连续样本之间转换的发生。
在本发明的一实施例中，PD 170可以对在同一时钟周期内得到的第x笔数据和边缘取样结果(例如第x笔数据取样结果及其后续边缘取样结果)执行逻辑运算(诸如互斥或(XOR)运算)以获得计算结果，收集上述一或多个计算结果(例如第x和第(x+1)个取样结果所对应的计算结果)，并依据所收集的计算结果来产生上升控制信号PD_UP(例如，PD 170可以对当前时钟周期所收集到的相对应计算结果执行一或(OR)运算以产生上升控制信号PD_UP)。此外，PD 170可以对在相同时钟周期或不同时钟周期(例如相邻时钟周期)中获得的数据取样结果和边缘取样结果(例如，第x个边缘取样结果及其后续数据取样结果，其中边缘取样结果及其后续数据取样结果可以在相同或不同的时钟周期内)以得到计算结果，收集上述一或多个计算结果，并且依据所收集的计算结果产生下降控制信号PD_DN。
以数据取样结果A1、A2、A1'以及边缘取样结果T1和T2为例子，PD 170可以对取样结果A1与T1进行互斥或(XOR)运算以得到一第一计算结果，对取样结果A2与T2进行互斥或(XOR)运算以得到一第二计算结果，并且对第一与第二计算结果进行一或(OR)运算以产生上升控制信号PD_UP。另外，PD 170可以对取样结果T1与A2执行互斥或(XOR)运算以获得一第三计算结果，对取样结果T2与A1'执行互斥或(XOR)运算以获得一第四计算结果，并且对第三与第四计算结果进行一或(OR)运算以产生下降控制信号PD_DN。上升控制信号PD_UP和下降控制信号PD_DN可以是脉宽可调整的脉冲信号。当检测到时钟信号CLK_Sig的相位落后于目标时钟信号的相位时，可以在上升控制信号PD_UP中产生「上」脉冲(例如通过上述逻辑操作)。当检测到时钟信号CLK_Sig的相位领先于目标时钟信号的相位时，可以在下降控制信号PD_DN中产生「下」脉冲(例如通过上述逻辑操作)。
在本发明的实施例中，更将数据取样结果和边缘取样结果(诸如图2所示的数据取样结果A1、A2、A1'以及边缘取样结果T1和T2)提供给频率检测器(FD)180。FD 180用以依据从PD 170获得的输入数据信号的取样结果来检测是否需要增加时钟信号CLK_Sig的频率，并对应地产生一补充向上控制信号FD_UP。举例来说，当FD 180依据输入数据信号的取样结果检测到时钟信号CLK_Sig的相位落后于目标时钟信号的相位时，FD 180产生具有「上」脉冲的补充上升控制信号FD_UP，进而控制控制电路190在VCO 130的输入端提供额外的充电电流IFD_UP，以增加时钟信号CLK_Sig的频率CLK_F。需注意的是，在本发明的某些实施例中，可以在FD 180之前增加解串器(deserializer)以对数据取样结果和边缘取样结果进行解串(deserializing)。
假设FD 180在一个时钟周期内获得多个数据取样结果D[0]～D[N]和多个边缘取样结果E[0]～E[N]，FD 180可以对至少两个连续的数据取样结果(例如D[y]和D[y+1])以及相关的边缘取样结果(例如E[y])进行一些逻辑运算，以获得与第y个取样结果相关的计算结果，收集与相同时钟周期相关的一或多个计算结果并依据所收集的计算结果以产生补充上行控制信号FD_UP。
举例来说，FD 180可以对取样结果D[y]和E[y]进行互斥或(XOR)运算以获得第一计算结果，对取样结果E[y]和D[y+1]进行互斥或(XOR)运算以获得第二计算结果，以及对第一与第二计算结果进行及(AND)运算以得到与第y个取样结果相关的计算结果FD_UP[y]。再举例来说，FD 180可以对取样结果D[y+1]和E[y+1]进行互斥或(XOR)运算以获得第三计算结果，对取样结果E[y+1]和D[y+2]进行互斥或(XOR)运算以得到第四计算结果，并且对第三和第四计算结果进行及(AND)运算以得到与第(y+1)个取样结果相关的计算结果FD_UP[y+1]。FD 180可进一步收集与同一时钟周期相关的一或多个计算结果，例如FD_UP[0]～FD_UP[N]，并对与同一时钟周期相关的计算结果进行或(OR)运算以产生补充上升控制信号FD_UP。例如，在本发明的一实施例中，FD_UP＝FD_UP[0]+FD_UP[1]+…+FD_UP[N]，这里的运算符号「+」代表逻辑或(logical OR)运算。在本发明实施例中，补充上升控制信号FD_UP可以是脉宽可调整的脉冲信号。当检测到需要提高时钟信号CLK_Sig的频率时，可以通过上述的或(OR)运算在辅助上升控制信号FD_UP中产生「上」脉冲。
请回过来参考图1，在本发明的实施例中，控制电路190耦接至压控振荡器130和FD180，并且可以包含至少一电流源IFD_UP。控制电路190用以提供额外的充电路径，以根据补充上升控制信号FD_UP进一步调整在压控振荡器130的输入端所提供的电压信号。举例来说，当补充上升控制信号FD_UP具备「上」脉冲时(例如，当补充上升控制信号FD_UP的值为「1」时)，充电电流IFD_UP响应于补充上升控制信号FD_UP而被导通以提供一额外充电路径来调整在压控振荡器130的输入端提供的电压信号(例如增加其电压)。在本发明的一实施例中，藉助于控制电路190因应FD 180所提供的补充上升控制信号FD_UP而在额外充电路径上传导的充电电流IFD_UP，时钟信号CLK_Sig的频率CLK_F可以从时钟频率Target_F*0.9进一步调整且增加至接近目标时钟频率Target_F。例如，在数据恢复模式下，时钟信号CLK_Sig的频率CLK_F可以因应FD 180所提供的补充上升控制信号FD_UP而从0.9*Target_F逐渐增加。
应该注意的是，在本发明的实施例中，FD 180可以在数据恢复模式开始时被启用(enabled)并且可以在预定时段之后被禁用(disabled)。因此，在本发明的实施例中，在数据恢复模式开始时，可以同时响应于PD 170输出的控制信号(例如，上升控制信号PD_UP或下降控制信号PD_DN)以及FD 180所输出的控制信号(例如，补充上升控制信号FD_UP)来控制(或调整)在VCO 130的输入端所提供的电压信号和FD 180。在预定时段之后，FD 180可以被禁用，并且提供于VCO 130的输入端子处的电压信号可以仅响应于由PD 170输出的控制信号而被控制(或调整)。在本发明实施例中，可以将该预定时段设定为足够长的数值，以使得时钟信号CLK_Sig得以锁定到目标时钟频率，锁定条件例如可以为CLK_F＝Target_F。继续先前的例子，其中SF＝0.9*SF_A，时钟恢复模块的锁定条件设定为CLK_F＝Ref_F*SF＝0.9*Target_F，当进入数据恢复模式且自数据恢复模式的一开始起，可以进一步调整时钟信号CLK_Sig的频率CLK_F，在该预定时段内从0.9*Target_F增加到目标时钟频率Target_F。
图4为依据本发明一实施例之时钟信号CLK_Sig的频率CLK_F的变化过程的示意图。如图4所示，在数据恢复模式中，时钟信号CLK_Sig的频率CLK_F从0.9*Target_F增加到接近目标时钟频率Target_F(例如VCO接收输入数据所需要的频率)。在本发明的一实施例中，在数据恢复模式中，增加时钟信号CLK_Sig的频率CLK_F以接近但不超过目标时钟频率Target_F。
如此一来，可以通过在数据恢复模式中进一步调整时钟信号CLK_Sig的频率来补偿参考时钟Ref_CLK的频率漂移，并且可以解决由于参考时钟Ref_CLK的频率漂移所导致数据恢复不正确的问题。
请参考图2所示的示例性波形，在该例子中，时钟信号CLK_Sig的频率CLK_F比目标时钟频率Target_F慢。因此，在数据恢复模式开始时，时钟信号CLK_Sig的频率CLK_F会在FD180的控制下进一步增加。
图3为依据本发明一实施例之在数据恢复模式下使用具备频率控制能力的时钟和数据恢复电路从输入数据信号中恢复时钟和数据信息的方法的流程图。该方法可以包含以下步骤：
步骤S302：操作在时钟恢复模式，通过CDR电路的时钟恢复模块锁定时钟信号的频率。在本发明的一实施例中，离开时钟恢复模式的条件可以设定为当时钟信号的频率锁定在接近但低于目标时钟频率Target_F的值时，其中目标时钟频率Target_F可被用于精确取样该输入数据信号并正确恢复数据信息。
步骤S304：当检测到已达成离开时钟恢复模式的条件时，离开时钟恢复模式并进入数据恢复模式。
步骤S306：操作在具有频率控制的数据恢复模式，以通过CDR电路的数据恢复模块来进一步调整(例如增加)时钟信号的频率和(可选择地(optionally))恢复数据信息。在本发明的一实施例中，在数据恢复模式下停止调整时钟信号频率的条件可以设定为，当确定不再需要增加时钟信号的频率时，或可以设置为当预定时段到期时。
步骤S308：当检测到已达成停止调整时钟信号频率的条件时，在不进行频率控制之下，操作于数据恢复模式以恢复数据信息。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (15)

1.一种时钟和数据恢复电路，用以从输入数据信号恢复时钟以及数据信息，该时钟和数据恢复电路包含：
压控振荡器，用以依据电压信号产生时钟信号；
频率检测器，用以依据该输入数据信号的多个取样结果来检测是否需要提高该时钟信号的频率，并对应地产生第一上升控制信号；以及
控制电路，耦接于该压控振荡器与该频率检测器，并且用以依据该第一上升控制信号调整该电压信号，
其中在检测到该时钟信号的该频率被锁定后，该时钟和数据恢复电路操作在数据恢复模式，并且该频率检测器用以检测在该数据恢复模式下是否需要提高该时钟信号的该频率。
2.如权利要求1所述的时钟和数据恢复电路，还包括：
相位检测器，用以接收该输入数据信号和该时钟信号，并依据该输入数据信号的该多个取样结果检测该时钟信号是相位超前或是相位落后，且进而产生第二上升控制信号和第一下降控制信号；以及
电荷泵电路，耦接于该压控振荡器以及该相位检测器，用以依据第二上升控制信号以及该第一下降控制信号以调整该电压信号。
3.如权利要求2所述的时钟和数据恢复电路，其中该相位检测器用以在该数据恢复模式下检测该时钟信号是相位超前或是相位落后。
4.如权利要求3所述的时钟和数据恢复电路，还包括：
相位频率检测器，用以接收参考信号和反馈信号，检测该参考信号以及该反馈信号之间的相位差，并且对应地产生第三上升控制信号和第二下降控制信号，
其中该相位频率检测器用以在时钟恢复模式下检测该相位差，以供该时钟和数据恢复电路锁定该时钟信号的该频率，以及
该电荷泵电路还耦接于该相位频率检测器，并用以在该时钟恢复模式下依据该第三上升控制信号以及该第二下降控制信号调整该电压信号。
5.如权利要求4所述的时钟和数据恢复电路，还包括：
多工器，耦接于该相位检测器、该相位频率检测器以及该电荷泵电路，用以在该时钟恢复模式中输出该第三上升控制信号和该第二下降控制信号至该电荷泵电路，并且在该数据恢复模式中输出该第二上升控制信号和该第一下降控制信号至该电荷泵电路。
6.如权利要求4所述的时钟和数据恢复电路，还包括：
除频器，耦接于该压控振荡器与该相位频率检测器之间，并且用以依据该时钟信号及频率比例因子产生该反馈信号。
7.如权利要求2所述的时钟和数据恢复电路，其中该频率检测器在该数据恢复模式开始时被启用，并在预定时段后被禁用。
8.一种时钟和数据恢复电路，用以从输入数据信号恢复时钟以及数据信息，该时钟和数据恢复电路包含：
压控振荡器，用以依据电压信号产生时钟信号；
频率检测器，用以依据该输入数据信号的多个取样结果来检测是否需要提高该时钟信号的频率，并对应地产生第一上升控制信号；
相位检测器，用以接收该输入数据信号和该时钟信号，并依据该输入数据信号的该多个取样结果以检测该时钟信号是相位超前或是相位落后，且进而产生第二上升控制信号和第一下降控制信号；
电荷泵电路，耦接于该压控振荡器以及该相位检测器，并且用以依据该第二上升控制信号以及该第一下降控制信号调整该电压信号；以及
控制电路，耦接于该压控振荡器与该频率检测器，并且用以依据该第一上升控制信号调整该电压信号，
其中在检测到该时钟信号的该频率被锁定后，该时钟和数据恢复电路操作在数据恢复模式，并且该频率检测器以及该相位检测器操作在该数据恢复模式。
9.如权利要求8所述的时钟和数据恢复电路，还包括：
相位频率检测器，用以接收参考信号和反馈信号，检测该参考信号以及该反馈信号之间的相位差，并且对应地产生第三上升控制信号和第二下降控制信号，
其中该相位频率检测器用以在时钟恢复模式下检测该相位差，以供该时钟和数据恢复电路锁定该时钟信号的该频率，以及
该电荷泵电路还耦接于该相位频率检测器，并用以在该时钟恢复模式下依据该第三上升控制信号以及该第二下降控制信号调整该电压信号。
10.如权利要求9所述的时钟和数据恢复电路，还包括：
多工器，耦接于该相位检测器、该相位频率检测器以及该电荷泵电路，用以在该时钟恢复模式中输出该第三上升控制信号和该第二下降控制信号至该电荷泵电路，并且在该数据恢复模式中输出该第二上升控制信号和该第一下降控制信号至该电荷泵电路。
11.如权利要求9所述的时钟和数据恢复电路，还包括：
除频器，耦接于该压控振荡器与该相位频率检测器之间，并且用以依据该时钟信号及频率比例因子产生该反馈信号。
12.如权利要求9所述的时钟和数据恢复电路，其中该频率检测器在该数据恢复模式开始时被启用，并在预定时段后被禁用。
13.一种时钟和数据恢复电路，用以从输入数据信号恢复时钟以及数据信息，该时钟和数据恢复电路包括：
时钟恢复模块，用以操作在时钟恢复模式锁定时钟信号的频率；以及
数据恢复模块，用以操作在数据恢复模式，并依据该输入数据信号恢复数据信息，
其中在检测到该时钟信号的该频率被锁定后，该时钟和数据恢复电路从该时钟恢复模式切换到该数据恢复模式，以及
该数据恢复模块包括：
压控振荡器，用以依据电压信号产生该时钟信号；
电荷泵电路，耦接于该压控振荡器，并且用以依据上升控制信号以及下降控制信号调整该电压信号；
频率检测器，用以依据该输入数据信号的多个取样结果来检测是否需要提高该时钟信号的该频率，并对应地产生补充上升控制信号；以及
控制电路，耦接于该压控振荡器与该频率检测器，并且用以依据该补充上升控制信号进一步调整该电压信号。
14.如权利要求13所述的时钟和数据恢复电路，其中该频率检测器在该数据恢复模式开始时被启用，并在预定时段后被禁用。
15.如权利要求13所述的时钟和数据恢复电路，其中该控制电路包含电流源，并该控制电路通过响应于该补充上升控制信号而通过控制该电流源来提供电流以调整该电压信号。
CN202111596155.2A 2021-06-22 2021-12-24 时钟和数据恢复电路 Pending CN115514360A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/353,845 US11575498B2 (en) 2021-06-22 2021-06-22 Clock and data recovery circuits
US17/353,845 2021-06-22

Publications (1)

Publication Number Publication Date
CN115514360A true CN115514360A (zh) 2022-12-23

Family

ID=84489557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111596155.2A Pending CN115514360A (zh) 2021-06-22 2021-12-24 时钟和数据恢复电路

Country Status (3)

Country Link
US (1) US11575498B2 (zh)
CN (1) CN115514360A (zh)
TW (1) TWI816258B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI783751B (zh) * 2021-10-25 2022-11-11 瑞昱半導體股份有限公司 時脈資料回復電路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050058235A1 (en) 2003-09-17 2005-03-17 Beeson David A. Clock and data recovery system for a wide range of bit rates
US7310401B2 (en) * 2003-11-14 2007-12-18 Avago Technologies General Ip Pte Ltd Programmable frequency detector for use with a phase-locked loop
US7580497B2 (en) 2005-06-29 2009-08-25 Altera Corporation Clock data recovery loop with separate proportional path
TWI316656B (en) * 2005-08-19 2009-11-01 Via Tech Inc Clock-signal adjusting method and device
US7692501B2 (en) 2007-09-14 2010-04-06 Intel Corporation Phase/frequency detector and charge pump architecture for referenceless clock and data recovery (CDR) applications
US8559580B2 (en) * 2009-06-30 2013-10-15 Lsi Corporation Asynchronous calibration for eye diagram generation
CN102064825A (zh) 2010-12-15 2011-05-18 硅谷数模半导体（北京）有限公司 时钟与数据恢复电路以及具有该电路的集成芯片
TWI495318B (zh) 2012-08-30 2015-08-01 Realtek Semiconductor Corp 時脈與資料回復電路以及時脈與資料回復方法
KR102151184B1 (ko) 2013-07-24 2020-09-02 삼성전자주식회사 클록 데이터 복원 회로 및 이를 포함하는 타이밍 컨트롤러 그리고 이의 구동 방법
US9237004B2 (en) 2013-09-16 2016-01-12 Himax Technologies Limited Clock data recovery circuit
CN106549665B (zh) 2015-09-16 2019-09-03 华为技术有限公司 锁相环电路、数据恢复电路及锁相环电路的控制方法
US10644868B2 (en) 2018-09-12 2020-05-05 Texas Instruments Incorporated Frequency/phase lock detector for clock and data recovery circuits
US10868663B1 (en) 2020-05-08 2020-12-15 Xilinx, Inc. Flexible wide-range and high bandwidth auxiliary clock and data recovery (CDR) circuit for transceivers
CN114244350A (zh) * 2020-09-09 2022-03-25 联华电子股份有限公司 加速充电帮浦及锁相回路以及其操作方法

Also Published As

Publication number Publication date
US20220407677A1 (en) 2022-12-22
US11575498B2 (en) 2023-02-07
TWI816258B (zh) 2023-09-21
TW202301808A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
US10355852B2 (en) Lock detector for phase lock loop
JP4163180B2 (ja) クロックデータリカバリー回路
US8442178B2 (en) Linear phase detector and clock/data recovery circuit thereof
US7450677B2 (en) Clock and data recovery apparatus and method thereof
US7595672B2 (en) Adjustable digital lock detector
TWI801838B (zh) 具有比例路徑與積分路徑之時脈資料回復電路，以及用於時脈資料回復電路的多工器電路
US7983370B2 (en) Clock and data recovery circuit
CN103329440B (zh) 相位频率检测方法
WO1995034127A1 (en) A three-state phase-detector/charge pump circuit with no dead-band region
US6421404B1 (en) Phase-difference detector and clock-recovery circuit using the same
CN115514360A (zh) 时钟和数据恢复电路
US7561653B2 (en) Method and apparatus for automatic clock alignment
US7598816B2 (en) Phase lock loop circuit with delaying phase frequency comparson output signals
US7109806B2 (en) Device and method for detecting phase difference and PLL using the same
US7057418B1 (en) High speed linear half-rate phase detector
US7916819B2 (en) Receiver system and method for automatic skew-tuning
JPH11261547A (ja) オーバーサンプリング型クロックリカバリ回路
US11329656B2 (en) Frequency synthesiser circuits
KR20150069493A (ko) 오동기화를 방지하기 위한 이중 위상 주파수 검출기 회로, 이의 동작 방법 및 이를 사용하는 클록 데이터 복원 회로
US9806722B2 (en) High frequency delay lock loop systems
US11381247B1 (en) Method of detecting jitter in clock of apparatus and apparatus utilizing same
CN113179099B (zh) 一种锁相环电路和其控制方法、半导体器件及电子设备
WO2003079554A2 (en) Phase detector for clock and data recovery at half clock frequency
JPH08251153A (ja) クロック同期回路
WO2008104958A2 (en) Data recovery system and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination