CN115513203A - 一种集成栅极级联单元的氮化镓功率器件 - Google Patents

一种集成栅极级联单元的氮化镓功率器件 Download PDF

Info

Publication number
CN115513203A
CN115513203A CN202211469719.0A CN202211469719A CN115513203A CN 115513203 A CN115513203 A CN 115513203A CN 202211469719 A CN202211469719 A CN 202211469719A CN 115513203 A CN115513203 A CN 115513203A
Authority
CN
China
Prior art keywords
depletion mode
depletion
gan
gate
mode device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211469719.0A
Other languages
English (en)
Other versions
CN115513203B (zh
Inventor
李继华
章涛
朱廷刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Corenergy Semiconductor Co ltd
Original Assignee
Jiangsu Corenergy Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Corenergy Semiconductor Co ltd filed Critical Jiangsu Corenergy Semiconductor Co ltd
Priority to CN202211469719.0A priority Critical patent/CN115513203B/zh
Publication of CN115513203A publication Critical patent/CN115513203A/zh
Application granted granted Critical
Publication of CN115513203B publication Critical patent/CN115513203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electronic Switches (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种集成栅极级联单元的氮化镓功率器件，涉及功率器件领域；功率器件包括：栅极级联单元和GaN器件；该栅极级联单元包括：耗尽型级联单元和稳压二极管；耗尽型级联单元包括串联的第一耗尽型器件和第二耗尽型器件；耗尽型级联单元的一端作为功率器件的栅极；耗尽型级联单元的另一端分别与稳压二极管的阴极和GaN器件的栅极连接；稳压二极管的阳极与GaN器件的源极连接；GaN器件的漏极作为功率器件的漏极；GaN器件的源极作为功率器件的源极；本发明能够解决耐压不足和驱动电压范围窄的问题，从而提高工作效率。

Description

一种集成栅极级联单元的氮化镓功率器件
技术领域
本发明涉及功率器件领域，特别是涉及一种集成栅极级联单元的氮化镓功率器件。
背景技术
GaN(氮化镓)作为第三代半导体材料的杰出代表之一，相对于传统的硅材料(Silicon)，它的禁带宽度更宽、击穿电场更高、电子饱和速度更大、电子迁移率更高。得益于材料优势，GaN功率器件具有更快的开关速度、更小的损耗和发热、更低的导通电阻等特点。其在各种电源适配器、手机快充、新能源发电、移动储能、数据中心和汽车电子等应用中能显著提高能源转换效率和功率密度，降低体积、成本和发热。
但是，栅极耐压不足以及驱动电压范围窄是增强型GaN功率器件应用中的一个显著问题。目前主流GaN厂商的增强型GaN产品的栅压耐压范围都在-4V~+7V，而正常开通的驱动电压大多在5-6V，驱动电压到最大栅压差距只有1V左右；而硅MOSFET器件的耐压范围是-20V~+20V，正常开通的驱动电压范围一般是10~15V，驱动电压到最大栅压差距超过5V。显然相对传统的硅MOSFET器件，GaN器件的栅压耐压范围是非常小的，同时驱动电压到栅压最大耐压的范围也很窄。在实际的应用系统中，器件的栅极经常会有一些干扰、振荡和开关噪声等，这就使得GaN器件的安全性和栅极可靠性存在风险。另外，GaN器件和传统的硅MOSFET器件栅极耐压以及驱动电压范围的差异，也导致其无法与传统硅MOSFET器件驱动兼容。
发明内容
本发明的目的是提供一种集成栅极级联单元的氮化镓功率器件，以解决耐压不足和驱动电压范围窄的问题，从而提高工作效率。
为实现上述目的，本发明提供了如下方案：
一种集成栅极级联单元的氮化镓功率器件，所述功率器件包括：栅极级联单元和GaN器件；
所述栅极级联单元包括：耗尽型级联单元和稳压二极管；所述耗尽型级联单元包括串联的第一耗尽型器件和第二耗尽型器件；
所述耗尽型级联单元的一端作为所述功率器件的栅极；所述耗尽型级联单元的另一端分别与所述稳压二极管的阴极和所述GaN器件的栅极连接；
所述稳压二极管的阳极与所述GaN器件的源极连接；所述GaN器件的漏极作为所述功率器件的漏极；所述GaN器件的源极作为所述功率器件的源极。
可选地，所述第一耗尽型器件和所述第二耗尽型器件均为n沟道耗尽型器件；
所述第一耗尽型器件的源极作为所述功率器件的栅极；所述第一耗尽型器件的栅极与所述第一耗尽型器件的源极连接；所述第一耗尽型器件的漏极与所述第二耗尽型器件的漏极连接；
所述第二耗尽型器件的源极分别与所述第二耗尽型器件的栅极、所述稳压二极管的阴极以及所述GaN器件的栅极连接。
可选地，所述第一耗尽型器件和所述第二耗尽型器件均为p沟道耗尽型器件；
所述第一耗尽型器件的源极作为所述功率器件的栅极；所述第一耗尽型器件的栅极与所述第一耗尽型器件的源极连接；所述第一耗尽型器件的漏极与所述第二耗尽型器件的漏极连接；
所述第二耗尽型器件的源极分别与所述第二耗尽型器件的栅极、所述稳压二极管的阴极以及所述GaN器件的栅极连接。
可选地，所述第一耗尽型器件为p沟道耗尽型器件，所述第二耗尽型器件为n沟道耗尽型器件；
所述第一耗尽型器件的源极作为所述功率器件的栅极；所述第一耗尽型器件的栅极与所述第一耗尽型器件的源极连接；所述第一耗尽型器件的漏极与所述第二耗尽型器件的源极连接；
所述第二耗尽型器件的栅极与所述第二耗尽型器件的源极连接；所述第二耗尽型器件的漏极分别与所述稳压二极管的阴极以及所述GaN器件的栅极连接。
可选地，所述第一耗尽型器件为p沟道耗尽型器件，所述第二耗尽型器件为n沟道耗尽型器件；
所述第一耗尽型器件的漏极作为所述功率器件的栅极；所述第一耗尽型器件的栅极与所述第一耗尽型器件的源极连接；所述第一耗尽型器件的源极与所述第二耗尽型器件的漏极连接；所述第二耗尽型器件的源极分别与所述第二耗尽型器件的栅极、所述稳压二极管的阴极以及所述GaN器件的栅极连接。
可选地，所述GaN器件为增强型氮化镓器件或耗尽型氮化镓器件。
可选地，所述第一耗尽型器件为硅器件、氮化镓器件、碳化硅器件、金氧半场效晶体管、场效应晶体管或者异质结场效应晶体管；
所述第二耗尽型器件为硅器件、氮化镓器件、碳化硅器件、金氧半场效晶体管、场效应晶体管或者异质结场效应晶体管。
可选地，所述栅极级联单元设置在第一基板上；所述GaN器件设置在第二基板上。
可选地，所述栅极级联单元和所述GaN器件设置在同一块基板上。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明提供了一种集成栅极级联单元的氮化镓功率器件，该功率器件通过在GaN器件的栅极连接栅极级联单元，该栅极级联单元由稳压二极管和串联的第一耗尽型器件和第二耗尽型器件组成；栅极级联单元能够在较大的驱动电压范围内，保证GaN器件的栅极电压在安全的工作范围内，保证安全性和栅极的可靠性；又由于第一耗尽型器件和第二耗尽型器件的存在，使得GaN器件具备较快的驱动速度；本发明解决了耐压不足和驱动电压范围窄的问题，从而提高了工作效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的集成栅极级联单元的氮化镓功率器件的结构图；
图2为本发明实施例提供的集成栅极级联单元的氮化镓功率器件的第一方案的电路图；
图3为本发明实施例提供的集成栅极级联单元的氮化镓功率器件的第二方案的电路图；
图4为本发明实施例提供的集成栅极级联单元的氮化镓功率器件的第三方案的电路图；
图5为本发明实施例提供的集成栅极级联单元的氮化镓功率器件的第四方案的电路图；
图6为传统方案的第一种情况对应的电路图；
图7为传统方案的第二种情况对应的电路图；
图8为传统方案的第三种情况对应的电路图；
图9为本发明实施例提供的将集成栅极级联单元的氮化镓功率器件的第一方案中第一耗尽型器件和第二耗尽型器件变换位置后的电路图；
图10为本发明实施例提供的将集成栅极级联单元的氮化镓功率器件的第二方案中第一耗尽型器件和第二耗尽型器件变换位置后的电路图；
图11为本发明实施例提供的将集成栅极级联单元的氮化镓功率器件的第三方案中第一耗尽型器件和第二耗尽型器件变换位置后的电路图；
图12为本发明实施例提供的将集成栅极级联单元的氮化镓功率器件的第四方案中第一耗尽型器件和第二耗尽型器件变换位置后的电路图。
符号说明：
栅极级联单元-1；耗尽型级联单元-2；GaN器件-Q1；第一耗尽型器件-Q2；第二耗尽型器件-Q3；功率器件-Q4；功率器件的漏极-D；功率器件的源极-S；功率器件的栅极-G；GaN器件的漏极-D1；GaN器件的源极-S1；GaN器件的栅极-G1；第一耗尽型器件的漏极-D2；第一耗尽型器件的源极-S2；第一耗尽型器件的栅极-G2；第二耗尽型器件的漏极-D3；第二耗尽型器件的源极-S3；第二耗尽型器件的栅极-G3；稳压二极管-Dz；稳压二极管的阴极-K；稳压二极管的阳极-A；第一电阻-R1；第二电阻-R2；电容-C；电阻-R；耗尽型器件-Q。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种集成栅极级联单元的氮化镓功率器件，通过在GaN器件的栅极连接栅极级联单元，解决了耐压不足和驱动电压范围窄的问题，从而提高了工作效率。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例1
如图1所示，本发明实施例提供了一种集成栅极级联单元的氮化镓功率器件，该功率器件包括：栅极级联单元1和GaN器件。
栅极级联单元1包括：耗尽型级联单元2和稳压二极管；耗尽型级联单元2包括串联的第一耗尽型器件和第二耗尽型器件。
耗尽型级联单元2的一端作为功率器件的栅极；耗尽型级联单元2的另一端分别与稳压二极管的阴极和GaN器件的栅极连接。稳压二极管的阳极与GaN器件的源极连接；GaN器件的漏极作为功率器件的漏极；GaN器件的源极作为功率器件的源极。
其中，GaN器件为增强型氮化镓器件或耗尽型氮化镓器件。第一耗尽型器件为硅器件、氮化镓器件、碳化硅器件、金氧半场效晶体管（MOSFET）、场效应晶体管（JFET）或者异质结场效应晶体管（HEMT）；第二耗尽型器件为硅器件、氮化镓器件、碳化硅器件、金氧半场效晶体管、场效应晶体管或者异质结场效应晶体管。
在一个示例中，第一耗尽型器件和第二耗尽型器件选用相同的器件。例如，第一耗尽型器件和第二耗尽型器件可以均为硅器件、氮化镓器件或者碳化硅器件；或者第一耗尽型器件和第二耗尽型器件也可以是金氧半场效晶体管、场效应晶体管或者异质结场效应晶体管。
在另一个示例中，第一耗尽型器件和第二耗尽型器件可以选用不同的器件。例如，第一耗尽型器件和第二耗尽型器件为硅器件、氮化镓器件或者碳化硅器件中的任意两种；或者，第一耗尽型器件和第二耗尽型器件为金氧半场效晶体管、场效应晶体管或者异质结场效应晶体管中的任意两种。
GaN器件可以是增强型氮化镓器件或者是耗尽型氮化镓器件。
此外，栅极级联单元1和GaN器件可以通过芯片集成或者合封形成一个整体的器件。或者，可以将GaN器件与栅极级联单元1中的第一耗尽型器件和第二耗尽型器件，先任意选取两个或多个进行芯片集成或者合封，再与剩下的进行合封形成一个整体的器件。
简而言之，栅极级联单元1设置在第一基板上，GaN器件设置在第二基板上。或者，栅极级联单元1和GaN器件设置在同一块基板上。
本实施例的集成栅极级联单元的氮化镓功率器件，通过在GaN器件的栅极连接栅极级联单元，该栅极级联单元由稳压二极管和串联的第一耗尽型器件和第二耗尽型器件组成；当输入的驱动电压有较大的电压范围时，栅极级联单元中的稳压二极管会根据自身的稳压值作出相应的保护措施，如当输入的驱动电压大于稳压二极管的稳压值时，稳压二极管进入电压钳位状态，使得电压稳定在稳压值附近。此外，栅极级联单元中的第一耗尽型器件和第二耗尽型器件会根据驱动电压的电压值进行通态与饱和区的调整，使得GaN器件的栅极电压工作在安全区间内。因此，本实施例在较大的驱动电压范围内，都能保证GaN器件的栅极电压在安全的工作范围内，保证了安全性和栅极的可靠性；又由于第一耗尽型器件和第二耗尽型器件的存在，使得GaN器件具备较快的驱动速度；因此，本实施例解决了耐压不足和驱动电压范围窄的问题，从而提高了工作效率。
本发明提供的一种集成栅极级联单元的氮化镓功率器件，在实际应用中可以有以下几种实施方式。
实施例2
图2为本实施例提供的集成栅极级联单元的氮化镓功率器件的第一方案的电路图。在该实施例中，第一耗尽型器件Q2和第二耗尽型器件Q3均为n沟道耗尽型器件。
第一耗尽型器件Q2的源极S2作为功率器件Q4的栅极G；第一耗尽型器件Q2的栅极G2与第一耗尽型器件Q2的源极S2连接；第一耗尽型器件Q2的漏极D2与第二耗尽型器件Q3的漏极D3连接；第二耗尽型器件Q3的源极S3分别与第二耗尽型器件Q3的栅极G3、稳压二极管Dz的阴极K以及GaN器件Q1的栅极G1连接。
在该方案中，当输入的驱动电压Vgs(功率器件的栅极G与功率器件的源极S之间的电压)不小于0V且不大于稳压二极管Dz的稳压值Vz时(Vz通常选择在略低于GaN器件Q1的栅极电压安全上限，例如安全栅极电压上限是7V时，选择Vz=6.2V)，第一耗尽型器件Q2和第二耗尽型器件Q3两个耗尽型器件是通态，GaN器件Q1的栅极电压Vgs1(GaN器件的栅极G1与GaN器件的源极S1之间的电压)跟随Vgs的增加而增加，跟随Vgs的减小而减小。
当输入的驱动电压Vgs增加到大于稳压二极管Dz的稳压值Vz时，稳压二极管Dz进入电压钳位状态，电压稳定在稳压值Vz附近，GaN器件Q1的栅极电压Vgs1等于稳压二极管Dz两端电压，同时第一耗尽型器件Q2是通态，第二耗尽型器件Q3工作在饱和区，第二耗尽型器件Q3两端电压Vds3(第二耗尽型器件的漏极D3与第二耗尽型器件的源极S3之间的电压)跟随Vgs的增加而增加，跟随Vgs的减小而减小，所以在较高的驱动电压Vgs输入时(例如Vgs=20V)，仍然能保证GaN器件Q1的栅极电压Vgs1在安全的区间。
当输入的驱动电压Vgs小于0V时，稳压二极管Dz正向导通(稳压二极管Dz的正向导通电压Vf一般较小)，GaN器件Q1的栅极电压Vgs1等于稳压二极管Dz两端的电压。同时第二耗尽型器件Q3保持通态，第一耗尽型器件Q2工作在饱和区，第一耗尽型器件Q2两端电压Vds2(第一耗尽型器件的漏极D2与第一耗尽型器件的源极S2之间的电压)跟随Vgs的减小而增加，跟随Vgs的增加而减小，所以在较低的驱动电压Vgs输入时(例如Vgs=-20V)，仍然能保证GaN器件Q1的栅极电压Vgs1在安全的区间。这样在较大的驱动电压范围(例如-20V~+20V)内，都能保证GaN器件Q1的栅极电压在安全工作范围，保证GaN器件Q1的安全性和栅极可靠性，并且可以与传统硅MOSFET器件驱动兼容；同时，由于第一耗尽型器件Q2和第二耗尽型器件Q3是两个耗尽型器件，可以保证GaN器件Q1的较快的驱动速度。因此，该实施例提供的集成栅极级联单元的氮化镓功率器件Q4能够解决耐压不足和驱动电压范围窄的问题，从而提高工作效率。
实施例3
图3为本发明实施例提供的集成栅极级联单元的氮化镓功率器件的第二方案的电路图。在该实施例中，第一耗尽型器件Q2和第二耗尽型器件Q3均为p沟道耗尽型器件。
第一耗尽型器件Q2的源极S2作为功率器件Q4的栅极G；第一耗尽型器件Q2的栅极G2与第一耗尽型器件Q2的源极S2连接；第一耗尽型器件Q2的漏极D2与第二耗尽型器件Q3的漏极D3连接；第二耗尽型器件Q3的源极S3分别与第二耗尽型器件Q3的栅极G3、稳压二极管Dz的阴极K以及GaN器件Q1的栅极G1连接。
在该方案中，当输入的驱动电压Vgs(功率器件的栅极G与功率器件的源极S之间的电压)不小于0V且不大于稳压二极管Dz的稳压值Vz时(Vz通常选择在略低于GaN器件Q1的栅极电压安全上限，例如安全栅极电压上限是7V时，选择Vz=6.2V)，第一耗尽型器件Q2和第二耗尽型器件Q3两个耗尽型器件是通态，GaN器件Q1的栅极电压Vgs1(GaN器件的栅极G1与GaN器件的源极S1之间的电压)跟随Vgs的增加而增加，跟随Vgs的减小而减小。
当输入的驱动电压Vgs增加到大于稳压二极管Dz的稳压值Vz时，稳压二极管Dz进入电压钳位状态，电压稳定在稳压值Vz附近，GaN器件Q1的栅极电压Vgs1等于稳压二极管Dz两端电压，同时第二耗尽型器件Q3是通态，第一耗尽型器件Q2工作在饱和区，第一耗尽型器件Q2两端电压Vsd2(第一耗尽型器件的源极S2与第一耗尽型器件的漏极D2之间的电压)跟随Vgs的增加而增加，跟随Vgs的减小而减小，所以在较高的驱动电压Vgs输入时(例如Vgs=20V)，仍然能保证GaN器件Q1的栅极电压Vgs1在安全的区间。
当输入的驱动电压Vgs小于0V时，稳压二极管Dz正向导通(稳压二极管Dz的正向导通电压Vf一般较小)，GaN器件Q1的栅极电压Vgs1等于稳压二极管Dz两端电压，同时第一耗尽型器件Q2保持通态，第二耗尽型器件Q3工作在饱和区，第二耗尽型器件Q3两端电压Vsd3（第二耗尽型器件的源极S3与第二耗尽型器件的漏极D3之间的电压)跟随Vgs的减小而增加，跟随Vgs的增加而减小，所以在较低的驱动电压Vgs输入时(例如Vgs=-20V)，仍然能保证GaN器件Q1的栅极电压Vgs1在安全的区间。这样在较大的驱动电压范围(例如-20V~+20V)内，都能保证GaN器件Q1的栅极电压在安全工作范围，保证GaN器件Q1的安全性和栅极可靠性，并且可以与传统硅MOSFET器件驱动兼容；同时，由于第一耗尽型器件Q2和第二耗尽型器件Q3是两个耗尽型器件，可以保证GaN器件的较快的驱动速度。同样的，该实施例提供的集成栅极级联单元的氮化镓功率器件Q4能够解决耐压不足和驱动电压范围窄的问题，从而提高工作效率。
实施例4
图4为本发明实施例提供的集成栅极级联单元的氮化镓功率器件的第三方案的电路图；在该实施例中，第一耗尽型器件Q2为p沟道耗尽型器件，第二耗尽型器件Q3为n沟道耗尽型器件；第一耗尽型器件Q2的源极S2作为功率器件Q4的栅极G；第一耗尽型器件Q2的栅极G2与第一耗尽型器件Q2的源极S2连接；第一耗尽型器件Q2的漏极D2与第二耗尽型器件Q3的源极S3连接；第二耗尽型器件Q3的栅极G3与第二耗尽型器件Q3的源极S3连接；第二耗尽型器件Q3的漏极D3分别与稳压二极管Dz的阴极K以及GaN器件Q1的栅极G1连接。
在该方案中，当输入的驱动电压Vgs(功率器件的栅极G与功率器件的源极S之间的电压)不小于0V且不大于稳压二极管Dz的稳压值Vz时(Vz通常选择在略低于GaN器件Q1的栅极电压安全上限，例如安全栅极电压上限是7V时，选择Vz=6.2V)，第一耗尽型器件Q2和第二耗尽型器件Q3两个耗尽型器件是通态，GaN器件Q1的栅极电压Vgs1(GaN器件的栅极G1与GaN器件的源极S1之间的电压)跟随Vgs的增加而增加，跟随Vgs的减小而减小。
当输入的驱动电压Vgs增加到大于稳压二极管Dz的稳压值Vz时，稳压二极管Dz进入电压钳位状态，电压稳定在稳压值Vz附近，GaN器件Q1的栅极电压Vgs1等于稳压二极管Dz两端电压，同时第二耗尽型器件Q3是通态，第一耗尽型器件Q2工作在饱和区，第一耗尽型器件Q2两端电压Vsd2(第一耗尽型器件的源极S2与第一耗尽型器件的漏极D2之间的电压)跟随Vgs的增加而增加，跟随Vgs的减小而减小，所以在较高的驱动电压Vgs输入时(例如Vgs=20V)，仍然能保证GaN器件Q1的栅极电压Vgs1在安全的区间。
当输入的驱动电压Vgs小于0V时，稳压二极管Dz正向导通(稳压二极管Dz的正向导通电压Vf一般较小)，GaN器件Q1的栅极电压Vgs1等于稳压二极管Dz两端电压，同时第一耗尽型器件Q2保持通态，第二耗尽型器件Q3工作在饱和区，第二耗尽型器件Q3两端电压Vds3(第二耗尽型器件的漏极D3与第二耗尽型器件的源极S3之间的电压)跟随Vgs的减小而增加，跟随Vgs的增加而减小，所以在较低的驱动电压Vgs输入时(例如Vgs=-20V)，仍然能保证GaN器件Q1的栅极电压Vgs1在安全的区间。这样在较大的驱动电压范围(例如-20V~+20V)内，都能保证GaN器件Q1的栅极电压在安全工作范围，保证GaN器件Q1的安全性和栅极可靠性，并且可以与传统硅MOSFET器件驱动兼容；同时，由于第一耗尽型器件Q2和第二耗尽型器件Q3是两个耗尽型器件，可以保证GaN器件Q1的较快的驱动速度。
实施例5
图5为本发明实施例提供的集成栅极级联单元的氮化镓功率器件的第四方案的电路图；在该实施例中，第一耗尽型器件Q2为p沟道耗尽型器件，第二耗尽型器件Q3为n沟道耗尽型器件；第一耗尽型器件Q2的漏极D2作为功率器件Q4的栅极G；第一耗尽型器件Q2的栅极G2与第一耗尽型器件Q2的源极S2连接；第一耗尽型器件Q2的源极S2与第二耗尽型器件Q3的漏极D3连接；第二耗尽型器件Q3的源极S3分别与第二耗尽型器件Q3的栅极G3、稳压二极管Dz的阴极K以及GaN器件Q1的栅极G1连接。
在该方案中，当输入的驱动电压Vgs(功率器件的栅极G与功率器件的源极S之间的电压)不小于0V且不大于稳压二极管Dz的稳压值Vz时(Vz通常选择在略低于GaN器件Q1的栅极电压安全上限，例如安全栅极电压上限是7V时，选择Vz=6.2V)，第一耗尽型器件Q2和第二耗尽型器件Q3两个耗尽型器件是通态，GaN器件Q1的栅极电压Vgs1(GaN器件的栅极G1与GaN器件的源极S1之间的电压)跟随Vgs的增加而增加，跟随Vgs的减小而减小。
当输入的驱动电压Vgs增加到大于稳压二极管Dz的稳压值Vz时，稳压二极管Dz进入电压钳位状态，电压稳定在稳压值Vz附近，GaN器件Q1的栅极电压Vgs1等于稳压二极管Dz两端电压，同时第一耗尽型器件Q2是通态，第二耗尽型器件Q3工作在饱和区，第二耗尽型器件Q3两端电压Vds3(第二耗尽型器件的漏极D3与第二耗尽型器件的源极S3之间的电压)跟随Vgs的增加而增加，跟随Vgs的减小而减小，所以在较高的驱动电压Vgs输入时(例如Vgs=20V)，仍然能保证GaN器件Q1的栅极电压Vgs1在安全的区间。
当输入的驱动电压Vgs小于0V时，稳压二极管Dz正向导通(稳压二极管Dz的正向导通电压Vf一般较小)，GaN器件Q1的栅极电压Vgs1等于稳压二极管Dz两端电压，同时第二耗尽型器件Q3保持通态，第一耗尽型器件Q2工作在饱和区，第一耗尽型器件Q2两端电压Vsd2(第一耗尽型器件的源极S2与第一耗尽型器件的漏极D2之间的电压)跟随Vgs的减小而增加，跟随Vgs的增加而减小，所以在较低的驱动电压Vgs输入时(例如Vgs=-20V)，仍然能保证GaN器件Q1的栅极电压Vgs1在安全的区间。这样在较大的驱动电压范围(例如-20V~+20V)内，都能保证GaN器件Q1的栅极电压在安全工作范围，保证GaN器件Q1的安全性和栅极可靠性，并且可以与传统硅MOSFET器件驱动兼容；同时，由于第一耗尽型器件Q2和第二耗尽型器件Q3是两个耗尽型器件，可以保证GaN器件Q1的较快的驱动速度。
实施例2-实施例5中的第一耗尽型器件Q2、第二耗尽型器件Q3和GaN器件Q1，所选用的器件类别与实施例1中提及到的一样。即在实施例2-实施例5中，第一耗尽型器件Q2和第二耗尽型器件Q3可以是硅器件、氮化镓器件或者碳化硅器件中的一种或两种；第一耗尽型器件Q2和第二耗尽型器件Q3也可以是金氧半场效晶体管（MOSFET）、场效应晶体管（JFET）或者异质结场效应晶体管（HEMT）的一种或两种。GaN器件Q1可以是增强型氮化镓器件或者是耗尽型氮化镓器件。
目前，现有技术中主要都是通过在GaN器件的栅极增加驱动电路或者保护电路，以解决栅极耐压不足以及驱动电压范围窄的问题。图6-图8为传统的解决方案。
如图6所示，该方案在GaN器件Q1的栅极G1增加Zener管（即稳压二极管Dz），通过稳压二极管Dz的稳压功能把GaN器件Q1的栅压稳定在安全的范围以内，通过稳压二极管Dz的漏电流可以吸收高频开关下的噪声信号。但是，该方案会因为稳压二极管Dz的漏电流而产生较大的驱动损耗，使得工作效率降低。由于驱动电流受限，功率器件的开关速度也大大降低，牺牲了GaN器件Q1的高频优势；另外，这种方案也无法扩大GaN器件Q1栅极G1的负压耐压范围，一旦输入驱动电压为负，稳压二极管Dz会流过很大的正向电流，所以该方案只能扩大正压耐压范围到0~+20V的范围。
如图7所示，提供了一种电阻分压的方案，该方案通过两个分压电压，即第一电阻R1和第二电阻R2进行分压的方式，把GaN器件Q1的栅压维持在安全的范围以内，电容C可以加速开通过程，并且可以在GaN器件Q1栅压施加一定的负压；此外，在开关瞬态过程中，稳压二极管Dz有钳位保护功能。
但是图7所示的方案，电阻分压决定了它只能匹配特定的驱动电压，例如当R1=R2时，如果驱动电压为12V，GaN器件Q1的栅压就等于6V；一旦驱动电压变高或变低，就需要调节两个分压电阻的大小，否则也可能出现驱动损耗变大或者GaN器件Q1栅压驱动不足的问题；这种方案只能工作在特定的驱动电压下，并不能适应-20V~+20V的范围。
如图8所示，通过在GaN器件Q1的栅极G1串联一个耗尽型器件Q，通过耗尽型器件Q的阈值电压来控制GaN器件Q1的栅极电压，保证其在安全范围内。当GaN器件Q1的栅极电压达到耗尽型器件Q的阈值电压时，耗尽型器件Q开始关断，GaN器件Q1的栅极电压不再上升，耗尽型器件Q两端可以分担电压，这样可以保护GaN器件Q1的栅极G1。
虽然图8所示的方案，保证了驱动速度且降低了驱动损耗，但是它对耗尽型器件Q的阈值电压非常敏感，一旦阈值电压变化，该方案就失去了对GaN器件Q1的栅压保护功能；而耗尽型器件Q的阈值电压本身就是随着温度变化而变化的，在25℃和125℃温度下，其差异可能达到40%以上；在耗尽型器件Q关断时，流过它的漏电流与GaN器件Q1的栅极G1漏电流相等，所以GaN器件Q1的栅极G1漏电流也会影响耗尽型器件Q的关断深度和关断电压，进而GaN器件Q1的门极电压也受影响；另外该方案也无法扩大GaN器件Q1栅极G1的负压耐压范围，只能保证GaN器件Q1工作在0~+20V的范围。
图6-图8所提及到的这些方案都不能完美地解决GaN器件Q1栅极G1耐压不足以及驱动电压范围窄的问题。但是本发明提供的集成栅极级联单元的氮化镓功率器件，能够保证GaN器件Q1的栅极电压在安全的工作范围内，保证了GaN器件Q1的安全性和栅极的可靠性；同时能够使得GaN器件Q1具有较快的驱动速度。
简而言之，本发明提供的集成栅极级联单元的氮化镓功率器件，能够在较大的驱动电压范围(例如-20V~+20V)内，保证GaN器件Q1的栅极电压在安全工作范围(例如-4V~+7V)，对GaN器件Q1的栅极G1进行保护，提高了安全性和栅极可靠性，并且可以与-20V~+20V栅压可靠性范围的传统硅，如金氧半场效晶体管（MOSFET）器件实现驱动兼容，实现对传统硅MOSFET的替代；同时又可以保证GaN器件的较快的驱动速度，降低开关损耗，提升GaN器件的工作效率。即集成栅极级联单元的氮化镓功率器件解决耐压不足和驱动电压范围窄的问题，从而提高工作效率。
此外，对于实施例2-实施例5中所提及的方案，将第一耗尽型器件Q2和第二耗尽型器件Q3交换位置，如图9-图12所示，交换位置后，也能达到同样的效果，对应的工作原理与上述原理相同，在此不再赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种集成栅极级联单元的氮化镓功率器件，其特征在于，所述功率器件包括：栅极级联单元和GaN器件；
所述栅极级联单元包括：耗尽型级联单元和稳压二极管；所述耗尽型级联单元包括串联的第一耗尽型器件和第二耗尽型器件；
所述耗尽型级联单元的一端作为所述功率器件的栅极；所述耗尽型级联单元的另一端分别与所述稳压二极管的阴极和所述GaN器件的栅极连接；
所述稳压二极管的阳极与所述GaN器件的源极连接；所述GaN器件的漏极作为所述功率器件的漏极；所述GaN器件的源极作为所述功率器件的源极。
2.根据权利要求1所述的集成栅极级联单元的氮化镓功率器件，其特征在于，所述第一耗尽型器件和所述第二耗尽型器件均为n沟道耗尽型器件；
所述第一耗尽型器件的源极作为所述功率器件的栅极；所述第一耗尽型器件的栅极与所述第一耗尽型器件的源极连接；所述第一耗尽型器件的漏极与所述第二耗尽型器件的漏极连接；
所述第二耗尽型器件的源极分别与所述第二耗尽型器件的栅极、所述稳压二极管的阴极以及所述GaN器件的栅极连接。
3.根据权利要求1所述的集成栅极级联单元的氮化镓功率器件，其特征在于，所述第一耗尽型器件和所述第二耗尽型器件均为p沟道耗尽型器件；
所述第一耗尽型器件的源极作为所述功率器件的栅极；所述第一耗尽型器件的栅极与所述第一耗尽型器件的源极连接；所述第一耗尽型器件的漏极与所述第二耗尽型器件的漏极连接；
所述第二耗尽型器件的源极分别与所述第二耗尽型器件的栅极、所述稳压二极管的阴极以及所述GaN器件的栅极连接。
4.根据权利要求1所述的集成栅极级联单元的氮化镓功率器件，其特征在于，所述第一耗尽型器件为p沟道耗尽型器件，所述第二耗尽型器件为n沟道耗尽型器件；
所述第一耗尽型器件的源极作为所述功率器件的栅极；所述第一耗尽型器件的栅极与所述第一耗尽型器件的源极连接；所述第一耗尽型器件的漏极与所述第二耗尽型器件的源极连接；
所述第二耗尽型器件的栅极与所述第二耗尽型器件的源极连接；所述第二耗尽型器件的漏极分别与所述稳压二极管的阴极以及所述GaN器件的栅极连接。
5.根据权利要求1所述的集成栅极级联单元的氮化镓功率器件，其特征在于，所述第一耗尽型器件为p沟道耗尽型器件，所述第二耗尽型器件为n沟道耗尽型器件；
所述第一耗尽型器件的漏极作为所述功率器件的栅极；所述第一耗尽型器件的栅极与所述第一耗尽型器件的源极连接；所述第一耗尽型器件的源极与所述第二耗尽型器件的漏极连接；所述第二耗尽型器件的源极分别与所述第二耗尽型器件的栅极、所述稳压二极管的阴极以及所述GaN器件的栅极连接。
6.根据权利要求1所述的集成栅极级联单元的氮化镓功率器件，其特征在于，所述GaN器件为增强型氮化镓器件或耗尽型氮化镓器件。
7.根据权利要求1所述的集成栅极级联单元的氮化镓功率器件，其特征在于，所述第一耗尽型器件为硅器件、氮化镓器件、碳化硅器件、金氧半场效晶体管、场效应晶体管或者异质结场效应晶体管；
所述第二耗尽型器件为硅器件、氮化镓器件、碳化硅器件、金氧半场效晶体管、场效应晶体管或者异质结场效应晶体管。
8.根据权利要求1所述的集成栅极级联单元的氮化镓功率器件，其特征在于，所述栅极级联单元设置在第一基板上；所述GaN器件设置在第二基板上。
9.根据权利要求1所述的集成栅极级联单元的氮化镓功率器件，其特征在于，所述栅极级联单元和所述GaN器件设置在同一块基板上。
CN202211469719.0A 2022-11-23 2022-11-23 一种集成栅极级联单元的氮化镓功率器件 Active CN115513203B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211469719.0A CN115513203B (zh) 2022-11-23 2022-11-23 一种集成栅极级联单元的氮化镓功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211469719.0A CN115513203B (zh) 2022-11-23 2022-11-23 一种集成栅极级联单元的氮化镓功率器件

Publications (2)

Publication Number Publication Date
CN115513203A true CN115513203A (zh) 2022-12-23
CN115513203B CN115513203B (zh) 2023-03-10

Family

ID=84513808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211469719.0A Active CN115513203B (zh) 2022-11-23 2022-11-23 一种集成栅极级联单元的氮化镓功率器件

Country Status (1)

Country Link
CN (1) CN115513203B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116614121A (zh) * 2023-07-19 2023-08-18 江苏能华微电子科技发展有限公司 一种改善电磁兼容的功率器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430347A (zh) * 2020-06-11 2020-07-17 嘉兴景焱智能装备技术有限公司 氮化镓栅极级联单元及其集成的半导体结构
CN113782511A (zh) * 2021-08-26 2021-12-10 大连芯冠科技有限公司 基于表面等电势硅基板制成的级联型GaN器件
CN114421745A (zh) * 2021-12-21 2022-04-29 科能芯(深圳)半导体有限公司 一种耗尽型功率电路及级联型漏电流匹配电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430347A (zh) * 2020-06-11 2020-07-17 嘉兴景焱智能装备技术有限公司 氮化镓栅极级联单元及其集成的半导体结构
CN113782511A (zh) * 2021-08-26 2021-12-10 大连芯冠科技有限公司 基于表面等电势硅基板制成的级联型GaN器件
CN114421745A (zh) * 2021-12-21 2022-04-29 科能芯(深圳)半导体有限公司 一种耗尽型功率电路及级联型漏电流匹配电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116614121A (zh) * 2023-07-19 2023-08-18 江苏能华微电子科技发展有限公司 一种改善电磁兼容的功率器件
CN116614121B (zh) * 2023-07-19 2023-11-03 江苏能华微电子科技发展有限公司 一种改善电磁兼容的功率器件

Also Published As

Publication number Publication date
CN115513203B (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
JP4528321B2 (ja) スイッチング回路、回路、並びにスイッチング回路及び駆動パルス生成回路を含む回路
CN101978589B (zh) 桥式电路及其元件
CN101772881B (zh) 采用常通开关的半桥电路及阻止非计划电流流过其中的方法
US10497699B2 (en) Double-base-connected bipolar transistors with passive components preventing accidental turn-on
US11152936B2 (en) Gate drive circuit for reducing reverse recovery current of power device
WO2021179342A1 (zh) 高可靠的GaN功率管快速门极驱动电路
CN111049100B (zh) 一种具有钳位功能的自举电路
CN211377999U (zh) 高可靠的GaN功率管快速门极驱动电路
CN115513203B (zh) 一种集成栅极级联单元的氮化镓功率器件
CN114421946B (zh) 一种低反向导通压降的耗尽型功率器件的直驱电路
CN114400996A (zh) 一种耗尽型功率器件的直驱电路
JP2019193406A (ja) ゲート駆動回路およびゲート駆動方法
WO2019167543A1 (ja) 半導体装置および電力変換装置
CN109075693B (zh) 功率元件的驱动电路
CN117375593A (zh) 一种耗尽型功率半导体器件的直驱电路
JP2018049950A (ja) 半導体装置及び半導体装置の制御方法
CN216490435U (zh) 一种单片集成氮化镓芯片
US11489521B2 (en) Power transistor module and controlling method thereof
CN113054969B (zh) 一种氮化镓三极管栅极驱动电路及其控制方法
CN209964028U (zh) 一种带有电压控制辅助电路的晶体管
EP3780368A1 (en) Power supply circuit and device
CN214228225U (zh) 一种GaN晶体管驱动电路
WO2023219135A1 (ja) 電力変換装置、電力変換装置の制御方法、半導体装置および半導体装置の制御方法
CN111193417B (zh) 开关元件的控制装置
US20210242868A1 (en) Power transistor module and controlling method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant