CN114421745A - 一种耗尽型功率电路及级联型漏电流匹配电路 - Google Patents
一种耗尽型功率电路及级联型漏电流匹配电路 Download PDFInfo
- Publication number
- CN114421745A CN114421745A CN202111569794.XA CN202111569794A CN114421745A CN 114421745 A CN114421745 A CN 114421745A CN 202111569794 A CN202111569794 A CN 202111569794A CN 114421745 A CN114421745 A CN 114421745A
- Authority
- CN
- China
- Prior art keywords
- power device
- mode power
- depletion
- depletion mode
- leakage current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种耗尽型功率电路及级联型漏电流匹配电路,属于电子技术领域,耗尽型功率电路包括:四个耗尽型功率器件,第二耗尽型功率器件的漏极与第一耗尽型功率器件的漏极连接,源极与第一耗尽型功率器件的源极连接,栅极与第四耗尽型功率器件的源极连接;第三耗尽型功率器件的源极与第一耗尽型功率器件的栅极连接,漏极与第四耗尽型功率器件的源极连接,栅极与第三耗尽型功率器件的源极短接;第四耗尽型功率器件的漏极与第一耗尽型功率器件的源极连接,栅极与第四耗尽型功率器件的源极短接;耗尽型功率电路能与各种Si MOS器件搭配使用,形成级联型结构,并实现级联型漏电流匹配电路的漏电流平衡,提高了电路的稳定性。
Description
技术领域
本发明涉及电子领域,特别是涉及一种耗尽型功率电路及级联型漏电流匹配电路。
背景技术
GaN(氮化镓)是第三代半导体材料,由于其禁带宽度是硅的3倍,击穿电场是硅的10倍,使GaN功率器件在与传统硅功率器件相比时,具有开关速度更快、导通电阻更低、芯片面积更小、损耗和发热更少、能源转换效率更高等显著特点,广泛适用于电源适配器、工业电源和汽车电子等领域。
GaN功率器件一般分耗尽型(Depletion Mode,D-Mode)和增强型(EnhancementMode,E-Mode)两种,其中耗尽型器件常态是开通,需要加负压关断,增强型器件常态是关断,需要加正压开通。D-Mode GaN功率器件电流能力强,可靠性高,反向导通压降小,但需要负压关断,一般需要和低压硅MOSFET(以下简称Si MOS)器件级联使用形成常闭特性(如图1所示)。
现有的电路结构中,由于耗尽型氮化镓器件D-Mode GaN和Si MOS器件各自工艺制程、漏电特性、温度对漏电流影响、D-Mode GaN器件的实际关断驱动电压不尽相同,以及应用端器件选型的多种多样,D-Mode GaN器件与Si MOS器件的漏电流很难维持相等。当两者漏电流不等时,会在很多应用中存在问题:
如图2(a)所示,当D-Mode GaN的漏电流Idss1大于Si MOS器件Q0的漏电流Idss0时:(1)器件关态下,Idss1>Idss0,那么D-Mode GaN的漏电流Idss1会一直给结电容(具体为Si MOS的Cgd1和Cds1以及D-Mode GaN的Cgs2)充电荷,Si MOS的Vds0(Vds0为Si MOS的Drain-Source两端电压)会一直上升,到下个开通时刻,Si MOS(Q0)的Vds0会升得比较高,导致开通损耗及发热大大增加,系统效率降低;(2)在一些工况下(例如待机、空载/轻载等),器件存在持续较长时间关断状态,Si MOS的Vds0会持续上升;如果Si MOS在额定电压(例如30V的Si MOS器件额定电压就是30V)下的漏电流依然小于D-Mode GaN器件的漏电流,那Si MOS(Q0)的电压Vds0会升至高于其额定电压,甚至会发生雪崩,这给Si MOS(Q0)的电压应力、可靠性、工作寿命造成很大的风险。
如图2(b)所示,当D-Mode GaN的漏电流Idss1小于Si MOS(Q0)的漏电流Idss0时:(1)器件关态下,Idss0>Idss1,那么Si MOS的漏电流Idss0会把结电容(具体为Si MOS的Cgd1和Cds1以及D-Mode GaN的Cgs2)的电荷释放,Si MOS的Vds0电压会一直下降,其结电容上的电荷也会减少,在ZVS开通的应用中,开通过程Si MOS的Vds0会先降到GaN的阈值电压绝对值|Vth|(注意:D-Mode GaN的阈值电压是小于0V的),此时GaN的Vds1(Vds1为D-Mode GaN的Drain-Source两端电压)还没到0V,因为D-Mode GaN的驱动电压即为Si MOS的Vds0,所以当Si MOS的Vds0到达D-Mode GaN的阈值电压Vth时,D-Mode GaN就会开通,此时D-Mode GaN开通电压不为0V,没有实现ZVS,其开通损耗依然较大,使系统效率降低;(2)由于Si MOS两端电压可能降到D-Mode GaN的阈值电压绝对值|Vth|,使D-Mode GaN在Vds1>0时开通,在D-Mode GaN开通后,较高的电压就会直接加在Si MOS(Q0)的Drain-Source两端,Si MOS(Q0)器件会有电压应力过高的风险;(3)在准谐振的应用中(例如QR反激、CRM Buck、PFC等),由于Si MOS两端电压可能降到D-Mode GaN的Vth,使其开通,在D-Mode GaN开通前,是电感与D-ModeGaN的Coss谐振,在D-Mode GaN开通后,是电感与Si MOS的Coss谐振,Si MOS的Coss远比D-Mode GaN大,所以在D-Mode GaN开通后谐振周期变得非常长,这有可能导致控制IC在做准谐振谷底检测时出问题,甚至导致控制系统不稳定。
基于上述问题,亟需一种能够使级联型功率器件的漏电流平衡的电路。
发明内容
本发明的目的是提供一种耗尽型功率电路及级联型漏电流匹配电路,可实现级联型功率器件的漏电流平衡,提高了电路的稳定性。
为实现上述目的,本发明提供了如下方案:
一种耗尽型功率电路,所述耗尽型功率电路包括:
第一耗尽型功率器件、第二耗尽型功率器件、第三耗尽型功率器件及第四耗尽型功率器件;
所述第二耗尽型功率器件的漏极与所述第一耗尽型功率器件的漏极连接;所述第二耗尽型功率器件的源极与所述第一耗尽型功率器件的源极连接;所述第二耗尽型功率器件的栅极与所述第四耗尽型功率器件的源极连接;
所述第三耗尽型功率器件的源极与所述第一耗尽型功率器件的栅极连接;所述第三耗尽型功率器件的漏极与所述第四耗尽型功率器件的源极连接;所述第三耗尽型功率器件的栅极与所述第三耗尽型功率器件的源极短接;
所述第四耗尽型功率器件的漏极与所述第一耗尽型功率器件的源极连接;所述第四耗尽型功率器件的栅极与所述第四耗尽型功率器件的源极短接;
所述第一耗尽型功率器件的漏极、所述第一耗尽型功率器件的源极及所述第一耗尽型功率器件的栅极作为外部端子,用于与外部器件连接。
可选地,所述第一耗尽型功率器件、第二耗尽型功率器件、第三耗尽型功率器件及第四耗尽型功率器件均为耗尽型氮化镓器件。
为实现上述目的,本发明还提供了如下方案:
一种级联型漏电流匹配电路,所述级联型漏电流匹配电路包括:硅金氧半场效晶体管Si MOS及上述方案提供的耗尽型功率电路;
所述耗尽型功率电路的第一耗尽型功率器件的栅极与所述Si MOS的源极连接;所述第一耗尽型功率器件的源极与所述Si MOS的漏极连接;
在第一耗尽型功率器件的漏电流大于硅金氧半场效晶体管的漏电流时,第一耗尽型功率器件的漏电流持续将硅金氧半场效晶体管的漏极和源极之间的电压升高,并将第一耗尽型功率器件栅源电压减小,使第二耗尽型功率器件处的电流持续减小,第三耗尽型功率器件和第四耗尽型功率器件处的电流持续增大;
在第一耗尽型功率器件的漏电流小于硅金氧半场效晶体管的漏电流时,硅金氧半场效晶体管的漏电流持续将硅金氧半场效晶体管的漏极和源极之间的电压减小,并将第一耗尽型功率器件栅源电压增大,使第二耗尽型功率器件处的电流持续增大,第三耗尽型功率器件和第四耗尽型功率器件处的电流持续减小;
在第二耗尽型功率器件处的电流与第三耗尽型功率器件和第四耗尽型功率器件处的电流之差等于硅金氧半场效晶体管的漏电流与第一耗尽型功率器件的漏电流之差时,实现电流平衡。
可选地,所述硅金氧半场效晶体管Si MOS、第一耗尽型氮化镓器件、第二耗尽型氮化镓器件、第三耗尽型氮化镓器件、第四耗尽型氮化镓器件合封为一体。
根据本发明提供的具体实施例,本发明公开了以下技术效果:耗尽型功率电路的第二耗尽型功率器件的漏极与第一耗尽型功率器件的漏极连接,源极与第一耗尽型功率器件的源极连接,栅极与第四耗尽型功率器件的源极连接,第三耗尽型功率器件的源极与第一耗尽型功率器件的栅极连接,漏极与第四耗尽型功率器件的源极连接,栅极与源极短接,第四耗尽型功率器件的漏极与第一耗尽型功率器件的源极连接,栅极与第四耗尽型功率器件的源极短接,Si MOS器件无需特意挑选合适的漏电流,都能与耗尽型功率电路实现漏电流匹配,实现了级联型漏电流匹配电路的漏电流平衡,提高了电路的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为D-Mode GaN和Si MOS组成的级联型GaN器件结构示意图;
图2(a)为现有方案中D-Mode GaN漏电流大于Si MOS时的电路运行示意图;
图2(b)为现有方案中D-Mode GaN漏电流小于Si MOS时的电路运行示意图;
图3为本发明耗尽型功率电路的结构示意图;
图4为本发明级联型漏电流匹配电路的结构示意图;
图5为第二耗尽型功率器件工作于饱和区时电压的变化图;
图6为第二耗尽型功率器件、第三耗尽型功率器件、第四耗尽型功率器件器件电流与第一耗尽型功率器件电压的关系图;
图7为电流的流向示意图;
图8为电流平衡的负反馈示意图;
图9为合封器件方案的示意图。
符号说明:
Si MOS-Q0,Si MOS的漏极-D0,Si MOS的源极-S0,Si MOS的栅极-G0,第一耗尽型功率器件-Q1,第一耗尽型功率器件的漏极-D1,第一耗尽型功率器件的源极-S1,第一耗尽型功率器件的栅极-G1,第二耗尽型功率器件-Q2,第二耗尽型功率器件的漏极-D2,第二耗尽型功率器件的源极-S2,第二耗尽型功率器件的栅极-G2,第三耗尽型功率器件-Q3,第三耗尽型功率器件的漏极-D3,第三耗尽型功率器件的源极-S3,第三耗尽型功率器件的栅极-G3,第四耗尽型功率器件-Q4,第四耗尽型功率器件的漏极-D4,第四耗尽型功率器件的源极-S4,第四耗尽型功率器件的栅极-G4,第一寄生结电容-Cgd1,第二寄生结电容Cds1,第三寄生结电容-Cgs1,第四寄生结电容-Cgs0,第五寄生结电容-Cgd0,第六寄生结电容-Cds0。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的目的是提供一种耗尽型功率电路及级联型漏电流匹配电路,通过合理设置四个耗尽型功率器件的连接关系,形成耗尽型功率电路,能与各种Si MOS器件搭配使用,形成级联型结构,且Si MOS器件无需特意挑选合适的漏电流,都能与耗尽型功率电路实现漏电流匹配,实现了级联型漏电流匹配电路的漏电流平衡,不会产生普通级联型氮化镓器件存在的漏电流不匹配而导致的一系列问题,提高了电路的稳定性。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
级联结构氮化镓器件是由一颗Si MOS和一颗D-Mode GaN功率器件级联使用,其中D-Mode GaN器件和Si MOS可以是两颗分立器件,也可以是一颗合封形式(Si MOS和D-ModeGaN封装在一起)的器件。
如图3所示,本发明耗尽型功率电路包括:第一耗尽型功率器件Q1、第二耗尽型功率器件Q2、第三耗尽型功率器件Q3及第四耗尽型功率器件Q4。在本实施例中,所述第一耗尽型功率器件Q1、第二耗尽型功率器件Q2、第三耗尽型功率器件Q3及第四耗尽型功率器件Q4均为耗尽型氮化镓器件。
其中,所述第二耗尽型功率器件的漏极D2与所述第一耗尽型功率器件的漏极D1连接。所述第二耗尽型功率器件的源极S2与所述第一耗尽型功率器件的源极S1连接。所述第二耗尽型功率器件的栅极G2与所述第四耗尽型功率器件的源极S4连接。
所述第三耗尽型功率器件的源极S3与所述第一耗尽型功率器件的栅极G1连接。所述第三耗尽型功率器件的漏极D3与所述第四耗尽型功率器件的源极S4连接。所述第三耗尽型功率器件的栅极G3与所述第三耗尽型功率器件的源极S3短接。
所述第四耗尽型功率器件的漏极D4与所述第一耗尽型功率器件的源极S1连接。所述第四耗尽型功率器件的栅极G4与所述第四耗尽型功率器件的源极S4短接。
所述第一耗尽型功率器件的漏极D1、第一耗尽型功率器件的源极S1及第一耗尽型功率器件的栅极G1作为外部端子,用于与外部器件连接。
具体地,所述第一耗尽型功率器件的栅极G1与漏极之间形成第一寄生结电容Cgd1;第一耗尽型功率器件的漏极D1与源极之间形成第二寄生结电容Cds1;第一耗尽型功率器件的源极S1与栅极之间形成第三寄生结电容Cgs1。
本发明的耗尽型功率电路能与各种Si MOS器件搭配使用,形成级联型结构,且SiMOS器件无需特意挑选合适的漏电流,都能与耗尽型功率电路实现漏电流匹配,实现级联型漏电流匹配电路的漏电流平衡。
如图4所示,本发明级联型漏电流匹配电路包括:硅金氧半场效晶体管Si MOS(Q0)及上述方案的耗尽型功率电路。所述耗尽型功率电路的第一耗尽型功率器件的栅极G1与所述Si MOS的源极S0连接。所述第一耗尽型功率器件的源极S1与所述Si MOS的漏极D0连接。Si MOS与第一耗尽型功率器件Q1构成级联型结构的常关型氮化镓器件。
具体地,所述Si MOS的栅极G0与源极S0之间形成第四寄生结电容Cgs0。Si MOS的栅极G0与漏极D0之间形成第五寄生结电容Cgd0。Si MOS的漏极D0与源极S0之间形成第六寄生结电容Cds0。
在所述第一耗尽型功率器件Q1关断时,所述Si MOS(Q0)关断,所述第二耗尽型功率器件Q2处的电流为所述第一耗尽型功率器件Q1的第三寄生结电容Cgs1、Si MOS(Q0)的第五寄生结电容Cgd0及第六寄生结电容Cds0充电,使Si MOS(Q0)的电压上升。
所述第三耗尽型功率器件Q3和第四耗尽型功率器件Q4处的电流,释放Si MOS(Q0)的第五寄生结电容Cgd0及第一耗尽型功率器件Q1的第三寄生结电容Cgs1的电流,使Si MOS(Q0)的电压下降。
在第一耗尽型功率器件Q1的漏电流Idss1大于Si MOS的漏电流Idss0时,第一耗尽型功率器件Q1的漏电流Idss1持续将Si MOS的漏极D0和源极S0之间的电压Vds0升高。但是因为Vgs1=-Vds0,随着第一耗尽型功率器件Q1栅源电压Vgs1的持续下降(往负压方向),使第二耗尽型功率器件Q2处的电流Icom1持续减小,第三耗尽型功率器件Q3和第四耗尽型功率器件Q4处的电流Icom2持续增大。Icom1-Icom2的差值会越来越小(负的),当Icom1-Icom2=Idss0-Idss1时,实现电流平衡,Vds0实现稳定。
在第一耗尽型功率器件Q1的漏电流Idss1小于Si MOS的漏电流Idss0时,Si MOS的漏电流Idss0持续将Si MOS的漏极D0和源极S0之间的电压Vds0减小。但是因为Vgs1=-Vds0,随着第一耗尽型功率器件Q1栅源电压Vgs1的持续增加(往正压方向),使第二耗尽型功率器件Q2处的电流Icom1持续增大,第三耗尽型功率器件Q3和第四耗尽型功率器件Q4处的电流Icom2持续减小。Icom1-Icom2的差值会越来越大(正的),当Icom1-Icom2=Idss0-Idss1时,实现电流平衡,Vds0实现稳定。
也就是说,在第二耗尽型功率器件Q2处的电流与第三耗尽型功率器件Q3和第四耗尽型功率器件Q4处的电流之差等于Si MOS的漏电流与第一耗尽型功率器件Q1的漏电流之差时,实现电流平衡。
同时,上述平衡是一个负反馈的过程,如图8所示。
第二耗尽型功率器件Q2为D-Mode GaN,其饱和电流很小(例如5uA)。第三耗尽型功率器件Q3和第四耗尽型功率器件Q4也为D-Mode GaN,它们的Gate和Source直接短接(如图7所示G3-S3短接、G4-S4短接),因为第三耗尽型功率器件Q3和第四耗尽型功率器件Q4是D-Mode器件,Gate和Source短接后相当于电阻,第三耗尽型功率器件Q3和第四耗尽型功率器件Q4各自的导通电阻分别为Ron3和Ron4(两者可以相等或不等,例如Ron3=Ron4=10M欧姆)。
在耗尽型功率电路关断时,Si MOS关断,Si MOS的D-S电压Vds0为高电平,所以第四耗尽型功率器件Q4的Drain(D4)电压高于第三耗尽型功率器件Q3的Source(S3),所以第三耗尽型功率器件Q3和第四耗尽型功率器件Q4构成的支路电流方向是从D4(S1)流到S3(G1)的。由于第三耗尽型功率器件Q3和第四耗尽型功率器件Q4的Gate和Source都是短接的,第三耗尽型功率器件Q3和第四耗尽型功率器件Q4一直开通,其等效为电阻,第二耗尽型功率器件Q2的驱动电压Vgs2(G2-S2)等于Vgs1(G1-S1)经过第三耗尽型功率器件Q3和第四耗尽型功率器件Q4的分压值:
其中,Ron3为第三耗尽型功率器件的导通电阻,Ron4为第四耗尽型功率器件的导通电阻。
在耗尽型功率电路关断时,Si MOS的D-S电压Vds0为高电平(例如20V),Vgs1=-Vds0=-20V,Vgs1低于D-Mode GaN的阈值电压(例如-15V),所以第一耗尽型功率器件Q1是关闭状态。另一方面,通过合适的第三耗尽型功率器件Q3的导通电阻Ron3和第四耗尽型功率器件Q4的导通电阻Ron4取值,可以让第二耗尽型功率器件Q2的驱动电压Vgs2(G2-S2)电压高于D-Mode GaN的阈值电压,例如Ron3=Ron4=10M欧姆,则Vgs2=0.5*Vgs1=-10V>Vth假,那么第二耗尽型功率器件Q2是开通状态,第二耗尽型功率器件Q2的D-S电压为高压,则其工作于饱和区,如图5所示。
第二耗尽型功率器件的漏极流入的电流Id2对应于其在不同驱动电压下的饱和电流,设Icom1=Id2,则第二耗尽型功率器件Q2支路会提供Icom1的电流,其方向是流入Si MOS的第五寄生结电容Cgd0和第六寄生结电容Cds0以及第一耗尽型功率器件Q1的第三寄生结电容Cgs1,因此会把结电容充电,Si MOS的Vds0会上升。第三耗尽型功率器件Q3和第四耗尽型功率器件Q4一直导通,其电流为Icom2,Icom2=Vgs1/(Ron3+Ron4),因为Vgs1=-Vds0<0V,所以Icom2的方向是由D4流向S3,Si MOS的第五寄生结电容Cgd0和第六寄生结电容Cds0以及第一耗尽型功率器件Q1的第三寄生结电容Cgs1的电荷会被该电流抽走(释放),Si MOS的Vds0会下降。
图6为第二耗尽型功率器件Q2、第三耗尽型功率器件Q3和第四耗尽型功率器件Q4电流与Vgs1的关系,第二耗尽型功率器件Q2的Transfer curve是其电流Icom1与Vgs1的关系曲线,当Vgs1<2*Vth时(这里2倍也是举例,对应于Ron3=Ron4,实际Ron3和Ron4可以取值不等,系数2倍也可以随需要变化),第二耗尽型功率器件Q2的Vgs2=0.5*Vgs1<Vth(同理,这里0.5系数也是举例),第二耗尽型功率器件Q2关断,其电流Icom1很小,可忽略,当Vgs1>2*Vth时,第二耗尽型功率器件Q2开通。第三耗尽型功率器件Q3和第四耗尽型功率器件Q4串联,电流相等,均为Icom2,由于第三耗尽型功率器件Q3和第四耗尽型功率器件Q4一直为通态,其电流Icom2=-Vgs1/(Ron3+Ron4)。在Ron3=Ron4=10M欧姆,Vgs1=-20V时,Icom2=1uA;显然Icom2随着Vgs1关系曲线是一条直线。
如图6所示,Icom1和Icom2两条曲线会存在一个交点,在该处Icom1=Icom2;在该交点左侧,Icom2>Icom1;在该交点右侧,Icom1>Icom2。当Idss1+Icom1=Idss0+Icom2时(如图7所示),第一耗尽型功率器件与Si MOS达到平衡,此时Si MOS的电压Vds0不会上升也不会下降,很好的避免了通常的级联型氮化镓电路的问题。
在本实施例中,Si MOS、第一耗尽型功率器件Q1、第二耗尽型功率器件Q2、第三耗尽型功率器件Q3及第四耗尽型功率器件Q4组成的电路和器件可以是合封在一起的形式,也可以是单独的器件进行连接;另外,第一耗尽型功率器件Q1、第二耗尽型功率器件Q2、第三耗尽型功率器件Q3及第四耗尽型功率器件Q4也可以是同一片GaN Die上进行芯片级集成形式,作为一个整体的器件。
如图9所示,将Si MOS、第一耗尽型功率器件Q1、第二耗尽型功率器件Q2、第三耗尽型功率器件Q3及第四耗尽型功率器件Q4合封为一体。该种器件能够用在各种终端应用中,不会产生普通级联型GaN器件存在的漏电流不匹配而导致的一系列问题。
本发明实现了级联型漏电流匹配电路的漏电流平衡,解决了一般的级联型氮化镓器件漏电流不平衡时存在的问题。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为对本发明的限制。
Claims (5)
1.一种耗尽型功率电路,其特征在于,所述耗尽型功率电路包括:
第一耗尽型功率器件、第二耗尽型功率器件、第三耗尽型功率器件及第四耗尽型功率器件;
所述第二耗尽型功率器件的漏极与所述第一耗尽型功率器件的漏极连接;所述第二耗尽型功率器件的源极与所述第一耗尽型功率器件的源极连接;所述第二耗尽型功率器件的栅极与所述第四耗尽型功率器件的源极连接;
所述第三耗尽型功率器件的源极与所述第一耗尽型功率器件的栅极连接;所述第三耗尽型功率器件的漏极与所述第四耗尽型功率器件的源极连接;所述第三耗尽型功率器件的栅极与所述第三耗尽型功率器件的源极短接;
所述第四耗尽型功率器件的漏极与所述第一耗尽型功率器件的源极连接;所述第四耗尽型功率器件的栅极与所述第四耗尽型功率器件的源极短接;
所述第一耗尽型功率器件的漏极、所述第一耗尽型功率器件的源极及所述第一耗尽型功率器件的栅极作为外部端子,用于与外部器件连接。
2.根据权利要求1所述的耗尽型功率电路,其特征在于,所述第一耗尽型功率器件、第二耗尽型功率器件、第三耗尽型功率器件及第四耗尽型功率器件均为耗尽型氮化镓器件。
3.根据权利要求1所述的耗尽型功率电路,其特征在于,所述第一耗尽型功率器件、第二耗尽型功率器件、第三耗尽型功率器件及第四耗尽型功率器件在同一片芯片上进行芯片级集成,整体形成一个器件。
4.一种级联型漏电流匹配电路,其特征在于,所述级联型漏电流匹配电路包括:硅金氧半场效晶体管SiMOS及权利要求1-2任一项所述的耗尽型功率电路;
所述耗尽型功率电路的第一耗尽型功率器件的栅极与所述SiMOS的源极连接;所述第一耗尽型功率器件的源极与所述SiMOS的漏极连接;
在第一耗尽型功率器件的漏电流大于硅金氧半场效晶体管的漏电流时,第一耗尽型功率器件的漏电流持续将硅金氧半场效晶体管的漏极和源极之间的电压升高,并将第一耗尽型功率器件栅源电压减小,使第二耗尽型功率器件处的电流持续减小,第三耗尽型功率器件和第四耗尽型功率器件处的电流持续增大;
在第一耗尽型功率器件的漏电流小于硅金氧半场效晶体管的漏电流时,硅金氧半场效晶体管的漏电流持续将硅金氧半场效晶体管的漏极和源极之间的电压减小,并将第一耗尽型功率器件栅源电压增大,使第二耗尽型功率器件处的电流持续增大,第三耗尽型功率器件和第四耗尽型功率器件处的电流持续减小;
在第二耗尽型功率器件处的电流与第三耗尽型功率器件和第四耗尽型功率器件处的电流之差等于硅金氧半场效晶体管的漏电流与第一耗尽型功率器件的漏电流之差时,实现电流平衡。
5.根据权利要求4所述的级联型漏电流匹配电路,其特征在于,所述硅金氧半场效晶体管、第一耗尽型氮化镓器件、第二耗尽型氮化镓器件、第三耗尽型氮化镓器件、第四耗尽型氮化镓器件合封为一体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111569794.XA CN114421745A (zh) | 2021-12-21 | 2021-12-21 | 一种耗尽型功率电路及级联型漏电流匹配电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111569794.XA CN114421745A (zh) | 2021-12-21 | 2021-12-21 | 一种耗尽型功率电路及级联型漏电流匹配电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114421745A true CN114421745A (zh) | 2022-04-29 |
Family
ID=81268125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111569794.XA Pending CN114421745A (zh) | 2021-12-21 | 2021-12-21 | 一种耗尽型功率电路及级联型漏电流匹配电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114421745A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115513203A (zh) * | 2022-11-23 | 2022-12-23 | 江苏能华微电子科技发展有限公司 | 一种集成栅极级联单元的氮化镓功率器件 |
-
2021
- 2021-12-21 CN CN202111569794.XA patent/CN114421745A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115513203A (zh) * | 2022-11-23 | 2022-12-23 | 江苏能华微电子科技发展有限公司 | 一种集成栅极级联单元的氮化镓功率器件 |
CN115513203B (zh) * | 2022-11-23 | 2023-03-10 | 江苏能华微电子科技发展有限公司 | 一种集成栅极级联单元的氮化镓功率器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8487667B2 (en) | Hybrid power device | |
CN102165694B (zh) | 电感负载功率开关电路 | |
CN101399503B (zh) | 具有低阈值电压的开关电路 | |
EP2784816A1 (en) | Cascode semiconductor device | |
CN104170254A (zh) | 用于保护氮化镓场效应晶体管的栅极的驱动器电路的系统和设备 | |
KR970004363B1 (ko) | Da/ac 컨버터 | |
CN114400996A (zh) | 一种耗尽型功率器件的直驱电路 | |
CN114421946A (zh) | 一种低反向导通压降的耗尽型功率器件的直驱电路 | |
CN102495265A (zh) | 一种mosfet开关元件的电流采样电路 | |
KR20050107460A (ko) | 온 칩 전원 | |
CN116742920B (zh) | 一种nmos功率开关管驱动电路及其控制方法 | |
CN114421745A (zh) | 一种耗尽型功率电路及级联型漏电流匹配电路 | |
CN108462391A (zh) | 一种阻抗网络dc-dc变换器 | |
CN117375593A (zh) | 一种耗尽型功率半导体器件的直驱电路 | |
US20230275526A1 (en) | Rectifying element and voltage converter comprising such a rectifying element | |
US20070159863A1 (en) | Field effect transistor of Lus Semiconductor and synchronous rectifier circuits | |
CN208971390U (zh) | 电源切换电路 | |
CN105679758A (zh) | 一种具有防电流倒灌的p型金属氧化物半导体场效应管 | |
US11646732B1 (en) | Power module | |
EP2736073A1 (en) | Cascode semiconductor device | |
CN104426359A (zh) | 一种集成结型场效应晶体管的自举电路及自举方法 | |
CN209767489U (zh) | 一种用于pmos管栅电压钳位驱动的电路 | |
US10199487B1 (en) | Multi-drain gallium-nitride module with multiple voltage ratings | |
US20070097720A1 (en) | Lus semiconductor and synchronous rectifier circuits | |
CN112838855A (zh) | 一种自切换阱开关电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |