CN115513048A - 用于制造半导体器件的边缘结构的方法和设备 - Google Patents

用于制造半导体器件的边缘结构的方法和设备 Download PDF

Info

Publication number
CN115513048A
CN115513048A CN202210716749.0A CN202210716749A CN115513048A CN 115513048 A CN115513048 A CN 115513048A CN 202210716749 A CN202210716749 A CN 202210716749A CN 115513048 A CN115513048 A CN 115513048A
Authority
CN
China
Prior art keywords
edge
jet
etchant
semiconductor body
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210716749.0A
Other languages
English (en)
Inventor
T·加蒙
R·巴特尔梅斯
U·凯尔纳-韦德豪森
S·萨默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technology Bipolar Co ltd
Original Assignee
Infineon Technology Bipolar Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technology Bipolar Co ltd filed Critical Infineon Technology Bipolar Co ltd
Publication of CN115513048A publication Critical patent/CN115513048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)

Abstract

本发明涉及一种用于制造半导体器件的边缘结构的方法，其具有步骤：提供半导体本体（1），所述半导体本体（1）具有至少两个彼此间隔开的主面（3，4），所述主面（3，4）分别具有边缘（5，6），边缘面（7）在所述边缘（5，6）之间延伸；以及在同时使半导体本体（1）围绕旋转轴线（2）旋转时，通过借助蚀刻剂射流（11）将化学蚀刻剂有针对性地涂覆到边缘面（7）上，蚀刻预先确定的边缘轮廓。在预先确定的射流横截面（12）的情况下，切向对准边缘面（7）地引导蚀刻剂射流（11），使得蚀刻剂射流（11）仅以其射流横截面（12）的部分击中边缘面（7）。此外，本发明涉及一种用于制造半导体器件的边缘结构的设备（20，30）。

Description

用于制造半导体器件的边缘结构的方法和设备
技术领域
本发明涉及一种用于制造半导体器件的边缘结构的方法。此外，本发明还涉及一种用于制造半导体器件的边缘结构的设备。
背景技术
半导体器件、尤其是功率半导体器件的边缘结构以已知的方式用于通过如下方式提高高阻断型半导体器件（例如二极管、晶闸管、IGBT和这一类）的阻断能力：降低通常出现在器件的接近表面的边缘区域中的最大电场强度，以便实现电场在器件中的尽可能均匀的分布并且以此实现功率半导体器件的尽可能高的耐压强度。
这样的边缘端部（Randabschluesse）常常通过如下方式来制造：去除半导体本体在其边缘区域中（例如在半导体本体的径向外部环周面的区域中）的部分，以便以有利的方式影响边缘区域中的电场的走向。尤其是，在半导体本体的边缘区域中，通过边缘斜切部（Randabschraegung）来设定确定的角度，例如pn结以该确定的角度与边缘斜切部的半导体表面相交，由此减轻边缘的高电场强度。
为了实现器件的尽可能高的耐压强度，决定性的是，在制造这种边缘端部时，尽可能准确地遵守预先给定的形状。一方面，为此采用的方法步骤是费事的，而另一方面，预先给定的形状的精确的可再现性常常变得困难。在常规方法中，这样的边缘端部通过大量工作步骤来制造，其中半导体本体首先在第一工作步骤中典型地以机械方式（例如通过磨削或者研磨）被斜切，并且紧接着在一个或者多个化学工作步骤中（例如在浸蚀或者旋转蚀刻方法中）被抛光，直到实现想要的耐压强度。尤其是，由于必须例如借助掩膜来保护半导体本体的绝不允许被蚀刻的区域不受蚀刻作用，所以这样的化学方法步骤的耗费提高。
根据想要的阻断特性或耐压强度和组件的体积，浸蚀方法可被用于化学抛光。可是，在这种情况下的问题是，工艺稳定性由于酸污染而较低。替选地，可以采用手动旋转蚀刻工艺，可是由于机械预加工的高影响和操作者影响，工艺稳定性同样不是最优的，并且批量产品的成本效率较低。
如下大多数组件获得正负边缘轮廓：在所述组件中，钼通过烧结或者合金化与半导体本体的硅连接。负角是不利的，因为负角要求窄的工艺公差。此外，通常非常平的角度（约1-5°）需要相对大的硅面积，并且因此扩大了组件的边缘区域。
在针对功率器件的替选的平面设计方案中，可以放弃合金化和机械斜切。然而，这里出现的问题是，由于光刻工艺中的典型缺陷密度，针对大面积器件的良率非常低。
除了合金化技术之外，此外已知一种所谓的自由浮动（Free-Floating）技术，该自由浮动技术同样基于在激光切割和蚀刻之后借助对半导体本体的手动旋转蚀刻工艺而对组件边缘进行机械斜切。
EP 2 591 495 B1描述了一种用于制造半导体器件的边缘结构的方法，利用该方法，可以以高精度和良好的可再现性来制造具有正角和/或负角的边缘区域。
发明内容
在所述背景下，本发明所基于的任务是，提供一种用于制造半导体器件的边缘结构的方法和设备，所述方法和设备使得能够以高精度和可再现性来成本有利地和高效地制造半导体器件的预先确定的边缘结构、也就是说边缘区域或边缘面的轮廓，以便此外保证在成批生产半导体器件时在所想要的电的、机械的或者几何特性方面的高良率。除此以外，相对于制造工艺中的本身不可避免的波动，器件的借助根据本方法制造的边缘结构可实现的电特性应是尽可能稳定的。此外，所需的工作步骤既要高效地可实施，又要总体上减少其数目。
通过根据本发明的方法，并且通过根据本发明的设备，解决该任务。公开了本发明的其他有利的构建方案。
要指出的是，在权利要求中单个举出的特征可以以任意的、在技术上有意义的方式相互组合（也可越过类别边界相互组合，例如可在方法与设备之间相互组合），并阐明本发明的其他构建方案。本说明书尤其是结合附图附加地表征和详细说明本发明。
此外应指出的是，在本发明所使用的处于两个特征之间的并将它们彼此链接的连词“和/或”始终要解释为，在根据本发明的主题的第一构建方案中可能仅存在第一特征，在第二构建方案中可能仅存在第二特征，并且在第三构建方案中可能既存在第一特征又存在第二特征。
此外，在本发明所使用的术语“约”要说明如下公差范围：本领域技术人员将所述公差范围视为常见的。尤其是，术语“约”要被理解为所涉及的大小的为直到最大+/-20%、优选地直到最大+/-10%的公差范围。
此外，在本发明的意义下，在本发明所使用的关于特征的相对术语、例如“较大”、“较小”、“较高”、“较低”、“较快”、“较慢”和这一类的始终要被解释为，有关特征的由制造和/或执行造成的大小偏离不被相应的相对术语考虑进去，所述大小偏离位于针对生产或执行相应的特征而定义的生产/执行公差范围之内。换言之，在本发明的意义上，只有当一个特征的大小和比较特征的大小这两个比较大小在其值上明显相互不同时，才将该特征的大小视为比该比较特征的大小“更大”、“更小”、“更高”、“更低”、“更快”、“更慢”和这一类的，其中所述两个比较大小在其值上明显相互不同，使得大小差肯定不落入有关特征的由生产/执行造成的公差范围内，而是为有明确目标的行动的结果。
根据本发明，用于制造半导体器件、如例如二极管、晶闸管和这一类的边缘结构的方法具有步骤：
- 提供半导体本体，该半导体本体具有至少两个彼此间隔开的主面，所述主面分别具有边缘，边缘面在这些边缘之间延伸，以及
- 在同时使半导体本体围绕旋转轴线旋转时，通过借助蚀刻剂射流将化学蚀刻剂有针对性地涂覆到边缘面上，蚀刻预先确定的边缘轮廓。
进一步地，根据本发明，在预先确定的射流横截面的情况下，切向对准边缘面地引导蚀刻剂射流，使得蚀刻剂射流仅以其射流横截面的部分击中边缘面。
在根据本发明的意义上，半导体本体在其边缘区域中的在半导体本体的横截面上可定义的轮廓线要被理解为边缘轮廓。边缘轮廓定义了在半导体本体的边缘区域中的边缘面的走向。在这种情况下，尤其是该走向要被理解为基本上垂直于通过旋转半导体本体来规定的切线方向（在本发明也被称为半导体本体或边缘面的环周方向）。
在理想的（数学）情况下，切线是如下直线：该直线在确定的点与给定的曲线（尤其是边缘面的曲线）相切。但是，由于蚀刻剂射流严格地说并不描述数学意义上的直线，而且除此以外也具有二维直径（也就是说射流横截面），所以在本发明的意义下，切向对准边缘面地被引导的蚀刻剂射流要被理解为在边缘面与蚀刻剂射流之间的几何关系，使得蚀刻剂射流的部分（也就是说射流横截面的部分）与边缘面的点或平坦伸展的区域（在本发明也被称为击中位置）相切。蚀刻剂射流的不与边缘面的击中位置相切的部分穿过边缘面，而基本上不应参与对边缘面的直接化学蚀刻作用。因此，蚀刻剂射流并没有用它的全部射流横截面来打中边缘面，而是仅用从中的部分打中边缘面。
上述的将蚀刻剂射流向边缘面切向定向能够实现有针对性地监控（Kontrolle）和控制（例如减少）蚀刻剂射流的如下扩张（Spreizung）：在击中边缘面之后，由于蚀刻剂从击中位置溅开，所以该扩张常规基本上是不可控的。根据本发明，局部有针对性地非常准确地可给蚀刻剂击中边缘面的击中位置定界限，所述击中位置基本上对应于如下润湿区域：在该润湿区域中，蚀刻剂直接发挥它的对半导体本体的蚀刻作用。此外，有效地防止：击中边缘面的蚀刻剂无意地和不受控地到达半导体本体的主面，并且经此损坏主面。以此，可以取消将掩膜涂覆到半导体本体的不应被蚀刻的区域、例如主面、上侧和/或下侧上，由此减小所需的方法步骤的数目，并且总体上可以更简单地实施本方法。
利用相对应的控制装置和必要时传感器装置，可以使在本发明所公开的将蚀刻剂射流切向引导至半导体本体的要蚀刻的边缘区域自动化，使得可以保证高度准确地再现如下边缘结构：所述边缘结构赋予所制造的器件预先确定的电特性、机械特性、几何特性。因此，边缘斜切部可以完全通过蚀刻工艺来制造，而可能不会需要例如对边缘面进行机械预加工和/或后加工。由于加工周期短，所以高自动化程度提高了组件生产的效率，这尤其是在制造大件数时是特别有利的。组件生产成本可以显著被减小。
半导体本体可以在几何上关于旋转轴线基本上旋转对称地来构造，亦即例如可以（圆）柱形或者盘形地来构造。在柱形或者盘形本体的情况下，该本体的两个基面（也就是说该本体的上侧和下侧）可以分别形成在本发明意义上的主面，而柱形或者盘形本体的外壳面或外壳面的部分可以形成在本发明意义上的边缘面。可是，本发明不是强制性地限于相应的面的这种构建方案和布局。
优选地，半导体器件可以是对称阻断型双极性器件（也就是说具有至少两个pn结）、如例如晶闸管，或者可以是非对称阻断型的、尤其是双极性的器件（也就是说仅具有一个pn结）、如例如二极管和这一类的，并且可以针对为例如约3.6kV及以上的阻断电压来设计，可是一定不限于此。
例如，半导体本体的主面可以构造为例如晶闸管、二极管和这一类的阴极面和阳极面，其中本发明不是强制性地限于此。半导体本体的边缘面可以作为外部环周面在阴极面与阳极面之间延伸。
特别有利地，本方法可被用于成批生产件数为例如每年约25000件及以上的半导体器件。
按照本发明主题的有利的扩展方案，借助蚀刻剂射流，如下边缘斜切部被蚀刻为边缘轮廓：从宏观上来看，该边缘斜切部的走向与边缘面的原始的、在蚀刻之前存在的轮廓走向不同。换言之，通过蚀刻剂的蚀刻作用引起的在半导体本体的边缘区域中的材料剥蚀并非到处都是相同的。更确切而言，在边缘区域的一个部段中的材料剥蚀比在边缘区域的另外的部段中的材料剥蚀更大/更小。
与之相反，从宏观上来看，在整个边缘面上的基本上恒定的材料剥蚀并不改变该边缘面的原始的在蚀刻过程之前存在的边缘轮廓。
在半导体本体的边缘区域中的通过蚀刻引起的材料剥蚀可以分部段地是恒定的，而分部段地是不恒定的，由此被蚀刻的边缘轮廓可是在它的走向方面区别于原始的边缘轮廓。恒定的材料剥蚀能够实现在半导体本体的非环周的/非切向的方向上（与此相应地在径向和/或轴向方向上）构造直的边缘轮廓。在边缘区域中的通过蚀刻引起的材料剥蚀同样可以在整个边缘区域上在非环周的/非切向的方向上是不恒定的，使得也可以提供边缘轮廓的在半导体本体的非环周的/非切向的方向上的弯曲的、弧形的走向。
如果边缘区域中的想要的材料剥蚀在半导体本体的径向方向上的范围大于蚀刻剂射流的最大射流横截面，则可以在径向方向上在遵守它的向边缘面切向定向的情况下跟踪蚀刻剂射流。为此，可以例如平移地和/或旋转地在边缘面的径向方向上在空间中移置蚀刻剂射流。蚀刻剂射流的跟踪速度在这种情况下可以选择为使得，蚀刻剂射流遵循边缘区域中的通过蚀刻作用形成的轮廓。
除了上述的对蚀刻剂射流的径向移置或者替选于对蚀刻剂射流的上述的径向移置，可以通过如下方式在半导体本体的轴向方向上进行边缘区域中的想要的材料剥蚀：平移地和/或旋转地在半导体本体的轴向方向上移置蚀刻剂射流，以便改变蚀刻剂射流在半导体本体的轴向方向上（也就是说基本上平行于旋转轴线）击中边缘区域的击中位置。
在本发明的其他有利的构建方案中，被蚀刻的边缘斜切部是所谓的双正（doppelt-positive）边缘斜切部。双正边缘斜切部的特征在于，关于给边缘面定界限的主面，该双正边缘斜切部退回到半导体本体的内部，例如像凹槽、沟槽、内角倒圆或者类似的退回到半导体本体的内部。在双正边缘斜切部的情况下，可以以有利的方式在面积方面基本上（完全）保留半导体本体的主面。双正边缘斜切部的构造要求半导体本体的硅区域明显小于例如所谓的负的或者正负边缘斜切部，所述负的或者正负边缘斜切部的构造始终伴随着主面显著缩小。
此外，即使在出现工艺波动（也就是说工艺公差）的情况下，也可明显更稳定地设定半导体器件的利用双正边缘斜切部可实现的电特性，使得本方法在其执行中还可以进一步被简化，而不会不利地对所制造的半导体器件的质量产生影响。此外，可以保证高良率。
关于半导体本体的厚度（也就是说在主面之间的间距），双正边缘斜切部可以基本上对称地和居中地布置和构造在主面之间。可是，本发明不是强制性地限于此。边缘斜切部也可以偏心地布置和/或构造在主面之间，和/或可以非对称地布置和/或构造。
与此相应地，本发明的替选的构建方案设置了，经过蚀刻的边缘斜切部是非对称的边缘斜切部。
本发明主题的另外的有利的扩展方案设置了，在至少两个不同的蚀刻步骤、例如第一蚀刻步骤和第二蚀刻步骤中，对边缘轮廓进行蚀刻，其中在蚀刻步骤之间，改变来自如下组的至少一个参数：所述组具有射流横截面的直径、蚀刻剂射流的体积流量（也就是说每个时间段经过所规定的横截面输送的蚀刻剂的体积）和半导体本体的旋转速度。
例如，射流横截面在第一蚀刻步骤期间的直径可以有针对性地被选择得小于射流横截面在第二蚀刻步骤期间的直径。较小的射流横截面能够实现，在击中边缘面之后，强烈地给蚀刻剂射流的扩张定界限，由此蚀刻作用可以有针对性地被定界限到边缘面的非常窄的区域。此外，较小的射流横截面提高了在制造边缘轮廓的具体形状时的自由度。边缘轮廓的想要的走向可以目标明确地和确切地被引入到边缘面中。
在第二蚀刻步骤中，通过扩大射流横截面，可以有针对性地提高进行冲击的蚀刻剂射流的扩张。以这种方式，在第一蚀刻步骤期间，可以高效地消除蚀刻剂的可能形成的经过痕迹（Ablaufspuren）和/或在边缘面中/上的不均匀性。可是一定不限于此地，较宽的射流横截面可以在第二蚀刻步骤中优选地被选择为使得，蚀刻剂射流基本上润湿经过蚀刻的边缘轮廓的整个表面，并且由于现在均匀地施加到整个边缘面上的蚀刻作用而实现了经过蚀刻的边缘面的均匀化（例如平滑化）。
在任何情况下，较大的射流横截面都导致较均匀的蚀刻作用，并且可以以该方式有利地为了对边缘面进行抛光蚀刻（也就是说为了化学剥蚀在边缘面的表面上的粗糙尖峰）而被采用。特别优选地，在一个或者多个在前的蚀刻步骤之后，用蚀刻剂射流的大射流横截面进行抛光蚀刻可以被实施为最终的、最后的蚀刻步骤。用于有针对性地扩大扩张的附加的或者替选的可能性通过旋转速度和体积流量来给出（随后描述）。因而，这些可能性同样可被用于边缘面的抛光蚀刻。
特别优选地，在第一蚀刻步骤中，可以至少部分地使边缘面平滑。为此，例如通过比例如在蚀刻边缘斜切部本身时更大的射流横截面，可以有利地扩大进行冲击的蚀刻剂射流的扩张。用于有针对性地扩大扩张的附加的或者替选的可能性通过旋转速度和体积流量来给出（随后描述）。因而，这些可能性同样可被用于边缘面的平滑。
在双正边缘斜切部的优选构造方案中，可以首先利用较小的射流横截面将凹槽状的或者沟槽状的加深部引入到边缘面中，其中在第二蚀刻步骤中，具有较大直径的蚀刻剂射流附加地被凹槽状的或者沟槽状的双正边缘斜切部的侧向棱边定界限，并且相对应地受控地引导具有较大直径的蚀刻剂射流。
替选于改变射流横截面或者除了改变射流横截面，半导体本体在蚀刻过程期间转动的旋转速度可以例如在第一蚀刻步骤期间被选择得大于例如在第二蚀刻步骤期间的旋转速度（或者反之亦然）。半导体本体的较高旋转速度同样引起对蚀刻剂射流在击中边缘面之后的扩张的强烈定界限。在第二蚀刻步骤中，通过降低旋转速度，有针对性地容许蚀刻剂射流较大地扩张，以便实现已经在前文描述的作用（也就是说均匀化、平滑化）。
替选于改变射流横截面和/或改变半导体本体的旋转速度，或者除了改变射流横截面和/或改变半导体本体的旋转速度，蚀刻剂射流例如在第一蚀刻步骤期间的体积流量可以被选择得小于例如在第二蚀刻步骤期间的体积流量（或者反之亦然）。通过在第一蚀刻步骤中涂覆较少量的蚀刻剂，蚀刻剂射流在击中边缘面之后的扩张强烈地被定界限。在第二蚀刻步骤中，由于每单位时间的蚀刻剂量较大，所以可以有针对性地容许蚀刻剂射流的较大的扩张，以便实现使边缘轮廓均匀化或平滑化的有利作用。
本发明的又一有利构建方案设置了，要散布的蚀刻剂射流的最大射流横截面被定界限到相应的主面的给边缘面定界限的边缘的间距的为最高约50％、优选地在约10％到约30％之间的直径。如果半导体本体的主面彼此间隔开地基本上平行地布置，则间距例如可以对应于半导体本体的厚度。在与将整个蚀刻过程细分为在本发明所描述的第一和第二蚀刻步骤相组合时，给射流横截面的定界限可以特别有利地适用于第一蚀刻步骤，在该第一蚀刻步骤中，射流横截面被选择得小于在第二蚀刻步骤中的射流横截面。虽然，利用在射流横截面方面这样被定界限的蚀刻剂射流，可能首先在半导体表面上形成经过痕迹（也就是说不均匀性），利用该蚀刻剂射流虽然可以确切地构造边缘轮廓的走向。可是，这些经过痕迹可以在第二蚀刻步骤中利用蚀刻剂射流的较大射流横截面而高效地被消除，如已经在另一处描述的那样。
根据本发明主题的有利的扩展方案，借助蚀刻剂射流，边缘面的至少一部分仅被平滑为边缘轮廓，其中边缘面的被平滑的部分的原始的、在蚀刻之前存在的轮廓走向从宏观上来看保持不变。换言之，在纯平滑化的情况下，仅仅边缘面的微小区域被化学剥蚀，以便使边缘表面平滑。例如，粗糙的边缘表面（也称为“损伤”）可能由于预工艺中（也就是说在真正的蚀刻过程之前）的半导体器件切割（例如激光切割）而形成。有利地利用在本发明所公开的方法，可以同样去除这种“损伤”。为了去除边缘表面的“损伤”或表面粗糙度，射流横截面可以优选地具有比例如在蚀刻边缘斜切部时更大的直径。与较小直径的射流横截面相比，较大的射流横截面引起更均匀的蚀刻作用。
假如仅使整个边缘面平滑，则边缘轮廓的走向从宏观上来看由于蚀刻而基本上不改变，因为在整个边缘面上仅均匀地去除“损伤”。可是，如果只有边缘面的部分被平滑并且附加地边缘斜切部（例如双正边缘斜切部）被引入到边缘面中，则与边缘轮廓在所引入的边缘斜切部的区域中的原始走向相比，边缘轮廓在该区域中的走向由于蚀刻而改变。
有利地，半导体本体的旋转方向在蚀刻剂射流击中边缘面的击中位置处与蚀刻剂射流的射流方向基本上相同。换言之，旋转运动和蚀刻剂射流的切线方向在击中位置处基本上相一致，由此可以非常准确地以在本发明所公开的方式来监控在击中位置处击中边缘面的蚀刻剂射流的扩张。
附加地或者替选地，可以给蚀刻剂添加用于削减该蚀刻剂的表面张力的添加剂，由此蚀刻剂射流的润湿特性在击中边缘面时可能有针对性地被影响，例如边缘面的由蚀刻剂在接触持续时间期间（也就是说在击中之后和在紧接着离心分离之前）可润湿的面积大小、蚀刻剂射流在击中边缘面之后的扩张和这一类的可能被影响。
按照优选的构建方案，旋转轴线在空间中基本上垂直地定向。替选的构建方案设置了，旋转轴线在空间中基本上水平地定向。在这两个构建方案中，视要蚀刻的边缘面的布局而定，除了增强根据本发明的特性和作用之外，可以利用重力的作用。例如，重力可被用来附加地有针对性地影响涂覆到边缘面上的蚀刻剂的流走或者离心分离和/或蚀刻剂在边缘面上的停留时间（也就是说发生作用持续时间）。由于重力作用，同样会是可能的是，与在水平布置旋转轴线时相比，在垂直布置旋转轴线时必须以更高的速度旋转半导体本体，以便例如在涂覆到边缘面之后引起蚀刻剂足够快速的离心分离，并且经此减少或防止在边缘面上的蚀刻剂由于重力影响而被影响地不期望地流走。另一方面，有利地可以使用较小的旋转速度来使具有较大直径的半导体本体旋转，以便减小对半导体本体发生作用的离心力。
根据本发明的其他方面，用于制造半导体器件的边缘结构的设备具有可旋转的载体、至少一个可控制的喷嘴和控制单元，所述可旋转的载体用于保持半导体器件的半导体本体，所述喷嘴用于输出具有预先确定的射流横截面的蚀刻剂射流。控制单元构造成，借助根据所公开的构建方案之一的方法来控制载体和/或至少一个喷嘴，也就是说尤其是切向对准边缘面地引导蚀刻剂射流，使得蚀刻剂射流仅以它的射流横截面的部分击中边缘面。
要指出的是，关于涉及设备的术语定义以及根据设备的特征的作用和优点完全可以参考在本发明所公开的根据本发明的制造方法的按意义的定义、作用和优点的公开内容。也就是说，在本发明关于根据本发明的制造方法的公开内容可以以按意义的方式同样被考虑用于定义根据本发明的设备，并且反之亦然，只要未明确排除这一点即可。就这方面来说，为了更紧凑的描述，可以放弃对按意义相同的特征、其作用和优点的阐述的重复，而不会将这样的省略解释为限制。
喷嘴可以构造为使得，可控制地改变该喷嘴在空间中的方位和/或角度定向。替选地或者附加地，喷嘴可以构造成，可控制地改变蚀刻剂射流的特性，例如改变蚀刻剂的射流横截面、体积流量、压力和/或温度。
本发明的有利的构建方案设置了，环周地围绕载体分布式地、尤其是等距分布式地布置多个喷嘴。例如，可以环周地围绕载体分布式地布置优选地两个直至四个喷嘴。特别优选地，可以等距地围绕载体分布式地布置三个喷嘴。设置多个喷嘴扩大了每单位时间可实现到边缘面上的蚀刻作用、也就是说材料剥蚀，由此为各半导体器件再一次明显地减少用于完全构造想要的边缘轮廓的时间。
附图说明
本发明的其他特征和优点从下列对本发明的不应限制性地理解的实施例的描述中得到，所述实施例在下文参照附图更详细地予以阐述。在附图中，示意性地：
图1示出了半导体器件的示例性半导体本体在蚀刻边缘结构之前的一半的侧视图，
图2以图1中的半导体本体1的侧视图示出了在部分实施根据本发明的用于制造边缘结构的示例性方法之后的中间步骤，
图3示出了图2中的半导体本体的侧视图，该半导体本体具有按照图2中的根据本发明的方法的实施例完全制成的边缘结构，
图4示出了半导体器件的如下示例性半导体本体的侧视图：该半导体本体具有按照根据本发明的方法的实施例完全制成的替选的边缘结构，
图5示出了根据本发明的用于制造边缘结构的设备的实施例的侧视图（A）和视图（A）中的设备的俯视图（B），和
图6示出了根据本发明的用于制造边缘结构的设备的其他实施例的俯视图。
在不同的图中，在其功能方面等价的部分始终配备有同一附图标记，使得这些部分在一般情况下也只被描述一次。
具体实施方式
图1示出了半导体器件的示例性半导体本体1在蚀刻边缘结构之前的一半的侧视图。半导体器件例如可以是对称阻断型的、尤其是双极性的器件（也就是说例如具有至少两个pn结）、例如晶闸管，或者可以是非对称阻断型的、尤其是双极性的具有仅一个pn结的器件、如二极管和这一类的，并且可以针对为例如约3.6kV及以上的阻断电压而设计。可是，本发明不是强制性地限于具有上面提到的特征的半导体器件。
在本发明，所示出的半导体本体1基本上柱形地来构造。由于半导体本体1的基本上旋转对称的构型，在图1中仅在该半导体本体1的中轴线2或对称轴线的一侧上示出半导体本体1。中轴线2同时是半导体本体1可以围绕其旋转的旋转轴线，如下面还将更详细地描述的那样。
在图1中所示的、示例性柱形的半导体本体1具有第一盘状主面3和第二盘状主面4。第一主面3例如可以构造半导体器件（例如二极管、晶闸管等）的仅示意性勾画的阴极结构8，第二主面4例如可以构造半导体器件的同样仅示意性勾画的阳极结构9。为此，半导体区域8和9可以分别以本身众所周知的方式配备有掺杂材料，以便提供想要的导电特性（例如p/n导电）和/或在不同导电类型之间的半导体结（例如pn/pnp结等）。
在图1中，这两个主面3和4明显地彼此间隔开地布置，在本发明，这两个主面3和4此外平行地走向，可是一定不限于此。第一主面3具有径向靠外的和给其定界限的边缘5，第二主面4具有径向靠外的和给其定界限的边缘6。半导体本体1的边缘面7在两个主面3和4的边缘5和6之间延伸。
在本发明，两个主面3和4彼此间的间距对应于半导体本体1的厚度D。边缘面7距中轴线2的间距基本上对应于半导体本体1的半径R。
在所示的实施变型方案的半导体本体1中，示例性地能看出两个pn结17和18，如它们以这种方式或者类似方式可能设置在对称阻断型器件、如例如晶闸管中那样。本发明不是强制性地限于存在两个pn结。可以在半导体本体1中设置有少于或者多于两个的pn结。应指出的是，pn结17和18距相应的主面3和4的间距没有按正确比例示出。
在图1中，边缘面7的表面粗糙度通过成锯齿状的划虚线来勾画，然而没有按比例勾画。粗糙的边缘表面（该粗糙的边缘表面也被称为“损伤”）例如可能由于因预工艺中的切割半导体本体1而形成，也就是说可能在下面描述的用于构造边缘轮廓的真正的蚀刻过程之前形成。边缘面7的粗糙度基本上在半导体本体1的径向方向上具有伸展，所述伸展在图1中用附图标记10说明。
在图1中，此外能看出蚀刻剂射流11，该蚀刻剂射流11的射流方向指向绘图平面。蚀刻剂射流11以此向边缘面7切向定向。蚀刻剂射流11具有带有直径d1的（在本发明基本上为圆形的）射流横截面12。可以给形成蚀刻剂射流11的化学蚀刻剂添加用于削减该蚀刻剂射流11的表面张力的添加剂，可是不是强制性地限于此。
为了通过在边缘面7处的材料剥蚀来蚀刻预先确定的边缘轮廓、也就是说边缘面7的预先确定的走向，借助蚀刻剂射流11将化学蚀刻剂有针对性地涂覆到边缘面7上，其中半导体本体1同时围绕旋转轴线2旋转。在本情况下，半导体本体1的旋转方向以及蚀刻剂射流11的射流方向在蚀刻剂射流11击中边缘面7的击中位置处基本上相一致。
进一步地，在图1中示出，在用于构造边缘轮廓的蚀刻过程期间，切向对准边缘面7地引导蚀刻剂射流11，使得蚀刻剂射流11仅以其射流横截面12的部分击中边缘面7。根据本发明的将蚀刻剂射流11向边缘面7切向定向使得能够，可以非常准确地监控蚀刻剂射流11在击中边缘面7之后的扩张，所述扩张由于蚀刻剂从边缘面7溅开造成。借此，可以局部非常准确地给蚀刻剂在边缘面7上的蚀刻作用定界限。此外，以这种方式防止，击中边缘面7的蚀刻剂无意地和不受控地到达半导体本体1的主面3、4，并且经此损害所述主面。
在图1中所示的实例中，借助蚀刻剂射流11的切向引导，例如可以使整个边缘面7的粗糙表面或者仅使边缘面的部分7*（如示例性地在图2和图3中示出）的粗糙表面平滑，其中边缘面7在平滑之后的轮廓走向基本上（也就是说从宏观上来看）对应于边缘面7在平滑之前的轮廓走向，也就是说，在本情况下，不仅原始的、粗糙的边缘轮廓而且经过平滑的边缘轮廓都基本上平行于中轴线2走向。
为了利用蚀刻剂射流11来使整个边缘面7平滑，该蚀刻剂射流11的直径d1小于半导体本体1的厚度D（优选地为半导体本体1的厚度D的最大50%，或者还更优选地为厚度D的最大10%直至30%），在本发明所示的实施例中，蚀刻剂射流11可以在半导体本体1的轴向移置方向a上被移置。例如，在图1中未示出的用于输出蚀刻剂射流11的喷嘴可以为此平移地和/或旋转地在空间中被移置，以便改变蚀刻剂射流11在半导体本体1的轴向方向上（也就是说基本上平行于中轴线或旋转轴线2地）击中边缘区域7的击中位置。
为了在半导体本体1的整个半导体区域10中实现边缘面7处的材料剥蚀，蚀刻剂射流11同样可以在径向移置方向r上在空间中被移置。为此，在图1中未示出的用于输出蚀刻剂射流11的喷嘴也可以平移地和/或旋转地在空间中被移置。在这种情况下，蚀刻剂射流11在径向方向r上的跟踪速度优选地被选择为使得，该蚀刻剂射流11始终在保持它的在本发明所描述的向边缘面7切向定向的情况下跟随边缘面7的通过蚀刻作用形成的轮廓。
在本发明所示的实施例中，旋转轴线2在空间中垂直地定向，可是不是强制性地限于此。例如，旋转轴线2也可以对于在图1中所示的旋转轴线2的方向转动90°，也就是说在空间中水平地定向。
图2以图1中的半导体本体1的侧视图示出了在部分实施根据本发明的用于制造边缘结构的示例性方法之后的中间步骤。能看出，如前面对于图1所阐述的那样，首先已使边缘面7的部分7*平滑。此外，借助于蚀刻剂射流11，边缘斜切部13的部分已被蚀刻，从宏观上来看，所述边缘斜切部13的走向与边缘面7的原始的、在蚀刻之前存在的轮廓走向不同。在图2中所示的边缘斜切部13示例性地是双正边缘斜切部。相对于主面3和4，在径向方向上复原地（zurueckversetzt）并且因此对准到半导体本体1的内部地，以凹槽、沟槽、内角倒圆或者类似的形式来构造边缘斜切部13。在图2中所示出的中间步骤中，已利用蚀刻剂射流11和射流直径d2对边缘斜切部13的第一部段进行蚀刻。为此，既在轴向运动方向a上，又在径向运动方向r上，分别关于半导体本体1移置蚀刻剂射流11，如这已经结合图1曾被阐述的那样。在本发明所示出的实例中，射流直径d2已被选择得大于图1中的单独用于平滑的射流直径d1。在构造朝向各自的主面3和4的边缘5和6开口的双正边缘斜切部13时，较大的射流直径d2允许快速的材料剥蚀，其中同时在边缘面7的相对宽的区域上可实现均匀的蚀刻作用。例如，经由喷嘴开口（未示出）的相对应的可控制的直径，或者通过选择具有相对应的喷嘴直径的单独喷嘴（同样未示出），可以规定射流直径d2。在这种情况下，蚀刻剂射流11的体积流量同样可以相对应被调整。如在图2中所示出的那样，边缘斜切部13在该中间状态中具有最大高度14和临时深度15，从各自的边缘面3和4的边缘5、6出发来确定该临时深度15。
要提及的是，不是强制性地必须设置边缘面7的部分7*。在极端情况下，也可能选择边缘斜切部13的最大高度14等于半导体本体1的厚度D，使得边缘面7的部分7*不存在。
在图2中能看出，在本发明，两个pn结17、18分别与边缘斜切部13的弯曲的边缘轮廓相交，因此边缘斜切部13要被称为双正边缘斜切部，并且具有在本发明阐述的优点。可是，本发明不是强制性地限于双正边缘斜切部13。原则上，利用本发明也可以制造另外的边缘斜切部，如它例如可被用于非对称阻断型器件、如例如二极管那样，所述非对称阻断型器件可能只具有一个pn结17或18（参照图4）。
图3示出了图2中的半导体本体1的侧视图，该半导体本体1具有按照图2中的根据本发明的方法的实施例完全制成的边缘结构。能看出，边缘斜切部13已经达到最终深度16，该最终深度16大于图2中的临时深度15。为了更好地进行比较，图3附加地将图2中的边缘斜切部13‘的走向示为虚线。相对于图2中的中间状态，在边缘斜切部13的最终构造的状态中的最大宽度14可以基本上不变。即使这是一种优选的变型方案，本发明也不是强制性地限于此，也就是说，宽度14可以在图2和图3中所示的状态之间进行区分，尤其是在图3中的宽度14可以大于在图2中的宽度14。
为了结合边缘斜切部13的轮廓走向（该轮廓走向在最深的点、也就是说径向最内部的点处具有最小的半径）来实现较大的深度16，从图2中的状态出发，已选择了蚀刻剂射流11的射流直径d3，该射流直径d3比图2中的射流直径d2小。利用该射流直径d3，在边缘面7的部分7*到边缘斜切部13的开始的过渡处，也可以确切地设定想要的（最佳）倾斜角α。角α优选地被选择在约35°到45°之间。如果边缘斜切部13的最大宽度14基本上等于半导体本体1的厚度D，则角α涉及从边缘5或者6到边缘斜切部13的过渡。
如前面依据图1至图3已阐述的那样，用于制造边缘结构的过程可以被细分成多个单个蚀刻步骤、尤其是至少两个蚀刻步骤，这些蚀刻步骤彼此间的区别在于：在各个蚀刻步骤之间，至少一个方法参数被改变，在前面的实施例中，所述至少一个方法参数曾涉及蚀刻剂射流11的射流横截面或射流直径d1、d2、d3。可是，要理解的是，除了射流横截面之外或者替选于射流横截面，也可以改变另外的方法参数、如例如蚀刻剂射流11的体积流量和/或半导体本体1的旋转速度，如这已经在本说明书的发明内容部分中曾被阐述的那样。
此外，偏离前面对在图1直至图3中所示的实施例的描述地，蚀刻剂射流11的射流横截面12在第一蚀刻步骤期间的直径可被选择得小于射流横截面12在第二蚀刻步骤期间的直径。
替选地或者附加地，半导体本体1在第一蚀刻步骤期间的旋转速度可以被选择得大于在第二蚀刻步骤期间的旋转速度。
替选地或者附加地，蚀刻剂射流11在第一蚀刻步骤期间的体积流量可以被选择得小于在第二蚀刻步骤期间的体积流量。
具有不同方法参数和不同实施顺序的蚀刻步骤的这个和其他组合是可设想的，并且同样地被本公开包括。
图4示出了半导体器件的如下示例性半导体本体19的侧视图：所述半导体本体19具有按照根据本发明的方法的实施例完全制成的替选的边缘结构13。从图4中可以获悉，在该情况下，经过蚀刻的边缘斜切部13是非对称的边缘斜切部，并且在没有任何强制性限制于此的情况下，尤其是具有正角的边缘斜切部。要理解的是，借助在本发明所公开的根据本发明的蚀刻方法，可以从半导体本体1（如该半导体本体1例如在图1中示出的那样）来产生经过蚀刻的边缘斜切部13的在图4中所示的最终状态。
在图4中所示出的非对称的边缘斜切部13可以有利地被用在如下半导体器件中：所述半导体器件只具有一个pn结、例如单个pn结17（在本发明分配给第二主面4），所述半导体器件例如是二极管（也就是说非对称阻断型器件）。在具有至少两个pn结的对称阻断型器件、如例如晶闸管的情况下，在图3中所示出的对称的边缘斜切部13优选地设置在半导体本体1中。
图5示出了根据本发明的用于制造半导体器件的边缘结构的设备20的实施例的侧视图A，以及示出了视图A中的设备20的俯视图B。能看出，示例性的设备20具有可旋转的载体21、至少一个可控制的喷嘴22以及控制单元23，所述可旋转的载体21用于保持半导体器件的半导体本体、例如半导体本体1，所述至少一个可控制的喷嘴22用于输出具有预先确定的射流直径12的蚀刻剂射流、例如蚀刻剂射流11，如例如在图1直至图3中所示出的那样。例如具有电子计算和存储单元的控制单元23构造成，控制载体21和/或至少一个喷嘴22，以实施在本发明所公开的根据本发明的方法。尤其是，喷嘴22可以为此构造成，可控制地改变它在空间中的方位和/或角度定向，和/或可控制地改变蚀刻剂射流11的特性、如所发出的蚀刻剂的射流横截面、体积流量、压力和/或温度。
示例性地，在图5中所示的设备20的旋转轴线2在空间中垂直地定向。如在图5中所示出的那样，喷嘴22在空间中的定向既在水平角
Figure 679577DEST_PATH_IMAGE001
（视图A）方面又在仰角θ（视图B）方面是可控制的（旋转移置）。可以设置喷嘴22的平移移置，可是这不是强制性地是需要的。
在未示出的替选的构建方案中，也可以仅仅设置用于输出蚀刻剂射流11的至少一个喷嘴的平移移置，并且可以放弃旋转移置。
此外，从图5中能看出蚀刻剂射流11在击中半导体本体1的边缘面7之后的明显扩张24。利用根据本发明的方法以及根据本发明的设备，可以以在本发明所公开的方式有针对性地监控和控制扩张24。在蚀刻剂射流11在边缘面7上扩张之后，由于半导体本体1的旋转，该扩张又从边缘面7离心。被甩掉的蚀刻剂在图5中用参考符号25来表征。
图6示出了根据本发明的用于制造边缘结构的设备30的其他实施例的俯视图。该设备30与图5中的设备20的本质区别在于，设备30具有多个、在本发明示例性地为三个环周地围绕载体21分布地布置的喷嘴22。喷嘴22可以以有利的方式环周地等距布置。喷嘴22可以如在图5中的设备20中那样可控制地来构造，尤其是在空间中在方位（平移）和/或角度定向（旋转）上可控制地来构造，和/或在蚀刻剂射流11的特性方面可控制地来构造，所述特性如蚀刻剂的射流横截面、体积流量、压力和/或温度。
前面所描述的根据本发明的用于制造半导体器件的边缘结构的方法以及根据本发明的用于制造这种边缘结构的设备并不限于在本发明分别所示的实施形式，而是也包括相同地起作用的其他实施形式，这些其他实施形式从各自主题的在本发明描述的特征的在技术上有意义的其他组合中得到。尤其是，前面在发明内容和附图说明中提到的和/或在所述图中单独示出的特征和特征组合不仅以在本发明分别明确说明的组合可使用，而且以另外的组合或者单独地可使用，并且同样被本发明包括。
在特别优选的实施方案中，用于制造半导体器件的边缘结构的方法以及设备被用于在半导体器件的半导体本体的边缘面上构造双正边缘斜切部，其中边缘面可以有利地是半导体本体的外周面。半导体器件优选地可以是对称阻断型的、尤其是双极性的器件（也就是说具有至少两个pn结）、例如晶闸管，或者可以是非对称阻断型的、尤其是双极性的器件（也就是说仅仅具有一个pn结）、如例如二极管和这一类的，并且可以针对为例如约3.6kV及以上的阻断电压来设计。特别有利地，根据本发明的方法和根据本发明的设备可以被用于生产件数为例如约每年25000及以上的半导体器件。
附图标记列表
1 半导体本体
2 中轴线、旋转轴线
3 第一主面
4 第二主面
5 第一主面的边缘
6 第二主面的边缘
7 边缘面
7* 边缘面的部分
8 阴极结构
9 阳极结构
10 “损伤”的径向伸展
11 蚀刻剂射流
12 射流横截面
13 边缘斜切部（双正）
14 边缘斜切部的最大高度
15 边缘斜切部的中间深度
16 边缘斜切部的最终深度
17 第一pn结
18 第二pn结
19 半导体本体
20 设备
21 可旋转的载体
22 喷嘴
23 控制单元
24 扩张
25 被甩掉的蚀刻剂
30 设备
α 倾斜角
θ 仰角
Figure 986930DEST_PATH_IMAGE003
水平角
a 轴向移置方向
D 厚度
d1 第一射流直径
d2 第二射流直径
d3 第三射流直径
R 半径
r 径向移置方向。

Claims (15)

1.一种用于制造半导体器件的边缘结构的方法，其具有步骤：
- 提供半导体本体（1），所述半导体本体（1）具有至少两个彼此间隔开的主面（3，4），所述主面（3，4）分别具有边缘（5，6），边缘面（7）在所述边缘（5，6）之间延伸；以及
- 在同时使所述半导体本体（1）围绕旋转轴线（2）旋转时，通过借助蚀刻剂射流（11）将化学蚀刻剂有针对性地涂覆到所述边缘面（7）上，蚀刻预先确定的边缘轮廓，
其特征在于，
在预先确定的射流横截面（12）的情况下，切向对准所述边缘面（7）地引导所述蚀刻剂射流（11），使得所述蚀刻剂射流（11）仅用所述蚀刻剂射流的射流横截面（12）的部分击中所述边缘面（7）。
2.根据权利要求1所述的方法，
其特征在于，
借助所述蚀刻剂射流（11），边缘斜切部（13）被蚀刻为所述边缘轮廓，从宏观上来看，所述边缘斜切部（13）的走向与所述边缘面（7）的原始的、在蚀刻之前存在的轮廓走向不同。
3.根据上一权利要求所述的方法，
其特征在于，
经过蚀刻的所述边缘斜切部（13）是双正边缘斜切部。
4.根据权利要求2所述的方法，
其特征在于，
经过蚀刻的所述边缘斜切部（13）是非对称的边缘斜切部。
5.根据上述权利要求中任一项所述的方法，
其特征在于，
在至少两个不同的蚀刻步骤中，蚀刻所述边缘轮廓，其中在所述蚀刻步骤之间改变来自如下组中的至少一个参数：所述组具有所述射流横截面的直径（d1、d2、d3）、所述蚀刻剂射流的体积流量和所述半导体本体的旋转速度。
6.根据上一权利要求所述的方法，
其特征在于，
在第一蚀刻步骤中，至少部分地使所述边缘面（7）平滑。
7.根据上述两个权利要求中任一项所述的方法，
其特征在于，
在最后的蚀刻步骤中，消除在所述边缘面（7）上的不均匀性和/或所述蚀刻剂的经过痕迹。
8.根据上述权利要求中任一项所述的方法，
其特征在于，
最大射流横截面（12）被定界限到如下直径（d1、d2、d3）：所述直径（d1、d2、d3）为各自的主面（3、4）的给所述边缘面（7）定界限的所述边缘（5、6）的间距（D）的最高50%、优选地在10%到30%之间。
9.根据上述权利要求中任一项所述的方法，
其特征在于，
借助所述蚀刻剂射流（11），仅仅使所述边缘面（7）的至少一部分（7*）平滑为所述边缘轮廓，其中从宏观上来看，所述边缘面（7）的经过平滑的部分（7*）的原始的、在所述蚀刻之前存在的轮廓走向保持不变。
10.根据上述权利要求中任一项所述的方法，
其特征在于，
所述半导体本体（1）的旋转方向在所述蚀刻剂射流（11）击中所述边缘面（7）的击中位置处与所述蚀刻剂射流（11）的射流方向基本上相同。
11.根据上述权利要求中任一项所述的方法，
其特征在于，
给所述蚀刻剂添加用于削减所述蚀刻剂的表面张力的添加剂。
12.根据上述权利要求中任一项所述的方法，
其特征在于，
所述旋转轴线（2）在空间中垂直地或者水平地定向。
13.一种用于制造半导体器件的边缘结构的设备，其具有载体（21）、至少一个喷嘴（22）和控制单元（23），所述载体（21）能围绕旋转轴线（2）旋转并且用于保持所述半导体器件的半导体本体（1），所述至少一个喷嘴（22）是可控制的并且用于输出具有预先确定的射流横截面（12）的蚀刻剂射流（11），
其特征在于，
所述控制单元（23）构造成，借助根据上述权利要求中任一项所述的方法，控制所述载体（21）和/或所述至少一个喷嘴（22）。
14.根据上一权利要求所述的设备，
其特征在于，
所述喷嘴（22）构造成，可控制地改变所述喷嘴（22）在空间中的方位和/或角度定向（θ，φ），和/或可控制地改变所述蚀刻剂射流（11）的特性、如射流横截面、体积流量、压力和/或温度。
15.根据上述两个权利要求中任一项所述的设备，
其特征在于，
环周地围绕所述载体（21），分布式地、尤其是等距分布式地布置多个喷嘴（22）。
CN202210716749.0A 2021-06-23 2022-06-23 用于制造半导体器件的边缘结构的方法和设备 Pending CN115513048A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021116206.8A DE102021116206B3 (de) 2021-06-23 2021-06-23 Verfahren und Vorrichtung zur Herstellung einer Randstruktur eines Halbleiterbauelements
DE102021116206.8 2021-06-23

Publications (1)

Publication Number Publication Date
CN115513048A true CN115513048A (zh) 2022-12-23

Family

ID=82117586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210716749.0A Pending CN115513048A (zh) 2021-06-23 2022-06-23 用于制造半导体器件的边缘结构的方法和设备

Country Status (4)

Country Link
US (1) US20220416019A1 (zh)
EP (1) EP4109495A1 (zh)
CN (1) CN115513048A (zh)
DE (1) DE102021116206B3 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE628619A (zh) * 1962-02-20
JPS62287624A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd 半導体素子のエッチング装置
JPS62287625A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd スピン式エッチング装置
JPH07335730A (ja) 1994-06-06 1995-12-22 Hitachi Ltd 表面処理装置及び半導体表面処理方法
DE19854743A1 (de) * 1998-11-27 2000-06-08 Sez Semiconduct Equip Zubehoer Vorrichtung zum Naßätzen einer Kante einer Halbleiterscheibe
US6516815B1 (en) 1999-07-09 2003-02-11 Applied Materials, Inc. Edge bead removal/spin rinse dry (EBR/SRD) module
DE102010017751A1 (de) 2010-07-06 2012-01-12 Infineon Technologies Bipolar Gmbh & Co. Kg Verfahren und Vorrichtung zur Herstellung einer Randstruktur eines Halbleiterbauelements

Also Published As

Publication number Publication date
DE102021116206B3 (de) 2022-09-29
EP4109495A1 (de) 2022-12-28
US20220416019A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
US9929018B2 (en) Semiconductor wafer and method for producing same
JP4974904B2 (ja) ウェーハの枚葉式エッチング方法
EP2994263B1 (en) Laser drilling method and apparatus with radiation output changes in a radial direction during drilling of a workpiece
JP2006205351A (ja) タービンブレードの放電加工方法及びそれに適用されるタービンブレードの放電加工装置
US6793562B2 (en) Grinder and method of and apparatus for non-contact conditioning of tool
US10553448B2 (en) Techniques for processing a polycrystalline layer using an angled ion beam
JP2006093333A (ja) 切削方法
WO2019210481A1 (zh) 一种微沟槽加工用的砂轮工具及其制造方法
CN115513048A (zh) 用于制造半导体器件的边缘结构的方法和设备
CN114161328B (zh) 一种cvd金刚石微细磨削工具及其制备方法
KR101667010B1 (ko) 복수 면의 가공이 가능한 복합가공 엔드밀
JP2017047555A (ja) 脆性材料の回転切削用工具および回転切削方法
EP0187307B1 (en) Improved wafer shape and method of making same
RU2530454C1 (ru) Способ и устройство для получения кромки полупроводниковых устройств
KR101211826B1 (ko) 자기유변유체를 이용한 피가공물의 연마장치 및 그 연마방법
KR102352714B1 (ko) 팁 드레싱용 절삭 커터
JP2011134797A (ja) 枚葉式エッチング装置及び方法
CN112420495A (zh) 形成屏蔽层的方法与形成光致抗蚀剂层的设备和方法
JPH11207583A (ja) 半導体基板の製造方法及びその製造装置
JP7358048B2 (ja) プラズマ処理装置用電極板及びその製造方法
JP7150392B2 (ja) スリットノズルの製造方法及びスリットノズル
JP2010017820A (ja) ハブ付きブレード
JP2002144199A (ja) 薄板円板状ワークの平面研削方法および平面研削盤
CN117718809A (zh) 一种性能稳定的单晶硅曲面电极及生产方法
RU2215638C1 (ru) Способ резки заготовок на пластины

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication