CN115508752A - 一种PCIE3.0x8插槽链路的测试方法及装置 - Google Patents

一种PCIE3.0x8插槽链路的测试方法及装置 Download PDF

Info

Publication number
CN115508752A
CN115508752A CN202211203617.4A CN202211203617A CN115508752A CN 115508752 A CN115508752 A CN 115508752A CN 202211203617 A CN202211203617 A CN 202211203617A CN 115508752 A CN115508752 A CN 115508752A
Authority
CN
China
Prior art keywords
slot
nvme
output end
channel
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211203617.4A
Other languages
English (en)
Inventor
陈晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou Chuangshi Xunlian Information Technology Co ltd
Original Assignee
Fuzhou Chuangshi Xunlian Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Chuangshi Xunlian Information Technology Co ltd filed Critical Fuzhou Chuangshi Xunlian Information Technology Co ltd
Priority to CN202211203617.4A priority Critical patent/CN115508752A/zh
Publication of CN115508752A publication Critical patent/CN115508752A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
    • G01R31/69—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board of terminals at the end of a cable or a wire harness; of plugs; of sockets, e.g. wall sockets or power sockets in appliances

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开一种PCIE3.0x8插槽链路的测试方法及装置，通过在PCIE转接控制板上设置选通模块和NVME卡组成测试装置，利用选通单元的四路复用输出端能够将待测试设备PCIE3.0x8插槽的八路待测试通路实现复用组合，形成四路复用输出端，从而结合一片链路接口只有PCIE3.0x4的NVME卡就能够实现待测试设备PCIE3.0x8插槽全链路测试，不需要采用现有技术中高成本以及大功耗的PCIE3.0x8测试设备，从而在保证测试功能的完整覆盖同时，解决了成本和功耗方面的问题。

Description

一种PCIE3.0x8插槽链路的测试方法及装置
技术领域
本发明涉及高速串行接口测试领域，特别是涉及一种PCIE3.0x8插槽链路的测试方法及装置。
背景技术
在自动化生产流程中，待检设备的PCIE(peripheral component interconnectexpress，外围组件快速互联)插槽通常采用连接特定的PCIE测试设备以及外加测试软件实现自动化检测。
目前，对于测试PCIE3.0x8插槽存在以下问题：(1)支持PCIE3.0x8的测试设备一般功耗比较大，通常大于50W。(2)测试价格较高，通常需要千元以上；并且为提高自动化检测效率，通常也需要配置多套测试设备，使得测试成本进一步提升。(3)对于电源裕量小的待检设备需要额外设置外置测试电源用于供电。(4)若采用PCIE2.0x8的设备进行测试，虽然能够降低成本，但不能确保在PCIE3.0链路情况下是否正常。因此，不能够保证测试的有效性。
发明内容
本发明所要解决的技术问题是：提供一种PCIE3.0x8插槽链路的测试方法及装置，保证测试功能的完整覆盖同时，解决了成本和功耗方面的问题。
为了解决上述技术问题，本发明采用的技术方案为：
一种PCIE3.0x8插槽链路的测试装置，包括PCIE转接控制板；
所述PCIE转接控制板包括选通模块、PCIE3.0x8接口和NVME卡；
所述PCIE3.0x8接口的输出端与所述选通模块的输入端连接；
所述选通模块包括四路复用输出端，所述选通模块的所述四路复用输出端与所述NVME卡连接；
所述PCIE3.0x8接口用于与待测试设备的PCIE3.0x8插槽连接。
为了解决上述技术问题，本发明采用的另一技术方案为：
一种PCIE3.0x8插槽链路的测试方法，用于上述的一种PCIE3.0x8插槽链路的测试装置，包括步骤：
获取上电信息以及第一通路信息；
根据所述第一通路信息判断PCIE3.0x8插槽的当前通道是否异常，若否，则获取第二通路信息；
根据所述第二通路信息切换PCIE3.0x8插槽的当前通道；
判断PCIE3.0x8插槽的当前通道是否异常，若否，则PCIE3.0x8插槽功能正常。
本发明的有益效果在于：通过在PCIE转接控制板上设置选通模块和NVME卡组成测试装置，利用选通单元的四路复用输出端能够将待测试设备PCIE3.0x8插槽的八路待测试通路实现复用组合，形成四路复用输出端，从而结合一片链路接口只有PCIE3.0x4的NVME卡就能够实现待测试设备PCIE3.0x8插槽全链路测试，不需要采用现有技术中高成本以及大功耗的PCIE3.0x8测试设备，从而在保证测试功能的完整覆盖同时，解决了成本和功耗方面的问题。
附图说明
图1为本发明实施例中的一种PCIE3.0x8插槽链路的测试装置的模块连接示意图；
图2为本发明实施例中的一种PCIE3.0x8插槽链路的连接示意图；
图3为本发明实施例中的一种PCIE3.0x8插槽链路的测试装置的IO芯片电路示意图；
图4为本发明实施例中的一种PCIE3.0x8插槽链路的测试装置的另一电路模块示意图；
图5为本发明实施例中的一种PCIE3.0x8插槽链路的测试方法的步骤流程图；
标号说明：
1、PCIE转接控制板；2、选通模块；21、模拟开关芯片；22、IO芯片；3、PCIE3.0x8接口；4、NVME卡；5、电源复位模块。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
请参照图1，一种PCIE3.0x8插槽链路的测试装置，包括PCIE转接控制板；
所述PCIE转接控制板包括选通模块、PCIE3.0x8接口和NVME卡；
所述PCIE3.0x8接口的输出端与所述选通模块的输入端连接；
所述选通模块包括四路复用输出端，所述选通模块的所述四路复用输出端与所述NVME卡连接；
所述PCIE3.0x8接口用于与待测试设备的PCIE3.0x8插槽连接。
由上述描述可知，本发明的有益效果在于：通过在PCIE转接控制板上设置选通模块和NVME卡组成测试装置，利用选通单元的四路复用输出端能够将待测试设备PCIE3.0x8插槽的八路待测试通路实现复用组合，形成四路复用输出端，从而结合一片链路接口只有PCIE3.0x4的NVME卡就能够实现待测试设备PCIE3.0x8插槽全链路测试，不需要采用现有技术中高成本以及大功耗的PCIE3.0x8测试设备，从而在保证测试功能的完整覆盖同时，解决了成本和功耗方面的问题。
进一步地，所述四路复用输出端包括第一复用输出端、第二复用输出端、第三复用输出端以及第四复用输出端；
所述第一复用输出端将PCIE3.0x8接口的第零通道与第七通道连接；
所述第二复用输出端将PCIE3.0x8接口的第一通道与第六通道连接；
所述第三复用输出端将PCIE3.0x8接口的第二通道与第五通道连接；
所述第四复用输出端将PCIE3.0x8接口的第三通道与第四通道连接。
由上述描述可知，利用中央处理器的PCIEHOST支持Lane-reversed(链路反向)特性，将第一复用输出端、第二复用输出端、第三复用输出端以及第四复用输出端分别与PCIE3.0x8接口的八路通道连接，实现八路通道至四路通道的转化，并覆盖待测试设备PCIE3.0x8插槽的所有通路。
进一步地，所述选通模块包括模拟开关芯片和IO芯片；
所述模拟开关芯片的第一数据传输端与所述PCIE3.0x8接口的输出端连接；
所述模拟开关芯片的第二数据传输端为所述四路复用输出端，分别与所述NVME卡连接；
所述模拟开关芯片的控制端与所述IO芯片的第一输出端连接；
所述IO芯片的输入端与所述PCIE3.0x8接口连接。
由上述描述可知，通过模拟开关芯片和IO芯片组成选通模块，利用模拟开关芯片实现八路通道至四路通道的转化，并通过IO芯片控制模拟开关芯片进行通道选择，从而实现复用输出端的通道选通。
进一步地，所述模拟开关芯片包括四路二切一单刀双掷电子开关；
每一所述二切一单刀双掷电子开关的输入端与分别互补的两路通道连接，所述二切一单刀双掷电子开关的输出端与所述NVME卡连接。
由上述描述可知，通过采用具有四路二切一单刀双掷电子开关的模拟开关，能够将待测试设备的PCIE3.0x8插槽全部输入，并输出成四路复用输出端。
进一步地，所述IO芯片包括型号为PCA9555的IO芯片。
由上述描述可知，通过采用型号为PCA9555的IO芯片，能够高效地实现对模拟开关芯片的通路选择。
进一步地，所述PCIE转接控制板还包括电源复位模块；
所述电源复位模块的输入端与所述IO芯片的第二输出端连接；
所述电源复位模块的输入端与所述NVME卡连接。
由上述描述可知，通过设置电源复位模块，能够利用电源复位模块对NVME卡进行上电和断电控制，实现无人工干预的自动化切换上下电流程，确保机器一次启动即可完成测试。
进一步地，所述PCIE转接控制板还包括NVME插槽；
所述模拟开关的输出端与所述NVME插槽连接；
所述NVME卡插接在所述NVME插槽上。
由上述描述可知，通过在PCIE转接控制板设置NVME插槽，从而能够方便更换测试用的NVME模块。
一种PCIE3.0x8插槽链路的测试方法，包括步骤：
获取上电信息以及第一通路信息；
根据所述第一通路信息判断PCIE3.0x8插槽的当前通道是否异常，若否，则获取第二通路信息；
根据所述第二通路信息将切换PCIE3.0x8插槽的当前通道；
判断PCIE3.0x8插槽的当前通道是否异常，若否，则PCIE3.0x8插槽功能正常。
由上述描述可知，通过上电先获取第一通路信息对默认连接的通路进行测试，当前通路无异常时再获取第二通路信息，并根据第二通路信息切换待测试设备PCIE3.0x8插槽的通道进行测试，能够实现对待测试设备PCIE3.0x8插槽的全面测试。
进一步地，所述根据所述第二通路信息切换PCIE3.0x8插槽的当前通道之前包括：
判断是否接收到复位断电信号，若是，则控制NVME卡断电。
由上述描述可知，通过在切换PCIE3.0x8插槽的当前通道之前对NVME进行断电，从而避免了测试过程发生异常。
进一步地，所述根据所述第二通路信息切换PCIE3.0x8插槽的当前通道之后包括：
判断是否接收到复位上电信号，若是，则控制NVME卡上电。
由上述描述可知，通过在切换PCIE3.0x8插槽的当前通道之后对NVME进行上电，从而实现对NVME的自动上下电，实现无人工干预的自动化切换上下电流程，确保机器一次启动即可完成测试。
本发明上述一种PCIE3.0x8插槽链路的测试方法及装置能够适用于对待检测设备PCIE3.0x8插槽的测试，并通过一片链路接口只有PCIE3.0x4的NVME卡实现待测试设备PCIE3.0x8插槽全链路测试，以下通过具体实施方式进行说明：
实施例一
一种PCIE3.0x8插槽链路的测试装置，包括PCIE转接控制板1；所述PCIE转接控制板1包括选通模块2、PCIE3.0x8接口3和NVME卡4；其中，所述NVME卡4是市场上容易采购到的PCE3.0接口设备，其具有尺寸小、功耗低、价格实惠的优点；但NVME卡4的链路接口只有PCIE3.0x4，即当NVME卡4与待测试设备的PCIE3.0x8槽直连时，只有链路LANE0-3是一一对应连接的，而LANE4-7是悬空的状态，无法覆盖待测试PCIE3.0x8槽的所有LANE信号，因此通常NVME卡4无法用于待测试设备的PCIE3.0x8槽的测试；
本实施例中，通过将所述PCIE3.0x8接口3的输出端与所述选通模块2的输入端连接；所述选通模块2包括四路复用输出端，所述选通模块2的所述四路复用输出端与所述NVME卡4连接；所述PCIE3.0x8接口3用于与待测试设备的PCIE3.0x8插槽连接，实现将待测试设备的PCIE3.0x8槽转化为所述四路复用输出端，使得转化后的所述四路复用输出端能够与所述NVME卡4的PCIE3.0x4一一对应；在一可选的实施方式中，所述PCIE转接控制板1还包括NVME插槽；所述模拟开关的输出端与所述NVME插槽连接；所述NVME卡4插接在所述NVME插槽上；所述NVME插槽采用M.2接口，能够方便更换测试用的所述NVME模块，具体的：
所述选通模块2包括模拟开关芯片21和IO芯片22；所述模拟开关芯片21为高速模拟开关；所述模拟开关芯片21的第一数据传输端与所述PCIE3.0x8接口3的输出端连接；所述模拟开关芯片21的第二数据传输端为所述四路复用输出端，分别与所述NVME卡4连接；所述模拟开关芯片21的控制端与所述IO芯片22的第一输出端连接；所述IO芯片22的输入端与所述PCIE3.0x8接口3连接；同时，利用中央处理器(CPU)的PCIEHOST支持Lane-reversed特性，将该特征启用后，允许CPU的LANE4-7与设备的LANE0-3反向连接并建立链路，即待测试设备的PCIE3.0x8槽中的LANE4-7与所述NVME卡4的LANE0-3以反向连接的方式建立链路；
请参照图2，所述模拟开关芯片21包括四路二切一单刀双掷电子开关；每一所述二切一单刀双掷电子开关的输入端与分别互补的两路通道连接，所述二切一单刀双掷电子开关的输出端与所述NVME卡4连接，具体的：所述四路复用输出端包括第一复用输出端、第二复用输出端、第三复用输出端以及第四复用输出端；
所述第一复用输出端将PCIE3.0x8接口3的第零通道(LANE0)与第七通道(LANE7)二选一与所述NVME卡4的第零链路(NVMELANE0)连接；所述第二复用输出端将PCIE3.0x8接口3的第一通道(LANE1)与第六通道(LANE6)二选一与所述NVME卡4的第一链路(NVMELANE1)连接；所述第三复用输出端将PCIE3.0x8接口3的第二通道(LANE2)与第五通道(LANE5)二选一与所述NVME卡4的第二链路(NVMELANE2)连接；所述第四复用输出端将PCIE3.0x8接口3的第三通道(LANE3)与第四通道(LANE4)二选一与所述NVME卡4的第三链路(NVMELANE3)连接；
通过选通的方式实现对不同通路的测试，如通路0连接方式为：槽LANE0与NVMELANE0连接；槽LANE1与NVMELANE1连接；槽LANE2与NVMELANE2连接；槽LANE3与NVMELANE3连接；通路1的连接方式为：槽LANE7与NVMELANE0连接；槽LANE6与NVMELANE1连接；槽LANE5与NVMELANE2连接；槽LANE4与NVMELANE3连接；依次对通路0和通路1进行测试，即覆盖了PCIE3.0x8槽的所有LANE信号。
实施例二
本实施例与实施例一的不同在于，具体限定了如何进行通道的选通；
请参照图3和图4，所述IO芯片22包括型号为PCA9555的IO芯片；待测设备的CPU通过I2C接口与所述IO芯片22连接，所述IO芯片22接收控制信号后，输出选通信号至所述模拟开关芯片21的控制端，实现通路选通；如所述IO芯片22的P1.0输出对应的控制信号至所述模拟开关芯片21的控制端，控制所述模拟开关切换通路0或者通路1；同时，所述IO芯片22其他引脚如P1.1能够用于控制其他设备，如通过引脚P1.1控制电源复位模块5的打开或关闭，具体的：
所述PCIE转接控制板1还包括电源复位模块5；所述电源复位模块5的输入端与所述IO芯片22的第二输出端连接；所述电源复位模块5的输入端与所述NVME卡4连接；通过所述电源复位模块5控制所述NVME卡4的上电与掉电，保证通道切换过程中电路的安全性。
实施例三
本实施例与实施例一或二的不同在于，限定了PCIE3.0x8插槽链路的测试装置的具体测试步骤；
请参照图5，一种PCIE3.0x8插槽链路的测试方法，应用于实施例一或二中的一种PCIE3.0x8插槽链路的测试装置，包括步骤：
S1、获取上电信息以及第一通路信息；上电后，PCIE3.0x8带宽测试设备(即所述PCIE转接控制板1)的所述模拟开关默认连接通路0，同时所述电源复位模块5将所述NVME卡4开启；即获取到当前所述IO芯片22的P1.0输出为高电平，第一通路信息为导通通路0，以及P1.1输出为高电平；
S2、根据所述第一通路信息判断PCIE3.0x8插槽的当前通道是否异常，若否，则获取第二通路信息；测试软件对当前通路即槽LANE0-LANE3对应的链路进行测试，若全部链路均正常，则CPU发出断电信号；若存在异常链路，则标记异常链路；
S3、判断是否接收到复位断电信号，若是，则控制NVME卡4断电；当所述IO芯片22通过I2C接口接收到CPU发送的信号后，控制所述电源复位模块5输出低电平即P1.1输出为低电平，将所述NVME卡4关闭；
S4、根据所述第二通路信息切换PCIE3.0x8插槽的当前通道；所述NVME卡4关闭后，根据所述第二通路信息将当前的测试通路由通路0切换至通路1，即P1.0为低电平，建立槽LANE4-LANE7与所述NVME卡4对应的链路；完成通路切换后，则CPU发出上电信号；
S5、判断是否接收到复位上电信号，若是，则控制NVME卡4上电；所述IO芯片22接收上电信号后，控制所述电源复位模块5输出高电平即P1.1输出为高电平，将所述NVME卡4开启；
S6、判断PCIE3.0x8插槽的当前通道是否异常，若否，则PCIE3.0x8插槽功能正常；延时后，测试软件对当前通路即槽LANE4-LANE7对应的链路进行测试，若全部链路均正常，则判断测试中设备的PCIE3.0x8带宽链路全部正常；
同时，可根据测试需求进行多轮循环测试，以保障测试的故障覆盖率。
综上所述，本发明提供的一种PCIE3.0x8插槽链路的测试方法及装置，通过在PCIE转接控制板上设置选通模块和NVME卡槽，通过采用M.2接口的NVME插槽，能够方便的更换测试所使用的NVME卡，利用高速模拟开关和IO芯片组成选通单元，实现通过高速模拟开关的四路二切一单刀双掷电子开关将待测试设备PCIE3.0x8插槽的八路待测试通路实现复用组合，形成四路复用输出端，从而结合一片链路接口只有PCIE3.0x4的NVME卡就能够实现待测试设备PCIE3.0x8插槽全链路测试，不需要采用现有技术中高成本以及大功耗的PCIE3.0x8测试设备，从而在保证测试功能的完整覆盖同时，解决了成本和功耗方面的问题；并通过对应的测试方法实现无人工干预的自动化切换上下电流程，确保机器一次启动即可完成测试。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种PCIE3.0x8插槽链路的测试装置，其特征在于，包括PCIE转接控制板；
所述PCIE转接控制板包括选通模块、PCIE3.0x8接口和NVME卡；
所述PCIE3.0x8接口的输出端与所述选通模块的输入端连接；
所述选通模块包括四路复用输出端，所述选通模块的所述四路复用输出端与所述NVME卡连接；
所述PCIE3.0x8接口用于与待测试设备的PCIE3.0x8插槽连接。
2.根据权利要求1所述的一种PCIE3.0x8插槽链路的测试装置，其特征在于，所述四路复用输出端包括第一复用输出端、第二复用输出端、第三复用输出端以及第四复用输出端；
所述第一复用输出端将PCIE3.0x8接口的第零通道与第七通道连接；
所述第二复用输出端将PCIE3.0x8接口的第一通道与第六通道连接；
所述第三复用输出端将PCIE3.0x8接口的第二通道与第五通道连接；
所述第四复用输出端将PCIE3.0x8接口的第三通道与第四通道连接。
3.根据权利要求2所述的一种PCIE3.0x8插槽链路的测试装置，其特征在于，所述选通模块包括模拟开关芯片和IO芯片；
所述模拟开关芯片的第一数据传输端与所述PCIE3.0x8接口的输出端连接；
所述模拟开关芯片的第二数据传输端为所述四路复用输出端，分别与所述NVME卡连接；
所述模拟开关芯片的控制端与所述IO芯片的第一输出端连接；
所述IO芯片的输入端与所述PCIE3.0x8接口连接。
4.根据权利要求3所述的一种PCIE3.0x8插槽链路的测试装置，其特征在于，所述模拟开关芯片包括四路二切一单刀双掷电子开关；
每一所述二切一单刀双掷电子开关的输入端与分别互补的两路通道连接，所述二切一单刀双掷电子开关的输出端与所述NVME卡连接。
5.根据权利要求3所述的一种PCIE3.0x8插槽链路的测试装置，其特征在于，所述IO芯片包括型号为PCA9555的IO芯片。
6.根据权利要求3所述的一种PCIE3.0x8插槽链路的测试装置，其特征在于，所述PCIE转接控制板还包括电源复位模块；
所述电源复位模块的输入端与所述IO芯片的第二输出端连接；
所述电源复位模块的输入端与所述NVME卡连接。
7.根据权利要求3所述的一种PCIE3.0x8插槽链路的测试装置，其特征在于，所述PCIE转接控制板还包括NVME插槽；
所述模拟开关的输出端与所述NVME插槽连接；
所述NVME卡插接在所述NVME插槽上。
8.一种PCIE3.0x8插槽链路的测试方法，应用于权利要求1-7所述的一种PCIE3.0x8插槽链路的测试装置，其特征在于，包括步骤：
获取上电信息以及第一通路信息；
根据所述第一通路信息判断PCIE3.0x8插槽的当前通道是否异常，若否，则获取第二通路信息；
根据所述第二通路信息切换PCIE3.0x8插槽的当前通道；
判断PCIE3.0x8插槽的当前通道是否异常，若否，则PCIE3.0x8插槽功能正常。
9.根据权利要求8所述的一种PCIE3.0x8插槽链路的测试方法，其特征在于，所述根据所述第二通路信息切换PCIE3.0x8插槽的当前通道之前包括：
判断是否接收到复位断电信号，若是，则控制NVME卡断电。
10.根据权利要求8所述的一种PCIE3.0x8插槽链路的测试方法，其特征在于，所述根据所述第二通路信息切换PCIE3.0x8插槽的当前通道之后包括：
判断是否接收到复位上电信号，若是，则控制NVME卡上电。
CN202211203617.4A 2022-09-29 2022-09-29 一种PCIE3.0x8插槽链路的测试方法及装置 Pending CN115508752A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211203617.4A CN115508752A (zh) 2022-09-29 2022-09-29 一种PCIE3.0x8插槽链路的测试方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211203617.4A CN115508752A (zh) 2022-09-29 2022-09-29 一种PCIE3.0x8插槽链路的测试方法及装置

Publications (1)

Publication Number Publication Date
CN115508752A true CN115508752A (zh) 2022-12-23

Family

ID=84508790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211203617.4A Pending CN115508752A (zh) 2022-09-29 2022-09-29 一种PCIE3.0x8插槽链路的测试方法及装置

Country Status (1)

Country Link
CN (1) CN115508752A (zh)

Similar Documents

Publication Publication Date Title
US9013204B2 (en) Test system and test method for PCBA
CN103439570A (zh) 一种芯片漏电流测试系统
CN102331963A (zh) 数字输入输出接口测试治具及测试方法
KR20100124399A (ko) 분산 제어 방식 반도체 소자 테스트 장치
KR20080025155A (ko) 시험 장치
CN113238904B (zh) 接口切换装置、接口测试方法及接口切换系统
CN111049706B (zh) 通讯模块测试装置
CN107490755B (zh) Dut测试板及其使用方法
CN105589026A (zh) 大型开关矩阵测试装置
CN115508752A (zh) 一种PCIE3.0x8插槽链路的测试方法及装置
CN218445837U (zh) 老化板及芯片老化测试系统
CN103902417A (zh) 可切换调试卡
CN114814365A (zh) 多通道测试控制设备、自动化多通道测试系统及方法
CN106776101B (zh) 一种看门狗电路及信号处理电路
US11953550B2 (en) Server JTAG component adaptive interconnection system and method
CN214540463U (zh) 一种多路信号切换检测的继电器板
CN201083810Y (zh) 一种测试卡
CN111693754B (zh) 通信模组pin脚电压检测装置、设备及方法
CN201196777Y (zh) 外接接口测试卡
CN111190845B (zh) 一种兼容多设备的通信电路及方法
CN220040663U (zh) 测试装置及测试机箱
CN221007786U (zh) 芯片测试装置
CN219302579U (zh) 一种测试装置及测试系统
CN220105680U (zh) 一种usb otg功能测试工具
CN218630094U (zh) 电路板批量测试电路及电路板批量测试工装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination