CN115483196A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115483196A
CN115483196A CN202210613014.5A CN202210613014A CN115483196A CN 115483196 A CN115483196 A CN 115483196A CN 202210613014 A CN202210613014 A CN 202210613014A CN 115483196 A CN115483196 A CN 115483196A
Authority
CN
China
Prior art keywords
connection terminal
semiconductor device
conductive
external connection
side connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210613014.5A
Other languages
English (en)
Inventor
堀元人
池田良成
平尾章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115483196A publication Critical patent/CN115483196A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，能够减弱搭载有功率半导体元件的半导体装置内的布线的寄生电感。具备：绝缘电路基板，其在上表面侧具有导电板；半导体芯片，其搭载在导电板上；印刷电路板，其设置在半导体芯片的上方，并与半导体芯片电连接；第一外部连接端子其与导电板电连接，并向导电板的上方延伸；第一导电块，其包围第一外部连接端子的外周，并且被设置成与第一外部连接端子绝缘；以及密封构件，其将半导体芯片、印刷电路板和第一导电块密封。

Description

半导体装置
技术领域
本发明涉及内置功率半导体元件的半导体装置(半导体模块)。
背景技术
功率半导体元件例如被用作电力转换用的开关元件。作为以往的内置功率半导体元件的半导体装置，已知在绝缘电路基板上配置有构成功率半导体元件的功率半导体芯片(以下，简称为“半导体芯片”。)、并在半导体芯片的上方配置有印刷电路板的构造。
在专利文献1的图1C中，公开了一种以将模块封装内的与电力用半导体元件连接的端子包围的方式配置有环状磁性构件的半导体功率模块。
现有技术文献
专利文献
专利文献1：日本特开2010-11734号公报
发明内容
发明要解决的问题
在以往的内置功率半导体元件的半导体装置中，存在在功率半导体元件的开关动作时产生由寄生电感引起的浪涌电压这样的问题。
鉴于上述问题，本发明的目的在于提供一种减弱了搭载有功率半导体元件的半导体装置内的布线的寄生电感的半导体装置。
用于解决问题的方案
本发明的一个方式是一种半导体装置，该半导体装置的特征在于，具备：(a)绝缘电路基板，其在上表面侧具有导电板；(b)半导体芯片，其搭载在导电板上；(c)印刷电路板，其设置在半导体芯片的上方，并与半导体芯片电连接；(d)第一外部连接端子，其与导电板电连接，并向导电板的上方延伸；(e)第一导电块，其包围第一外部连接端子的外周，并且被设置成与第一外部连接端子绝缘；以及(f)密封构件，其将半导体芯片、印刷电路板和第一导电块密封。
发明的效果
根据本发明，能够提供一种减弱了搭载有功率半导体元件的半导体装置内的布线的寄生电感的半导体装置。
附图说明
图1是第一实施方式所涉及的半导体装置的侧视图。
图2是第一实施方式所涉及的半导体装置的局部的俯视图。
图3是从图2的A-A方向观察的截面图。
图4是第一实施方式所涉及的半导体装置的等效电路图。
图5是比较例所涉及的半导体装置的侧视图。
图6是表示变更了第一实施方式所涉及的半导体装置的导电构件的厚度的情况下的分析频率与PN端子间电感之间的关系的曲线图。
图7是表示变更了第一实施方式所涉及的半导体装置的导电构件的宽度的情况下的分析频率与PN端子间电感之间的关系的曲线图。
图8是表示变更了第一实施方式所涉及的半导体装置的导电构件的间隙的情况下的分析频率与PN端子间电感之间的关系的曲线图。
图9是表示变更了第一实施方式所涉及的半导体装置的导电构件的材料的情况下的分析频率与PN端子间电感之间的关系的曲线图。
图10是第二实施方式所涉及的半导体装置的侧视图。
图11是第三实施方式所涉及的半导体装置的侧视图。
图12是第四实施方式所涉及的半导体装置的局部的截面图。
图13是第五实施方式所涉及的半导体装置的局部的截面图。
图14是第六实施方式所涉及的半导体装置的局部的俯视图。
图15是第七实施方式所涉及的半导体装置的局部的截面图。
具体实施方式
以下，参照附图来对第一实施方式～第七实施方式进行说明。在附图的记载中，对相同或类似的部分标注相同或类似的附图标记，并省略重复的说明。但是，附图是示意性的，厚度与平面尺寸之间的关系、各层的厚度的比率等有时与实际不同。另外，在附图彼此之间也可能包含尺寸的关系、比率不同的部分。另外，以下所示的第一实施方式～第七实施方式例示了用于将本发明的技术思想具体化的装置、方法，本发明的技术思想并不将结构构件的材质、形状、构造、配置等特定为下述的材质、形状、构造、配置等。
在以下的说明中，如果是场效应晶体管(FET)、静电感应晶体管(SIT)，则半导体芯片的“第一主电极”是指源极电极和漏极电极中的任一方。如果是绝缘栅型双极晶体管(IGBT)，则半导体芯片的“第一主电极”是指发射极电极或集电极电极中的任一方。如果是静电感应晶闸管(SI晶闸管)、门极可关断晶闸管(GTO)、二极管，则半导体芯片的“第一主电极”是指阳极电极或阴极电极中的任一方。另外，如果是FET、SIT，则半导体元件的“第二主电极”是指源极电极和漏极电极中的未成为上述第一主电极的某一方。如果是IGBT，则半导体元件的“第二主电极”是指发射极电极和集电极电极中的未成为上述第一主电极的某一方。如果是SI晶闸管、GTO、二极管，则半导体元件的“第二主电极”是指阳极电极和阴极电极中的未成为上述第一主电极的某一方。即，如果“第一主电极”是源极电极，则“第二主电极”是指漏极电极。如果“第一主电极”是发射极电极，则“第二主电极”是指集电极电极。如果“第一主电极”是阳极电极，则“第二主电极”是指阴极电极。
另外，以下的说明中的“上”、“下”、“上下”、“左”、“右”、“左右”等方向的定义只是为了便于说明的定义，并不用于限定本发明的技术思想。例如，如果将对象旋转90°来观察，则将“上下”转换为“左右”来读，如果旋转180°来观察，则将“上下”翻转来读。
(第一实施方式)
第一实施方式所涉及的半导体装置是具有与2个功率半导体元件相应的功能的被称为“2合1(2 in 1)”的半导体模块。如图1所示，第一实施方式所涉及的半导体装置具备绝缘电路基板1和搭载在绝缘电路基板1上的半导体芯片2a、2b。在半导体芯片2a、2b的上方，以与半导体芯片2a、2b分离的方式配置有印刷电路板4。半导体芯片2a、2b以及印刷电路板4的周围被密封构件8密封，从而半导体芯片2a、2b以及印刷电路板4与周围电绝缘。
绝缘电路基板1具备绝缘基板11、配置于绝缘基板11的上表面(电路面侧)的上侧导体层(导电板)12a、12b以及配置于绝缘基板11的下表面(冷却面侧)的下侧导体层(散热板)13。虽然在图1中省略了图示，但在上侧导体层12a、12b形成有规定的电路图案。
绝缘电路基板1例如可以是直接铜接合(DCB)基板、活性钎焊(AMB)基板等。绝缘基板11由陶瓷基板、或使用了高分子材料等的树脂绝缘基板构成，该陶瓷基板例如由氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)、氮化硼(BN)等构成。上侧导体层12a、12b以及下侧导体层13由导体箔构成，该导体箔例如由铜(Cu)、铝(Al)等构成。
在上侧导体层12a、12b上，经由焊料或者烧结材料等接合材料(未图示)或者使用直接接合技术接合有半导体芯片2a、2b。半导体芯片2a、2b例如可以由硅(Si)材料构成，或者也可以由碳化硅(SiC)、氮化镓(GaN)、氧化镓(Ga2O3)等宽带隙半导体材料构成。半导体芯片2a、2b的种类根据用途而不同，例如能够采用金属氧化膜半导体场效应晶体管(MOSFET)、场效应晶体管(FET)、绝缘栅型双极晶体管(IGBT)、静电感应(SI)晶闸管、门极可关断(GTO)晶闸管等功率半导体元件、续流二极管(FWD)等整流元件等。在此，说明半导体芯片2a、2b是SiC的MOSFET的情况。
半导体芯片2a、2b在下表面侧分别具有第一主电极(漏极电极)，在上表面侧分别具有控制电极(栅极电极)及第二主电极(源极电极)。半导体芯片2a的下表面侧的漏极电极经由焊料或烧结材料等接合材料来与绝缘电路基板1的上侧导体层12a接合。半导体芯片2b的下表面侧的漏极电极经由焊料或烧结材料等接合材料来与绝缘电路基板1的上侧导体层12b接合。
在图1中例示出2个半导体芯片2a、2b，但对半导体芯片的数量没有特别限定，能够根据额定电流等适当选择。例如，也可以具有1个半导体芯片，还可以具有3个以上的半导体芯片。
半导体芯片2a、2b经由多个电极柱(凸块)3a、3b来与印刷电路板4连接。半导体芯片2a的源极电极经由焊料或烧结材料等接合材料(未图示)来与多个电极柱3a的一部分电极柱3a的下端接合。半导体芯片2a的栅极电极经由焊料或烧结材料等接合材料(未图示)来与多个电极柱3a的另一部分电极柱3a的下端接合。半导体芯片2b的源极电极经由焊料或烧结材料等接合材料(未图示)来与多个电极柱3b的一部分电极柱3b的下端接合。半导体芯片2b的栅极电极经由焊料或烧结材料等接合材料(未图示)来与多个电极柱3b的另一部分电极柱3b的下端接合。
电极柱3a、3b例如是棒状(销状)或柱状，具体而言，可以是圆柱、椭圆柱、三棱柱或四棱柱等多棱柱等。作为电极柱3a、3b的材料，例如能够使用铜(Cu)等金属材料。电极柱3a、3b可以与印刷电路板4的下表面侧的下侧布线层43接合，也可以贯通至印刷电路板4的上表面侧的上侧布线层42。
印刷电路板4具备绝缘层41、配置于绝缘层41的上表面的上侧布线层42以及配置于绝缘层41的下表面的下侧布线层43。例如，绝缘层41由树脂基板构成，该树脂基板由聚酰亚胺树脂、玻璃纤维与聚酰亚胺树脂的组合等构成。
上侧布线层42和下侧布线层43由导体箔构成，该导体箔例如由铜(Cu)、铝(Al)等构成。虽然在图1中省略了图示，但在上侧布线层42和下侧布线层43形成有规定的电路图案。例如，可以在上侧布线层42和下侧布线层43形成有彼此相同的电路图案。上侧布线层42与下侧布线层43可以经由贯通绝缘层41的通孔电连接。
在绝缘电路基板1的上侧导体层12a，经由焊料或烧结材料等接合材料(未图示)连接有高电位侧的外部连接端子(漏极侧连接端子)6a的下端。漏极侧连接端子6a向绝缘电路基板1的上方延伸。漏极侧连接端子6a的上端从密封构件8的上表面突出，来与外部电路连接。漏极侧连接端子6a由铜(Cu)等金属材料构成。漏极侧连接端子6a经由绝缘电路基板1的上侧导体层12a来向半导体芯片2a的漏极电极供给电流。
在印刷电路板4的上侧布线层42，连接有低电位侧的外部连接端子(源极侧连接端子)6b及输出侧的外部连接端子(输出端子)6c。源极侧连接端子6b向印刷电路板4的上方延伸。源极侧连接端子6b的上端从密封构件8的上表面突出来与外部电路连接。源极侧连接端子6b由铜(Cu)等金属材料构成。源极侧连接端子6b用于使来自半导体芯片2b的源极电极的电流经由电极柱3b及印刷电路板4流向外部电路。
输出端子6c的下端与绝缘电路基板1的上侧导体层12b连接。输出端子6c向绝缘电路基板1的上方延伸。输出端子6c的上端从密封构件8的上表面突出，来与外部电路连接。输出端子6c由铜(Cu)等金属材料构成。在半导体芯片2a为接通状态时，输出端子6c使来自半导体芯片2a的源极电极的电流经由电极柱3a和印刷电路板4流向外部电路。在半导体芯片2b为接通状态时，输出端子6c将来自外部电路的电流经由绝缘电路基板1的上侧导体层12b供给到半导体芯片2b的漏极电极。
虽然省略了图示，但在印刷电路板4连接有多个栅极控制端子(外部连接端子)及多个辅助源极端子(外部连接端子)。各栅极控制端子将用于控制半导体芯片2a、2b的接通/断开的控制信号经由印刷电路板4及电极柱3a、3b分别施加到半导体芯片2a、2b的栅极电极。各辅助源极端子用于经由电极柱3a、3b及印刷电路板4分别检测半导体芯片2a、2b的源极侧的电流。
以包围漏极侧连接端子6a和源极侧连接端子6b的外周的方式设置有导电块(导电构件)7。导电块7以与印刷电路板4分离的方式设置于印刷电路板4的上方。导电块7例如具有沿着绝缘电路基板1的长边方向延伸的长方体形状。导电块7由导电材料构成，该导电材料由铜(Cu)、以Cu为主成分的Cu合金、铝(Al)、或者以Al为主成分的Al合金等金属构成。
在图2中示出图1所示的导电块7、漏极侧连接端子6a、源极侧连接端子6b及输出端子6c的俯视图。在图3中示出从图2所示的A-A方向观察到的穿过导电块7的截面图。在图2中，用单点划线示意性地示出绝缘电路基板1、半导体芯片2a、2b以及印刷电路板4的平面图案的外形。
如图2所示，印刷电路板4的平面图案的外形为L字状，但不限定于此。另外，导电块7的平面图案为矩形，但不限定于此。漏极侧连接端子6a和源极侧连接端子6b被设置成沿着作为绝缘电路基板1的平面图案的矩形的长边方向排列。导电块7被设置为与输出端子6c分离。
如图2和图3所示，在导电块7设置有多个贯通孔7x、7y，漏极侧连接端子6a及源极侧连接端子6b穿过多个贯通孔7x、7y中的各自的贯通孔。导电块7的厚度t1例如为1mm以上且5mm以下，但不限定于此。作为导电块7的平面图案的矩形的短边方向上的宽度w1例如为1mm以上且5mm以下，但不限定于此。导电块7的贯通孔7x、7y与漏极侧连接端子6a及源极侧连接端子6b之间的距离(间隙)d1例如为0.1mm以上且1mm以下，但不限定于此。
在导电块7的贯通孔7x、7y与漏极侧连接端子6a及源极侧连接端子6b之间设置有绝缘构件(插入构件)9a、9b。作为绝缘构件9a、9b，能够使用树脂等绝缘材料。绝缘构件9a、9b具有使漏极侧连接端子6a及源极侧连接端子6b与导电块7之间确保固定的距离以使漏极侧连接端子6a及源极侧连接端子6b与导电块7不彼此直接接触的功能。能够通过调整绝缘构件9a、9b的厚度，来调整漏极侧连接端子6a及源极侧连接端子6b与导电块7之间的距离(间隙)d1。
此外，例示了在导电块7的贯通孔7x、7y与漏极侧连接端子6a及源极侧连接端子6b之间设置有绝缘构件9a、9b的情况，但不限定于此。例如，也可以使密封构件8的一部分进入导电块7的贯通孔7x、7y与漏极侧连接端子6a及源极侧连接端子6b之间，来代替绝缘构件9a、9b。
图1所示的密封构件8构成第一实施方式所涉及的半导体装置的壳体，具有大致长方体形状。绝缘电路基板1从密封构件8的下表面露出。作为密封构件8，例如能够使用耐热性高且硬质的热固化性树脂等树脂材料，具体而言，能够使用环氧树脂、马来酰亚胺树脂、氰酸酯树脂等。
在图4中示出第一实施方式所涉及的半导体装置的等效电路的一例。如图4所示，第一实施方式所涉及的半导体装置构成三相桥电路的一部分。在漏极侧连接端子P连接有上臂侧的晶体管T1的第二主电极(漏极电极)，在源极侧连接端子N连接有下臂侧的晶体管T2的第一主电极(源极电极)。晶体管T1的源极电极及晶体管T2的漏极电极与输出端子U及辅助源极端子S1连接。在晶体管T2的源极电极连接有辅助源极端子S2。在晶体管T1、T2的栅极电极连接有栅极控制端子G1、G2。在晶体管T1、T2，以反向并联连接的方式内置有作为续流二极管(FWD)的体二极管D1、D2。
图4所示的漏极侧连接端子P、源极侧连接端子N及输出端子U与图1所示的漏极侧连接端子6a、源极侧连接端子6b及输出端子6c对应。图4所示的晶体管T1、T2与图1所示的半导体芯片2a、2b分别对应。对于图4所示的栅极控制端子G1、G2、辅助源极端子S1、S2，在图1中省略了图示。
接着，对第一实施方式所涉及的半导体装置的动作进行说明。经由省略了图示的栅极控制端子来将用于控制半导体芯片2a、2b的接通/断开的控制信号经由印刷电路板4及电极柱3a、3b施加于半导体芯片2a、2b的栅极电极，半导体芯片2a、2b交替地进行开关动作。
图1中的箭头I1～I6示意性地表示第一实施方式所涉及的半导体装置的电流路径。从漏极侧连接端子6a进入的电流(箭头I1)经由绝缘电路基板1的上侧导体层12a来从上臂侧的半导体芯片2a流向电极柱3a(箭头I2)，并经由印刷电路板4来从输出端子6c流向外部电路(箭头I3)。另外，从外部电路进入到输出端子6c的电流(箭头I4)经由绝缘电路基板1的上侧导体层12b来从下臂侧的半导体芯片2b流向电极柱3b(箭头I5)，并经由印刷电路板4来从源极侧连接端子6b流向外部电路(箭头I6)。
在此，对比较例所涉及的半导体装置进行说明。如图5所示，比较例所涉及的半导体装置与图1所示的第一实施方式所涉及的半导体装置的不同点在于，不具有导电块7。当在电力转换装置中使比较例所涉及的半导体装置开关时，在半导体芯片2a、2b产生用下面的式(1)表示的感应电动势ΔV。
ΔV＝Ls×di/dt…(1)
式(1)中的Ls是电力转换装置内的转换电路部的寄生电感。寄生电感存在于输入电容器内部、比较例所涉及的半导体装置的内部、输入电容器与比较例所涉及的半导体装置之间的连接布线。式(1)中的di/dt是开关时的电流变化率。在半导体芯片2a、2b中，除了被施加电路的直流电压以外，还被多余地施加式(1)的感应电动势ΔV而形成浪涌电压。因此，在决定额定电压时，需要将浪涌电压也包括在内进行设定，以使不超过半导体芯片2a、2b的耐压。
另一方面，在比较例所涉及的半导体装置的电流路径I1～I6中，由于漏极侧连接端子6a、源极侧连接端子6b及输出端子6c长，因此漏极侧连接端子6a、源极侧连接端子6b及输出端子6c自身的寄生电感在电流路径I1～I6整体的寄生电感中所占的比例大，开关动作时的感应电压的抑制受到限制。
相对于此，在图1～图3所示的第一实施方式所涉及的半导体装置中，具备导电块7。在第一实施方式所涉及的半导体装置的开关动作时，如在图2中用箭头示意性地表示的那样，根据安培定律，在漏极侧连接端子6a及源极侧连接端子6b中流通的电流的周围产生磁场Ma、Mb。
如图2所示，在从导电块7的上表面侧观察时，在漏极侧连接端子6a中流通从纸面的前侧去向后侧的电流。在漏极侧连接端子6a的周围产生顺时针的磁场Ma。另一方面，在源极侧连接端子6b中，与漏极侧连接端子6a相反方向地流通从纸面的后侧去向前侧的电流。在源极侧连接端子6b的周围产生逆时针的磁场Mb。
此时，如图3中用箭头示意性地表示的那样，在导电块7中，在抑制所产生的磁场Ma、Mb的方向上产生涡电流Ia、Ib。该涡电流Ia、Ib抵消漏极侧连接端子6a及源极侧连接端子6b的周围的磁场Ma、Mb而使该磁场Ma、Mb减弱。其结果，能够减弱漏极侧连接端子6a及源极侧连接端子6b自身的寄生电感。
<半导体装置的制造方法>
接着，对第一实施方式所涉及的半导体装置的制造方法(组装方法)的一例进行说明。准备图1所示的绝缘电路基板1，并经由接合材料在绝缘电路基板1的上侧导体层12a、12b上搭载半导体芯片2a、2b。接着，经由接合材料在半导体芯片2a、2b上搭载电极柱3a、3b，并经由接合材料在电极柱3a、3b上搭载印刷电路板4。
接着，经由接合材料在绝缘电路基板1的上侧导体层12a、12b上搭载漏极侧连接端子6a及输出端子6c的下端，并经由接合材料在印刷电路板4的上侧布线层42上搭载源极侧连接端子6b的下端。接着，准备在贯通孔7x、7y设置有绝缘构件9a、9b的导电块7，并将漏极侧连接端子6a及源极侧连接端子6b隔着绝缘构件9a、9b压入于导电块7的贯通孔7x、7y。或者，也可以是，在将漏极侧连接端子6a及源极侧连接端子6b隔着绝缘构件9a、9b压入于导电块7的贯通孔7x、7y之后，将漏极侧连接端子6a的下端连接于绝缘电路基板1的上侧导体层12a，并且将源极侧连接端子6b的下端连接到印刷电路板4的上侧布线层42上。
接着，通过加热处理来将绝缘电路基板1、半导体芯片2a、2b、电极柱3a、3b及印刷电路板4彼此接合。接着，用密封构件8将半导体芯片2a、2b、电极柱3a、3b、印刷电路板4及导电块7密封。由此，图1所示的第一实施方式所涉及的半导体装置完成。
<实施例>
接着，对关于变更了第一实施方式所涉及的半导体装置的导电块7的各参数的情况下的实施例的、PN端子间(漏极侧连接端子6a与源极侧连接端子6b之间)的电感的频率依赖性的模拟结果进行说明。图6示出关于将实施方式所涉及的半导体装置的导电块7的厚度t1设为1mm、3mm、5mm的情况下的实施例以及没有导电块7的情况下的比较例的、PN端子间电感的频率依赖性的模拟结果。如图6所示，可知导电块7的厚度t1越厚，PN端子间电感越减弱。
图7示出关于将第一实施方式所涉及的半导体装置的导电块7的宽度w1设为3mm、4mm、5mm的情况下的实施例以及没有导电块7的情况下的比较例的、PN端子间电感的频率依赖性的模拟结果。如图7所示，可知导电块7的宽度w1越宽，PN端子间电感越减弱。
图8示出关于将第一实施方式所涉及的半导体装置的导电块7的间隙d1设为0.5mm、0.2mm、0.1mm的情况下的实施例以及没有导电块7的情况下的比较例的、PN端子间电感的频率依赖性的模拟结果。如图8所示，可知导电块7的间隙d1越小，PN端子间电感越减弱。
图9示出关于将第一实施方式所涉及的半导体装置的导电块7的材料设为铝(Al)、铜(Cu)的情况下的实施例以及没有导电块7的情况下的比较例的、PN端子间电感的频率依赖性的模拟结果。如图9所示，可知在导电块7的材料为Al和Cu的情况下，PN端子间电感大致同等地减弱。
<效果>
如以上那样，根据第一实施方式所涉及的半导体装置，通过具备导电块7，不相对于图5所示的比较例所涉及的半导体装置的结构大幅地改变，而能够通过涡电流Ia、Ib来抑制因在漏极侧连接端子6a及源极侧连接端子6b中流通的电流而产生的磁场Ma、Mb。因此，能够减弱漏极侧连接端子6a及源极侧连接端子6b自身的寄生电感以及转换电路部路径整体的寄生电感，从而能够抑制开关动作时的感应电压。并且，通过使导电块7沿着绝缘电路基板1的长边方向延伸，能够抑制绝缘电路基板1的翘曲。
(第二实施方式)
第二实施方式所涉及的半导体装置与图1所示的第一实施方式所涉及的半导体装置的结构的不同点在于，如图10所示，在漏极侧连接端子6a及源极侧连接端子6b的外周分别独立地设置有导电块7a、7b。
导电块7a、7b彼此分离地设置。导电块7a、7b的厚度t1彼此相同。导电块7a、7b的平面图案的外形可以是矩形或圆形，对其没有特别限定。导电块7a、7b的平面图案也可以不是闭合的环状，也可以在环状的一部分设置有切口部。也可以仅具有导电块7a、7b中的任一方，而没有另一方。
第二实施方式所涉及的半导体装置的其它结构与第一实施方式所涉及的半导体装置的结构是同样的，因此省略重复的说明。关于第二实施方式所涉及的半导体装置，除了独立地设置导电块7a、7b之外，能够通过与第一实施方式所涉及的半导体装置的制造方法同样的过程来实现。
根据第二实施方式所涉及的半导体装置，与第一实施方式所涉及的半导体装置的结构同样地，能够减弱漏极侧连接端子6a及源极侧连接端子6b的寄生电感。并且，通过独立地设置导电块7a、7b，能够有效利用导电块7a、7b之间的空间。
(第三实施方式)
第三实施方式所涉及的半导体装置与图1所示的第一实施方式所涉及的半导体装置的结构的不同点在于，如图11所示，在漏极侧连接端子6a及源极侧连接端子6b的外周分别独立地设置有导电块7a、7b、并且导电块7a、7b的厚度t1、t2互不相同。
在图11中，包围漏极侧连接端子6a的外周的导电块7a的厚度t1比包围源极侧连接端子6b的外周的导电块7b的厚度t2厚，但也可以与此相反，使导电块7a的厚度t1比导电块7b的厚度t2薄。第三实施方式所涉及的半导体装置的其它结构与第一实施方式所涉及的半导体装置的结构是同样的，因此省略重复的说明。关于第三实施方式所涉及的半导体装置，除了独立地设置厚度t1、t2互不相同的导电块7a、7b以外，能够通过与第一实施方式所涉及的半导体装置的制造方法同样的过程来实现。
根据第三实施方式所涉及的半导体装置，与第一实施方式所涉及的半导体装置的结构同样地，能够减弱漏极侧连接端子6a及源极侧连接端子6b的寄生电感。并且，通过在漏极侧连接端子6a及源极侧连接端子6b的外周独立地设置导电块7a、7b，并且使导电块7a、7b的厚度t1、t2互不相同，能够有效利用导电块7a、7b的周围的空间，独立地调整漏极侧连接端子6a及源极侧连接端子6b各自的寄生电感的减弱量。
(第四实施方式)
第四实施方式所涉及的半导体装置与图3所示的第一实施方式所涉及的半导体装置的结构的不同点在于，如图12所示，在漏极侧连接端子6a及源极侧连接端子6b的外周的比导电块7靠下方的位置设置有台阶部61、62。
在图12中例示出台阶部61、62与导电块7的下表面接触的情况，但台阶部61、62也可以与导电块7分离。为了防止台阶部61、62与导电块7接触，将台阶部61、62设定为比漏极侧连接端子6a及源极侧连接端子6b与导电块7之间的距离(间隙)d1小。
第四实施方式所涉及的半导体装置的其它结构与第一实施方式所涉及的半导体装置的结构是同样的，因此省略重复的说明。关于第四实施方式所涉及的半导体装置，除了在漏极侧连接端子6a及源极侧连接端子6b设置有台阶部61、62以外，能够通过与第一实施方式所涉及的半导体装置的制造方法同样的过程来实现。
根据第四实施方式所涉及的半导体装置，与第一实施方式所涉及的半导体装置的结构同样，能够减弱漏极侧连接端子6a及源极侧连接端子6b的寄生电感。并且，由于在漏极侧连接端子6a及源极侧连接端子6b的外周的比导电块7靠下方的位置设置有台阶部61、62，因此在组装第四实施方式所涉及的半导体装置时，在将导电块7压入到漏极侧连接端子6a及源极侧连接端子6b时，台阶部61、62成为止动件，从而能够防止导电块7与印刷电路板4接触。
(第五实施方式)
第五实施方式所涉及的半导体装置与图3所示的第一实施方式所涉及的半导体装置的结构的不同点在于，如图13所示，在导电块7的下表面设置有绝缘层71。绝缘层71被设置为覆盖导电块7的下表面整体。绝缘层71由树脂等绝缘材料构成。
第五实施方式所涉及的半导体装置的其它结构与第一实施方式所涉及的半导体装置的结构是同样的，因此省略重复的说明。关于第五实施方式所涉及的半导体装置，除了准备在下表面设置有绝缘层71的导电块7以外，能够通过与第一实施方式所涉及的半导体装置的制造方法同样的过程来实现。
根据第五实施方式所涉及的半导体装置，与第一实施方式所涉及的半导体装置的结构同样，能够减弱漏极侧连接端子6a及源极侧连接端子6b的寄生电感。并且，通过在导电块7的下表面设置有绝缘层71，能够在组装第五实施方式所涉及的半导体装置时防止导电块7与印刷电路板4接触。
(第六实施方式)
第六实施方式所涉及的半导体装置与图2所示的第一实施方式所涉及的半导体装置的结构的不同点在于，如图14所示，导电块7被设置为除了包围漏极侧连接端子6a及源极侧连接端子6b的外周以外，还包围输出端子6c的外周。
在导电块7设置有3个贯通孔7x、7y、7z。设置为在导电块7的贯通孔7z中贯通输出端子6c。在导电块7的贯通孔7z与输出端子6c之间设置有绝缘构件9c。第六实施方式所涉及的半导体装置的其它结构与第一实施方式所涉及的半导体装置的结构是同样的，因此省略重复的说明。关于第六实施方式所涉及的半导体装置，除了将漏极侧连接端子6a、源极侧连接端子6b及输出端子6c压入到导电块7的贯通孔7x、7y、7z以外，能够通过与第一实施方式所涉及的半导体装置的制造方法同样的过程来实现。
根据第六实施方式所涉及的半导体装置，与第一实施方式所涉及的半导体装置的结构同样，能够减弱漏极侧连接端子6a及源极侧连接端子6b的寄生电感。并且，通过使导电块7除了包围漏极侧连接端子6a及源极侧连接端子6b的外周以外还包围输出端子6c的外周，还能够减弱输出端子6c自身的寄生电感。
(第七实施方式)
第七实施方式所涉及的半导体装置与图3所示的第一实施方式所涉及的半导体装置的结构的不同点在于，如图15所示，绝缘构件9a、9b延伸到比导电块7的下表面靠下方的位置。第七实施方式所涉及的半导体装置的其它结构与第一实施方式所涉及的半导体装置的结构是同样的，因此省略重复的说明。第七实施方式所涉及的半导体装置能够通过与第一实施方式所涉及的半导体装置的制造方法同样的过程来实现。
根据第七实施方式所涉及的半导体装置，与第一实施方式所涉及的半导体装置的结构同样，能够减弱漏极侧连接端子6a及源极侧连接端子6b的寄生电感。此外，在图15中，例示了绝缘构件9a、9b延伸到比导电块7的下表面靠下方的位置的情况，但也可以是，绝缘构件9a、9b以不阻碍漏极侧连接端子6a及源极侧连接端子6b的上端与外部电路连接的程度延伸到比导电块7的上表面靠上方的位置。
(其它实施方式)
如上述那样，通过第一实施方式～第七实施方式对本发明进行了记载，但不应理解为构成本公开的一部分的论述及附图用于限定本发明。根据本公开，本领域技术人员将明确各种替代实施方式、实施例及运用技术。
例如，作为第一实施方式～第七实施方式所涉及的半导体装置，例示了具有与2个功率半导体元件相应的功能的“2合1”的结构，但也能够应用于具有与1个功率半导体元件相应的功能的“1合1”的结构。
另外，能够将第一实施方式～第七实施方式各自公开的结构在不产生矛盾的范围内适当地组合。像这样，本发明包括在此未记载的各种实施方式等，这是不言而喻的。因而，本发明的技术范围仅由基于上述的说明而言妥当的权利要求书所涉及的发明特定事项来决定。
附图标记说明
1：绝缘电路基板；2a、2b：半导体芯片；3a、3b：电极柱(凸块)；4：印刷电路板；6a：漏极侧连接端子(外部连接端子)；6b：源极侧连接端子(外部连接端子)；6c：输出端子(外部连接端子)；7、7a、7b：导电块(导电构件)；7x、7y、7z：贯通孔；8：密封构件；9a、9b：绝缘构件(插入构件)；11：绝缘基板；12a、12b：上侧导体层(导电板)；13：下侧导体层(散热板)；41：绝缘层；42：上侧布线层；43：下侧布线层；61、62：台阶部；71：绝缘层；D1、D2：续流二极管；G1、G2：栅极控制端子；I1～I6：电流路径；Ia、Ib：涡电流；Ma、Mb：磁场；N：源极侧连接端子；P：漏极侧连接端子；S1、S2：辅助源极端子；T1、T2：晶体管；U：输出端子。

Claims (15)

1.一种半导体装置，其特征在于，具备：
绝缘电路基板，其在上表面侧具有导电板；
半导体芯片，其搭载在所述导电板上；
印刷电路板，其设置在所述半导体芯片的上方，并与所述半导体芯片电连接；
第一外部连接端子，其与所述导电板电连接，并向所述导电板的上方延伸；
第一导电块，其包围所述第一外部连接端子的外周，并且被设置成与所述第一外部连接端子绝缘；以及
密封构件，其将所述半导体芯片、所述印刷电路板和所述第一导电块密封。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一导电块包括铜或铝。
3.根据权利要求1或2所述的半导体装置，其特征在于，
还具备绝缘构件，所述绝缘构件设置在所述第一外部连接端子与所述第一导电块之间。
4.根据权利要求1或2所述的半导体装置，其特征在于，
所述密封构件的一部分设置在所述第一外部连接端子与所述第一导电块之间。
5.根据权利要求1～4中的任一项所述的半导体装置，其特征在于，
所述第一外部连接端子的下端与所述导电板接合。
6.根据权利要求1～4中的任一项所述的半导体装置，其特征在于，
所述第一外部连接端子的下端与所述印刷电路板接合。
7.根据权利要求1～6中的任一项所述的半导体装置，其特征在于，
还具备第二外部连接端子，所述第二外部连接端子与所述导电板电连接，并向所述导电板的上方延伸，
所述第一导电块包围所述第二外部连接端子的外周，并被设置成与所述第二外部连接端子绝缘。
8.根据权利要求1～6中的任一项所述的半导体装置，其特征在于，还具备：
第二外部连接端子，其与所述导电板电连接，并向所述导电板的上方延伸；以及
第二导电块，其与所述第一导电块分离，包围所述第二外部连接端子的外周，并且被设置成与所述第二外部连接端子绝缘。
9.根据权利要求8所述的半导体装置，其特征在于，
所述第一导电块和所述第二导电块具有彼此相同的厚度。
10.根据权利要求8所述的半导体装置，其特征在于，
所述第一导电块和所述第二导电块具有互不相同的厚度。
11.根据权利要求1～10中的任一项所述的半导体装置，其特征在于，
在所述第一外部连接端子的外周的、比所述第一导电块的下表面靠下方的位置设置有台阶部。
12.根据权利要求1～11中的任一项所述的半导体装置，其特征在于，
还具备绝缘层，所述绝缘层设置于所述第一导电块的下表面。
13.根据权利要求7～10中的任一项所述的半导体装置，其特征在于，
在所述第一外部连接端子和所述第二外部连接端子中电流沿互为相反的方向流动。
14.根据权利要求7所述的半导体装置，其特征在于，
还具备第三外部连接端子，所述第三外部连接端子与所述导电板电连接，并向所述导电板的上方延伸，
所述第一导电块包围所述第三外部连接端子的外周，并被设置成与所述第三外部连接端子绝缘。
15.根据权利要求1～7中的任一项所述的半导体装置，其特征在于，
所述第一导电块被设置成沿所述绝缘电路基板的长边方向延伸。
CN202210613014.5A 2021-06-16 2022-05-31 半导体装置 Pending CN115483196A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-100346 2021-06-16
JP2021100346A JP2022191866A (ja) 2021-06-16 2021-06-16 半導体装置

Publications (1)

Publication Number Publication Date
CN115483196A true CN115483196A (zh) 2022-12-16

Family

ID=84420789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210613014.5A Pending CN115483196A (zh) 2021-06-16 2022-05-31 半导体装置

Country Status (3)

Country Link
US (1) US20220406689A1 (zh)
JP (1) JP2022191866A (zh)
CN (1) CN115483196A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261255A (ja) * 2005-03-16 2006-09-28 Matsushita Electric Ind Co Ltd 半導体装置
US9048721B2 (en) * 2011-09-27 2015-06-02 Keihin Corporation Semiconductor device
JP6171586B2 (ja) * 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
JP6464787B2 (ja) * 2015-02-09 2019-02-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7151361B2 (ja) * 2018-10-15 2022-10-12 富士電機株式会社 半導体装置
US11004972B2 (en) * 2019-06-12 2021-05-11 Globalfoundries Singapore Pte. Ltd. Semiconductor device having conducting member for electrically coupling gate structure to underlying substrate of SOI structure
JP7413668B2 (ja) * 2019-07-19 2024-01-16 富士電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20220406689A1 (en) 2022-12-22
JP2022191866A (ja) 2022-12-28

Similar Documents

Publication Publication Date Title
US8736043B2 (en) Power device having a specific range of distances between collector and emitter electrodes
CN110192275B (zh) 半导体装置
US11056475B2 (en) Semiconductor module
US11456244B2 (en) Semiconductor device
JP2019207990A (ja) 半導体装置、冷却モジュール、電力変換装置及び電動車両
US12087752B2 (en) Semiconductor module
US10529642B2 (en) Power semiconductor device
US11990455B2 (en) Semiconductor device
CN113140551A (zh) 空间高效且低寄生的半桥
US20240014193A1 (en) Semiconductor device
US11107739B2 (en) Power semiconductor module arrangement
US11133303B2 (en) Semiconductor device and semiconductor arrangement comprising semiconductor devices
CN115483196A (zh) 半导体装置
US11127714B2 (en) Printed board and semiconductor device
US20240128241A1 (en) Semiconductor device
US20220406690A1 (en) Semiconductor device
CN113035818A (zh) 电子电路、半导体模块以及半导体装置
US20230282562A1 (en) Semiconductor apparatus
EP4270477A2 (en) Power module and method for manufacturing a power module
KR102709718B1 (ko) 다층 접합 전력 모듈 및 그 제조 방법
US20230260859A1 (en) Semiconductor device
US20240079297A1 (en) Semiconductor Package with Balanced Impedance
US20240088796A1 (en) Semiconductor module
EP4113605A1 (en) Power semiconductor module arrangement
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination