CN115472685A - 一种全二维铁电型超陡坡晶体管及其制备方法与应用 - Google Patents
一种全二维铁电型超陡坡晶体管及其制备方法与应用 Download PDFInfo
- Publication number
- CN115472685A CN115472685A CN202210926911.1A CN202210926911A CN115472685A CN 115472685 A CN115472685 A CN 115472685A CN 202210926911 A CN202210926911 A CN 202210926911A CN 115472685 A CN115472685 A CN 115472685A
- Authority
- CN
- China
- Prior art keywords
- layer
- dimensional
- ferroelectric
- aginp
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 30
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 28
- 229910021389 graphene Inorganic materials 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 238000012546 transfer Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical compound C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 2
- 229910052961 molybdenite Inorganic materials 0.000 claims 1
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims 1
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract description 8
- 238000011161 development Methods 0.000 abstract description 5
- 238000010030 laminating Methods 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 238000002791 soaking Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000008367 deionised water Substances 0.000 description 5
- 229910021641 deionized water Inorganic materials 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- AFCARXCZXQIEQB-UHFFFAOYSA-N N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CCNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 AFCARXCZXQIEQB-UHFFFAOYSA-N 0.000 description 2
- 238000001237 Raman spectrum Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000004506 ultrasonic cleaning Methods 0.000 description 2
- 238000001530 Raman microscopy Methods 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 210000005036 nerve Anatomy 0.000 description 1
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 description 1
- 238000000879 optical micrograph Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 1
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- -1 transition metal chalcogenide Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种全二维铁电型超陡坡晶体管及其制备方法与应用，该晶体管包括由少层二维导电层、少层二维铁电AgInP2Se6层和少层二维半导体沟道层依次层叠组成的三层全二维异质结构，源极和漏极位于所述二维导电层上；栅极位于所述二维导电层上，不与所述二维铁电AgInP2Se6层及所述沟道层接触。该全二维铁电型超陡坡晶体管呈现出了超陡峭的亚阈值摆幅、极低的操作电压和超快的操作频率，为未来大规模集成电路的发展提供了新的路径，在一实施例中，该晶体管在室温下的亚阈值摆幅最低可达到10mV/decade，突破了传统场效应管的理论极限值(60mV/decade)，其操作电压最小可达0.1V。
Description
技术领域
本发明涉及新一代微电子器件和集成电路领域，尤其涉及一种全二维铁电型超陡坡晶体管及其制备方法与应用。
背景技术
随着物联网，人工智能和自动驾驶等新技术的出现，极大增强了数据获取和处理等能力，人们也对新一代晶体管和电子芯片提出了更高的要求：尺寸更小，功耗更低，性能更高。传统的外延半导体例如Si，Ge等及其器件的发展遇到了瓶颈。由于短沟道效应，Si基晶体管的尺寸无法进一步缩小，摩尔定律逐步失效。虽然，鳍式和立体晶体管的研发能够极大增加单个芯片上的晶体管数量，但是也同时使得工艺制程变得非常复杂。另一方面，由于波尔茨曼分布限制，Si基晶体管的亚阈值摆幅无法突破其理论极限值60mV/Dec，无法进一步降低器件的功耗。
近年来，以石墨烯和过渡金属硫族化物为代表的二维层状材料由于具有原子层厚、范德华作用、机械柔韧性和强光-物作用等独特物理特性，成为了新一代信息领域最具应用前景的候选材料体系。二维半导体具有原子级表面光滑度，所有电子局域在原子层厚沟道中，对应的晶体管在极小尺寸下表现出优良的栅压耦合作用和较高的载流子迁移率。
同时，铁电材料在一定温度范围内会产生自发极化，这是由于其晶格正负电荷中心不重合，因此即使没有外加电场，也能产生电偶极矩，并且该自发极化可以在外电场的作用下改变方向。因此，人们尝试将铁电材料作为场效应晶体管中的栅极材料，通过对其施加外电场从而调控场效应管中的源漏电流。同时因为场效应管中的饱和电流与栅极材料的介电常数有正比例关系，铁电材料相较于传统场效应管中的栅极绝缘体材料，介电常数更高，因此可以增大器件电流，并且提高器件的响应速度，可以用于超高速集成电路。
人们将铁电材料集成到传统晶体管中的栅极堆栈中，可以产生有效的负电容，从而使器件克服“玻尔兹曼限制”，降低亚阈值摆幅和操作电压。随着二维铁电材料(如CuInP2S6，α-In2Se3等)的发现，基于范德瓦尔斯异质结的铁电晶体管成为新的研究热点。其原子层厚、无表面悬键、高极化电场和保持力以及柔韧性等优良特性，使微尺寸、高陡峭和低功耗电子器件应用成为可能。同时，二维半导体和铁电材料的结合，还可以解决计算晶体管与存储内存集成的问题，构建信号处理和存储操作双功能芯片，实现类脑神经感知和数据计算等未来科技应用。
发明内容
针对现有技术中存在的技术问题，本发明的首要目的是提供一种尺寸更小、更低功耗和更高速度的新型全二维铁电型超陡坡晶体管。本发明至少提供如下技术方案。
一种全二维铁电型超陡坡晶体管，包括三层全二维异质结构、源极、漏极和栅极，所述三层全二维异质结构由少层二维导电层、少层二维铁电AgInP2Se6层和少层二维半导体沟道层组成，所述少层二维铁电AgInP2Se6层位于所述二维导电层上，所述少层二维半导体沟道层位于所述二维铁电AgInP2Se6层上；源极和漏极位于所述二维导电层上；栅极位于所述二维导电层上，不与所述二维铁电AgInP2Se6层及所述沟道层接触。
进一步地，所述二维铁电AgInP2Se6层的厚度为1～100nm。
进一步地，所述二维导电层选用石墨烯层，所述石墨烯层的厚度为1～20nm。
进一步地，所述二维半导体沟道层选用二维TMDs沟道层或石墨烯层，所述二维TMDs沟道层选用二维MoS2层，所述二维半导体沟道层的厚度为1～50nm。
进一步地，所述栅极、源极和漏极选用Cr/Au电极或Ti/Au电极，Cr层、Ti层的厚度为1～10nm，Au层的厚度为30～100nm。
本发明还提供了一种应用于集成电路中的晶体管，该晶体管选用上述全二维铁电型超陡坡晶体管。
本发明还提供一种全二维铁电型超陡坡晶体管的制备方法，包括以下步骤：
选用机械剥离法分别获取少层二维导电材料层、少层二维铁电AgInP2Se6层和少层二维沟道材料层；
选用PVA干法转移工艺，将目标二维铁电AgInP2Se6层转移至所述二维导电材料层上，获得高质量的二维导电材料层-二维铁电AgInP2Se6层界面；
选用PVA干法转移工艺，将二维TMDs沟道层转移至所述二维铁电AgInP2Se6层上，获得三层全二维异质结构；
在上述三层全二维异质结构上制备金属电极，其中，在所述二维导电层材料层上沉积栅极金属，所述栅极金属不与所述二维铁电AgInP2Se6层和二维沟道材料层接触；在所述二维沟道材料层上沉积源极金属和漏极金属，所述源极金属和漏极金属不与所述二维铁电AgInP2Se6层和所述二维沟道材料层接触。
进一步地，所述二维铁电AgInP2Se6层的厚度为1～100nm；所述二维TMDs沟道层选用二维MoS2或石墨烯层，所述二维TMDs沟道层的厚度为1～50nm。
进一步地，所述少层二维导电材料层选用石墨烯层，所述石墨烯层的厚度为1～20nm。
进一步地，所述PVA干法转移工艺中，还包括在将薄层转移到选好的目标层上方，设置加热台温度为50～100℃，保温5～20分钟，随后浸泡于水中，并用去离子水清洗后用氮气枪吹干，获得高质量的薄层-目标层的界面。
进一步地，在沉积完栅极金属、源极金属和漏极金属之后，在惰性气体氛围下退火，退火温度为100～200℃，保温10～60分钟。
进一步地，在使用机械剥离法之前，使用丙酮溶液、异丙醇溶液、去离子水依次浸泡SiO2/Si衬底，并在每一次浸泡之后放入超声仪器中超声清洗，超声的功率为10％，超声时间为1～20分钟。
与现有技术相比，本发明至少具有如下有益效果：
本发明提供了一种具有更小尺寸、更低功耗和更高速度的全二维铁电型超陡坡晶体管，该晶体管采用具有优良铁电性质的二维AgInP2Se6层，构造由少层二维导电层、少层二维铁电AgInP2Se6层和少层二维半导体沟道层组成的三层全二维异质结构，该晶体管呈现出了超陡峭的亚阈值摆幅、极低的操作电压和超快的操作频率，为未来大规模集成电路的发展提供了新的路径。
本发明的另一方面提供了一种全二维铁电型超陡坡晶体管的制备方法，该制备方法简单易行，可以获得更小尺寸的晶体管器件。本发明一实施例获得的晶体管在室温下的亚阈值摆幅最低可达到10mV/decade，突破了传统场效应管的理论极限值(60mV/decade)，其操作电压最小可达0.1V。本发明提供的该方案在未来高频高速、极小尺寸和超低功耗的半导体芯片和集成电路中具有重要的应用前景。
附图说明
图1为实施例1的全二维铁电型晶体管的光学显微镜图。
图2为实施例1的全二维铁电型晶体管的结构示意图。
图3为实施例1中铁电二维材料AgInP2Se6的PFM相图。
图4为实施例1中AgInP2Se6及三层全二维异质结的拉曼光谱和mapping图。
图5为实施例1的全二维铁电型晶体管的转移曲线。
具体实施方式
接下来将结合本发明的附图对本发明实施例中的技术方案进行清楚、完整地描述，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的其它实施例，均属于本发明保护的范围。下述实施例中所述实验方法，如无特殊说明，均为常规方法；所述试剂和材料，如无特殊说明，均可从公开商业途径获得。
本说明书中使用例如“之下”、“下方”、“下”、“之上”、“上方”、“上”等空间相对性术语，以解释一个元件相对于第二元件的定位。除了与图中所示那些不同的取向以外，这些术语意在涵盖器件的不同取向。
另外，使用诸如“第一”、“第二”等术语描述各个元件、层、区域、区段等，并非意在进行限制。使用的“具有”、“含有”、“包含”、“包括”等是开放式术语，表示存在所陈述的元件或特征，但不排除额外的元件或特征。除非上下文明确做出不同表述。
参见图1和图2，本发明一实施例提供一种全二维铁电型超陡坡晶体管，其包括少层二维导电层、少层二维铁电AgInP2Se6层、少层二维半导体沟道层、源极、漏极和栅极。二维导电层设置于衬底上，衬底选用SiO2/Si衬底，二维导电层选用石墨烯层，石墨烯层的厚度为1～20nm。
少层二维铁电AgInP2Se6层设置于少层二维导电层上，少层二维铁电AgInP2Se6层的厚度选用1～50nm。少层二维半导体沟道层选用少层二维TMDs沟道层或石墨烯层，少层二维半导体沟道层的厚度选用1～50nm。在一优选实施例中，少层二维TMDs沟道层选用二维MoS2。栅极位于二维导电层上，不与二维铁电AgInP2Se6层及沟道层接触；源极和漏极位于二维沟道层上，不与二维铁电AgInP2Se6层和二维导电层接触。栅极、源极和漏极选用Cr/Au层或Ti/Au层，其中，Cr层的厚度为1～10nm，Au层的厚度为30～100nm。
实施例1
步骤1、使用丙酮溶液、异丙醇溶液、去离子水依次浸泡SiO2/Si衬底，并在每一次浸泡之后放入超声仪器中超声清洗，超声的功率为10％，超声时间为5分钟。
步骤2、使用机械剥离法，转移大面积薄层石墨烯。选用面积较大，厚度在10nm且较为平整的石墨烯作为少层二维导电层。
步骤3、剪取适当尺寸的PVA/PDMS材料，剥离二维铁电材料AgInP2Se6，选取厚度在10nm且较为平整的AgInP2Se6作为二维铁电层。
步骤4、使用转移平台，将选择好的AgInP2Se6薄层转移到选好的石墨烯的上方，调整加热台温度为60℃，持续时间10分钟，随后浸泡于水中，并用去离子水清洗后用氮气枪吹干，获得高质量的石墨烯-AgInP2Se6的界面。
步骤5、同样采用PVA干法转移技术，将制备好的二维MoS2转移到上述AgInP2Se6-石墨烯异质结上，贴紧材料并调整加热台温度为60℃，持续时间10分钟，随后浸泡于水中，并用去离子水清洗后用氮气枪吹干，获得无损洁净的三层全二维异质结构。
步骤6、采用无掩膜紫外光刻机和电子束蒸发技术，在上述三层全二维异质结中制备电极。在二维MoS2的两端蒸镀Cr/Au电极作为源极和漏极，注意源漏电极不能与二维铁电层AgInP2Se6和石墨烯层接触；在石墨烯层的一端蒸镀Cr/Au电极作为栅极，且不能与铁电层AgInP2Se6和二维MoS2接触。
步骤7、最后将制备好的器件放置在手套箱里的加热台上，设置温度为150℃，持续时间60分钟，提高电极的接触质量，获得高性能的新型全二维晶体管。
实施例1获得的铁电二维材料AgInP2Se6的压电力显微测试(PFM)相图如图3所示，可以看到该二维AgInP2Se6具有优良的铁电性质，图4中(a)图是该二维AgInP2Se6铁电材料的拉曼光谱图，(b)图是该三层全二维异质结构的mapping图，可以看出该全二维异质结构所采用的材料具有较高的晶体质量。
通过对器件进行转移输出等电输运测量，如图5所示的转移曲线，可以看到本发明所研发的全二维铁电型场效应晶体管表现出超陡峭的亚阈值摆幅、极低的操作电压和超快的操作频率，为未来大规模集成电路的发展提供了新的路径。该器件在室温下的亚阈值摆幅最低可达到10mV/decade，突破了传统场效应管的理论极限值60mV/decade，操作电压最小可达0.1V。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
Claims (10)
1.一种全二维铁电型超陡坡晶体管，其特征在于，包括三层全二维异质结构、源极、漏极和栅极，所述三层全二维异质结构由少层二维导电层、少层二维铁电AgInP2Se6层和少层二维半导体沟道层组成，所述少层二维铁电AgInP2Se6层位于所述二维导电层上，所述少层二维半导体沟道层位于所述二维铁电AgInP2Se6层上；源极和漏极位于所述二维导电层上；栅极位于所述二维导电层上，不与所述二维铁电AgInP2Se6层及所述沟道层接触。
2.根据权利要求1的所述晶体管，其特征在于，所述二维铁电AgInP2Se6层的厚度为1～100nm。
3.根据权利要求1或2的所述晶体管，其特征在于，所述二维导电层选用石墨烯层，所述石墨烯层的厚度为1～20nm。
4.根据权利要求1或2的所述晶体管，其特征在于，所述二维半导体沟道层选用二维TMDs沟道层或石墨烯层，所述二维TMDs沟道层选用二维MoS2层，所述二维半导体沟道层的厚度为1～50nm。
5.根据权利要求1或2的所述晶体管，其特征在于，所述栅极、源极和漏极选用Cr/Au电极或Ti/Au电极，Cr层、Ti层的厚度为1～10nm，Au层的厚度为30～100nm。
6.应用于集成电路中的晶体管，其特征在于，所述晶体管选用权利要求1至5的任一项所述晶体管。
7.一种全二维铁电型超陡坡晶体管的制备方法，其特征在于，包括以下步骤：
选用机械剥离法分别获取少层二维导电材料层、少层二维铁电AgInP2Se6层和少层二维沟道材料层；
选用PVA干法转移工艺，将目标二维铁电AgInP2Se6层转移至所述二维导电材料层上，获得高质量的二维导电材料层-二维铁电AgInP2Se6层界面；
选用PVA干法转移工艺，将二维TMDs沟道层转移至所述二维铁电AgInP2Se6层上，获得三层全二维异质结构；
在上述三层全二维异质结构上制备金属电极，其中，在所述二维导电层材料层上沉积栅极金属，所述栅极金属不与所述二维铁电AgInP2Se6层和二维沟道材料层接触；在所述二维沟道材料层上沉积源极金属和漏极金属，所述源极金属和漏极金属不与所述二维铁电AgInP2Se6层和所述二维沟道材料层接触。
8.根据权利要求7的所述晶体管的制备方法，其特征在于，所述二维铁电AgInP2Se6层的厚度为1～100nm；所述二维TMDs沟道层选用二维MoS2或石墨烯层，所述二维TMDs沟道层的厚度为1～50nm；所述少层二维导电材料层选用石墨烯层，所述石墨烯层的厚度为1～20nm。
9.根据权利要求7或8的所述晶体管的制备方法，其特征在于，所述PVA干法转移工艺中，还包括设置加热台温度为50～100℃，保温5～20分钟。
10.根据权利要求9的所述晶体管的制备方法，其特征在于，还包括，在沉积完栅极金属、源极金属和漏极金属之后，在惰性气体氛围下退火，退火温度为100～200℃，保温10～60分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210926911.1A CN115472685A (zh) | 2022-08-03 | 2022-08-03 | 一种全二维铁电型超陡坡晶体管及其制备方法与应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210926911.1A CN115472685A (zh) | 2022-08-03 | 2022-08-03 | 一种全二维铁电型超陡坡晶体管及其制备方法与应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115472685A true CN115472685A (zh) | 2022-12-13 |
Family
ID=84367212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210926911.1A Pending CN115472685A (zh) | 2022-08-03 | 2022-08-03 | 一种全二维铁电型超陡坡晶体管及其制备方法与应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115472685A (zh) |
-
2022
- 2022-08-03 CN CN202210926911.1A patent/CN115472685A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102931057B (zh) | 一种基于栅介质结构的石墨烯场效应器件及其制备方法 | |
| CN104766888A (zh) | 高介电常数栅介质复合沟道场效应晶体管及其制备方法 | |
| CN112968055B (zh) | 二维铁电半导体沟道铁电介电层场效应管及其制备方法 | |
| KR102212999B1 (ko) | 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft | |
| CN105448714A (zh) | 一种大开关比场效应晶体管的制备方法 | |
| Chung et al. | Low-voltage and short-channel pentacene field-effect transistors with top-contact geometry using parylene-C shadow masks | |
| CN108807553B (zh) | 一种基于二维半导体材料的同质pn结及其制备方法 | |
| CN111446288B (zh) | 基于二维材料的ns叠层晶体管及其制备方法 | |
| CN114242780A (zh) | 氧化铟锡垂直型环栅场效应晶体管及其制备方法 | |
| CN108417636A (zh) | 一种二维相变场效应晶体管及其制备方法 | |
| CN111969058A (zh) | 一种二硫化钼场效应晶体管及其制备方法和应用 | |
| CN107644906B (zh) | 一种黑磷场效应晶体管及其制造方法 | |
| WO2023216852A1 (zh) | 一种通过点击化学反应调控二维材料掺杂特性的方法及应用 | |
| CN115472685A (zh) | 一种全二维铁电型超陡坡晶体管及其制备方法与应用 | |
| CN108376711B (zh) | 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法 | |
| CN110323277B (zh) | 场效应晶体管及其制备方法 | |
| CN110993694B (zh) | 自氧化方式制备亚10nm沟道的二维薄膜场效应晶体管 | |
| CN105633169A (zh) | 基于InAs材料的铁电场效应晶体管及其制备方法 | |
| CN100573959C (zh) | 一种有源层图形化的有机薄膜晶体管的制备方法 | |
| CN111987153B (zh) | 一种具有超低功耗的场效应晶体管及其制备方法 | |
| CN111293085A (zh) | 基于二维过渡金属硫族化合物和碲的三维cmos及其制备方法 | |
| CN117080257A (zh) | 一种双结型场效应晶体管及其制备方法 | |
| CN221081903U (zh) | 一种碳基场效应晶体管 | |
| CN116206981B (zh) | 一种规模化制备全二维短沟道场效应晶体管的方法 | |
| CN109564921A (zh) | 场效应管以及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |