CN115458652B - 高亮发光二极管及其制备方法 - Google Patents

高亮发光二极管及其制备方法 Download PDF

Info

Publication number
CN115458652B
CN115458652B CN202210975513.9A CN202210975513A CN115458652B CN 115458652 B CN115458652 B CN 115458652B CN 202210975513 A CN202210975513 A CN 202210975513A CN 115458652 B CN115458652 B CN 115458652B
Authority
CN
China
Prior art keywords
layer
barrier layer
substrate
electrode
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210975513.9A
Other languages
English (en)
Other versions
CN115458652A (zh
Inventor
刘小星
尹灵峰
高艳龙
陈沛然
马国强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boe Huacan Optoelectronics Zhejiang Co ltd
HC Semitek Zhejiang Co Ltd
Original Assignee
Boe Huacan Optoelectronics Zhejiang Co ltd
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boe Huacan Optoelectronics Zhejiang Co ltd, HC Semitek Zhejiang Co Ltd filed Critical Boe Huacan Optoelectronics Zhejiang Co ltd
Priority to CN202210975513.9A priority Critical patent/CN115458652B/zh
Publication of CN115458652A publication Critical patent/CN115458652A/zh
Application granted granted Critical
Publication of CN115458652B publication Critical patent/CN115458652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings

Landscapes

  • Led Devices (AREA)

Abstract

本公开提供了一种高亮发光二极管及其制备方法，该发光二极管包括：衬底、外延层、复合阻挡层、第一电极和第二电极；所述外延层包括依次层叠在所述衬底上的第一半导体层、多量子阱层和第二半导体层，所述外延层具有露出所述第一半导体层的凹槽；所述复合阻挡层位于所述第二半导体层的表面，所述复合阻挡层包括依次层叠的第一阻挡层和第二阻挡层，所述第一阻挡层的折射率高于所述第二阻挡层的折射率；所述第一电极位于所述凹槽内且与所述第一半导体层电性相连，所述第二电极位于所述复合阻挡层的表面，且与所述第二半导体层电性相连。本公开能减少电极对光线的吸收，提升发光二极管的亮度和发光效率。

Description

高亮发光二极管及其制备方法
技术领域
本公开涉及光电子制造技术领域，特别涉及一种高亮发光二极管及其制备方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)作为光电子产业中极具影响力的新产品，具有体积小、使用寿命长、颜色丰富多彩、能耗低等特点，广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。
相关技术中，发光二极管包括依次层叠的衬底、外延层和电流阻挡层，电极通常设置在电流阻挡层的上方，以阻挡大部分电流直接进入外延层与电极相连的区域，让更多电流扩展至外延层的其他区域。
由于外延层发光时，光线容易依次穿过外延层和电流阻挡层，照射到电极的表面，被电极吸收，从而降低发光二极管的亮度和发光效率。
发明内容
本公开实施例提供了一种高亮发光二极管及其制备方法，能减少电极对光线的吸收，提升发光二极管的亮度和发光效率。所述技术方案如下：
本公开实施例提供了一种发光二极管，所述发光二极管包括：衬底、外延层、复合阻挡层和第二电极；所述复合阻挡层位于所述外延层的表面，所述复合阻挡层包括依次层叠的第一阻挡层和第二阻挡层，所述第一阻挡层的折射率高于所述第二阻挡层的折射率；所述第二电极位于所述复合阻挡层远离所述衬底的表面，且与所述外延层电性相连。
在本公开实施例的一种实现方式中，所述第一阻挡层为氧化铝层，所述第二阻挡层为氧化硅层。
在本公开实施例的另一种实现方式中，所述第二阻挡层的厚度与第一阻挡层的厚度之比为2:1至5:1。
在本公开实施例的另一种实现方式中，所述第二电极在所述衬底上的正投影位于所述复合阻挡层在所述衬底上的正投影内。
在本公开实施例的另一种实现方式中，所述外延层包括依次层叠在所述衬底上的第一半导体层、多量子阱层和第二半导体层，所述第二半导体层远离所述衬底的表面具有容纳槽，所述复合阻挡层位于所述容纳槽内；所述发光二极管还包括第一电极，所述外延层具有露出所述第一半导体层的凹槽，所述第一电极位于所述凹槽内且与所述第一半导体层电性相连。
在本公开实施例的另一种实现方式中，所述第一阻挡层位于所述容纳槽的底面和所述容纳槽的侧壁，所述第一阻挡层隔开所述第二半导体层和所述第二阻挡层。
在本公开实施例的另一种实现方式中，所述容纳槽的侧壁与所述容纳槽的底面之间的夹角为钝角。
在本公开实施例的另一种实现方式中，所述复合阻挡层远离所述衬底的表面与所述第二半导体层远离所述衬底的表面平齐。
在本公开实施例的另一种实现方式中，所述发光二极管还包括透明导电层，所述透明导电层位于所述第二半导体层和所述复合阻挡层远离所述衬底的表面，所述第二电极位于所述透明导电层远离所述衬底的表面。
本公开实施例提供了一种发光二极管的制备方法，所述发光二极管的制备方法包括：提供一衬底；在所述衬底上形成外延层；在所述外延层的表面上形成复合阻挡层，所述复合阻挡层包括依次层叠的第一阻挡层和第二阻挡层，所述第一阻挡层的折射率高于所述第二阻挡层的折射率；制作第二电极，所述第二电极位于所述复合阻挡层的表面，且与所述外延层电性相连。
本公开实施例提供的技术方案带来的有益效果至少包括：
本公开实施例提供的发光二极管包括依次层叠的衬底和外延层。外延层的表面设有复合阻挡层，复合阻挡层包括依次层叠的第一阻挡层和第二阻挡层，第一阻挡层的折射率高于第二阻挡层的折射率。并且，第二电极设置在复合阻挡层上，这样当外延层发光时，发出的光线会先进入第一阻挡层，当光线从第一阻挡层进入到第二阻挡层时，由于光线是从高折射率膜层向低折射率膜层入射，当光线的入射角超过由第一阻挡层和第二阻挡层限定的临界角时，就会发生全反射，从而避免外延层发出的光线入射到第二阻挡层，且还避免位于复合阻挡层上方的第二电极吸收光线。这样通过复合阻挡层将一部分射向电极的光线向衬底所在方向反射，能增大从出光面出射的光线的量，且还减少电极对光线的吸收，提升发光二极管的亮度和发光效率。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管的结构示意图；
图2是本公开实施例提供的一种光线在复合阻挡层中的光路图；
图3是本公开实施例提供的一种发光二极管的制备方法的流程图。
图中各标记说明如下：
10、衬底；
20、外延层；21、第一半导体层；22、多量子阱层；23、第二半导体层；24、凹槽；25、容纳槽；
30、复合阻挡层；31、第一阻挡层；32、第二阻挡层；
41、第一电极；42、第二电极；
50、透明导电层；51、u型GaN层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
图1是本公开实施例提供的一种发光二极管的结构示意图。如图1所示，该发光二极管包括：衬底10、外延层20、复合阻挡层30和第二电极42；
如图1所示，复合阻挡层30位于外延层20的表面，复合阻挡层30包括依次层叠的第一阻挡层31和第二阻挡层32，第一阻挡层31的折射率高于第二阻挡层32的折射率。
如图1所示，第二电极42位于复合阻挡层30远离衬底10的表面，且与外延层20电性相连。
本公开实施例提供的发光二极管包括依次层叠的衬底10和外延层20。外延层20的表面设有复合阻挡层30，复合阻挡层30包括依次层叠的第一阻挡层31和第二阻挡层32，第一阻挡层31的折射率高于第二阻挡层32的折射率。并且，第二电极42在复合阻挡层30上，这样当外延层20发光时，发出的光线会先进入第一阻挡层31，当光线从第一阻挡层31进入到第二阻挡层32时，由于光线是从高折射率膜层向低折射率膜层入射，当光线的入射角超过由第一阻挡层31和第二阻挡层32限定的临界角时，就会发生全反射，从而避免外延层20发出的光线入射到第二阻挡层32，且还避免位于复合阻挡层30上方的第二电极42吸收光线。这样通过复合阻挡层将一部分射向电极的光线向衬底10所在方向反射，能增大从出光面出射的光线的量，且还减少电极对光线的吸收，提升发光二极管的亮度和发光效率。
其中，第一阻挡层31和第二阻挡层32限定的临界角可以通过第一阻挡层31的折射率和第二阻挡层32的折射率确定。临界角的计算公式为：θ＝arcsin(n2/n1)。
式中，θ为临界角，n2为第二阻挡层32的折射率，n1为第二阻挡层32的折射率。
可选地，衬底10为蓝宝石衬底10。蓝宝石衬底10透光率比较高，即衬底10为透明衬底。且蓝宝石材料比较坚硬，化学特性比较稳定，使发光二极管具有良好的发光效果和稳定性。
如图1所示，外延层20包括依次层叠于衬底10上的第一半导体层21、多量子阱层22和第二半导体层23，第二半导体层23的表面具有露出第一半导体层21的凹槽24。
其中，发光二极管还包括第一电极41，第一电极41位于凹槽24内且与第一半导体层21电性相连，复合阻挡层30位于第二半导体层23上，第二电极42位于复合阻挡层30的表面且与第二半导体层23相连。
本公开实施例中，第一半导体层21和第二半导体层23中的一个为p型层，第一半导体层21和第二半导体层23中的另一个为n型层。
示例性地，第一半导体层21为n型层，第二半导体层23为p型层。
可选地，第一半导体层21为掺硅的n型GaN层。n型GaN层的厚度可为0.5μm至3μm。
可选地，多量子阱层22包括交替生长的InGaN量子阱层和GaN量子垒层。其中，其中，多量子阱层22可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。
作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的InGaN量子阱层和GaN量子垒层。
可选地，多量子阱层22的厚度可以为150nm至200nm。
可选地，第二半导体层23为掺镁的p型GaN层。p型GaN层的厚度可为0.5μm至3μm。
本公开实施例中，第一阻挡层31为氧化铝层，第二阻挡层32为氧化硅层。
其中，氧化铝的折射率为1.76，氧化硅的折射率为1.5。基于前述临界角的计算公式可以计算得到，临界角为60°。
由于氧化铝层的折射率高于氧化硅层的折射率，当光线从氧化铝层进入到氧化硅层时，若光线的入射角超过60°，光线就会在氧化铝层和氧化硅层的交界面发生全反射。这样入射角超过60°的光线均会被反射至衬底10所在的出光面；并且还避免了光线入射到第二电极而被第二电极吸收，从而增大从出光面出射的光线的量，且还减少电极对光线的吸收，提升发光二极管的亮度和发光效率。
可选地，第二阻挡层的厚度与第一阻挡层的厚度之比为2:1至5:1。
示例性地，第一阻挡层是氧化铝层，第二阻挡层是氧化硅层。
氧化硅层是复合阻挡层30中用于阻挡电流的膜层，因此，将氧化硅层的厚度设置比氧化铝层的厚度更大，能保证复合阻挡层30的电流阻挡效果。
示例性地，氧化硅层的厚度与氧化铝层的厚度之比为4:1。
可选地，第二电极42在衬底10上的正投影位于复合阻挡层30在衬底10上的正投影内。
通过将复合阻挡层30的正投影设置成大于第二电极的正投影，即让复合阻挡层30能完全遮挡第二电极，并且，外延层20发出的光线在一定入射角度下，会在复合阻挡层30处发生全反射。因此，能避免光线直接入射到第二电极而被吸收，能有效减少光线的吸收量，提升发光二极管的亮度和发光效率。
可选地，如图1所示，第二半导体层23远离衬底10的表面具有容纳槽25，复合阻挡层30位于容纳槽25内。
如图1所示，复合阻挡层30远离衬底10的表面与第二半导体层23远离衬底10的表面平齐。
通过将复合阻挡层30设置在容纳槽25内，并控制复合阻挡层30的表面与外延层20的表面平齐，以避免复合阻挡层30突出于外延层20的表面。这样就能让形成于复合阻挡层30的表面的膜层或第二电极与外延层20和复合阻挡层30更平整地接触，以防止形成于复合阻挡层30的表面的膜层或第二电极出现断裂的问题。
可选地，如图1所示，第一阻挡层31位于容纳槽25的底面和容纳槽25的侧壁，第一阻挡层31隔开第二半导体层23和第二阻挡层32。
本公开实施例中，第一阻挡层31铺设于容纳槽25的底面和容纳槽25的侧壁，即第一阻挡层31覆盖容纳槽25的内壁面。通过第一阻挡层31完全隔开第二阻挡层32和第二半导体层23，让外延层20各位置射向复合阻挡层30的光线，都能在第一阻挡层31和第二阻挡层32的分界面发生反射，减少射向第二电极的光线的量，提升发光二极管的亮度。
可选地，如图1所示，容纳槽25的侧壁为斜面，容纳槽25的侧壁与容纳槽25的底面之间的夹角为钝角。
示例性地，如图1所示，容纳槽25的侧壁与容纳槽25的底面之间的夹角为120°。
图2是本公开实施例提供的一种光线在复合阻挡层30中的光路图。如图2中X示意的光路，当光线的入射角超过临界角时，光线会在第一阻挡层31和第二阻挡层32的交界面发生全反射。
当光线的入射角小于临界角时，光线会通过第一阻挡层31入射至第二阻挡层32，且光路如图2中Y所示，光线入射到第二阻挡层32后会朝向容纳槽25的侧壁方向扩展。
如图2所示，在光线再次入射至第二阻挡层32和第一阻挡层31的交界面时，由于光线是从低折射率膜层向高折射率膜层入射，此时光线会发生折射，且折射角小于入射角，这样就让光线向着法线的方向偏转，从而让光线再次朝向衬底10所在方向出射，因此，能增大从出光面出射的光线的量，提升发光二极管的亮度和发光效率。
可选地，容纳槽25的深度为2000埃至3000埃。其中，氧化硅层的厚度与氧化铝层的厚度之比为2:1至5:1。
示例性地，容纳槽25的深度为2500埃，氧化硅层的厚度与氧化铝层的厚度之比为4:1。相应地，氧化硅层的厚度可以是2000埃，氧化铝层的厚度可以是500埃。
本公开实施例中，如图1所示，发光二极管还包括透明导电层50，透明导电层50位于第二半导体层23的表面和复合阻挡层30远离衬底10的表面，第二电极42位于透明导电层50的表面。
可选地，透明导电层50为氧化铟锡(Indium Tin Oxide，简称ITO)层。氧化铟锡层具有良好的透射率和低电阻率，采用氧化铟锡层作为透明导电层50能使得更多的光线从透明导电层50透射出，因而保证出效果；同时，由于电阻率低，因此，还便于载流子传导，提高注入效率。
可选地，透明导电层50为氧化铟锌(Indium Zinc Oxide，简称IZO)层。氧化铟锌层具有良好的透射率和低电阻率，采用氧化铟锌层作为透明导电层50能使得更多的光线从透明导电层50透射出，因而保证出效果；同时，由于电阻率低，因此，还便于载流子传导，提高注入效率。
示例性地，透明导电层50的厚度均可以为3000埃至6000埃。例如，透明导电层50的厚度为4000埃。
可选地，如图1所示，发光二极管还包括u型GaN层51，u型GaN层51位于沉衬底和外延层之间。
图3是本公开实施例提供的一种发光二极管的制备方法的流程图。如图3所示，该制备方法包括：
S11：提供一衬底10。
S12：在衬底10上形成外延层20。
其中，外延层20包括依次层叠在衬底10上的第一半导体层21、多量子阱层22和第二半导体层23，外延层20具有露出第一半导体层21的凹槽24。
S13：在外延层20的表面上形成复合阻挡层30。
其中，复合阻挡层30位于第二半导体层23的表面，复合阻挡层30包括依次层叠的第一阻挡层31和第二阻挡层32，第一阻挡层31的折射率高于第二阻挡层32的折射率。
S14：制作第二电极。
本公开实施例中，发光二极管还包括第一电极41，第一电极41位于凹槽24内且与第一半导体层21电性相连，第二电极42位于复合阻挡层30的表面，且与第二半导体层23电性相连。
该发光二极管的制备方法制备的发光二极管包括依次层叠的衬底10、第一半导体层21、多量子阱层22和第二半导体层23。其中，第二半导体层23设有复合阻挡层30，复合阻挡层30包括依次层叠的第一阻挡层31和第二阻挡层32，第一阻挡层31的折射率高于第二阻挡层32的折射率。并且，第二电极42设置在复合阻挡层30上，这样当外延层20发光时，发出的光线会先进入第一阻挡层31，当光线从第一阻挡层31进入到第二阻挡层32时，由于光线是从高折射率膜层向低折射率膜层入射，当光线的入射角超过由第一阻挡层31和第二阻挡层32限定的临界角时，就会发生全反射，从而避免外延层20发出的光线入射到第二阻挡层32，且还避免位于复合阻挡层30上方的第二电极吸收光线。这样通过复合阻挡层将一部分射向电极的光线向衬底10所在方向反射，能增大从出光面出射的光线的量，且还减少电极对光线的吸收，提升发光二极管的亮度和发光效率。
在步骤S11中，衬底10为蓝宝石衬底10、硅衬底10或碳化硅衬底10。衬底10可以为平片衬底10，也可以为图形化衬底10。
作为示例，本公开实施例中，衬底10为蓝宝石衬底10。蓝宝石衬底10为一种常用衬底10，技术成熟，成本低。具体可以为图形化蓝宝石衬底10或蓝宝石平片衬底10。
其中，可以对蓝宝石衬底10进行预处理，将蓝宝石衬底10置于MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉积)反应腔中，对蓝宝石衬底10进行烘烤处理12分钟至18分钟。作为示例，本公开实施例中，对蓝宝石衬底10进行烘烤处理15分钟。
具体地，烘烤温度可以为1000℃至1200℃，烘烤时MOCVD反应腔内的压力可以为100mbar至200mbar。
步骤S12中在衬底10上生长外延层20可以包括：通过MOCVD技术在蓝宝石衬底10上依次形成第一半导体层21、多量子阱层22和第二半导体层23。
其中，第一半导体层21为n型层，第二半导体层23为p型层。
可选地，第一半导体层21为掺硅的n型GaN层。n型GaN层的厚度可为0.5μm至3μm。
n型GaN层的生长温度可为1000℃至1100℃，n型GaN层的生长压力可为100torr至300torr。
可选地，多量子阱层22包括交替生长的InGaN量子阱层和GaN量子垒层。其中，其中，多量子阱层22可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。
生长多量子阱层22时，MOCVD反应室压力控制在200torr。生长InGaN量子阱层时，反应室温度为760℃至780℃。生长GaN量子垒层时，反应室温度为860℃至890℃。
作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的InGaN量子阱层和GaN量子垒层。
可选地，多量子阱层22的厚度可以为150nm至200nm。
可选地，第二半导体层23为掺镁的p型GaN层。p型GaN层的厚度可为0.5μm至3μm。
生长p型GaN层时，p型GaN层的生长压力可为200Torr至600Torr，p型GaN层的生长温度可为800℃至1000℃。
步骤S12中形成外延层20后，制备方法还包括：刻蚀第二半导体层23形成露出第一半导体层21的凹槽24。
步骤S13可以包括以下几步：
第一步，在第二半导体层23上刻蚀出容纳槽25。
示例性地，容纳槽25的深度可以是2000埃至3000埃。
第二步，在容纳槽25内沉积形成复合阻挡层30。
复合阻挡层30包括依次层叠的第一阻挡层31和第二阻挡层32。其中，第一阻挡层31可以是高折射率的氧化铝层，第二阻挡层32可以是低折射率的氧化硅层。两层阻挡层沉积后，让氧化硅层的表面与第二半导体层23的表面平齐。
在形成复合阻挡层30之后，制备方法还可以包括：在第二半导体层23的表面溅射形成透明导电层50。
示例性地，透明导电层50可以是ITO层或IZO层。
在步骤S13包括：在透明导电层50远离衬底10的表面制作第二电极42，在凹槽24内的第一半导体层21的表面制作第一电极41。
其中，位于第二半导体层23上的第二电极42以金铍为主体成分，位于第一半导体层21上的第一电极41以金锗为基层材料蒸镀，金锗合金蒸发时也需要保证蒸发的功率，避免蒸发时间超过秒钟，以防止合金成分的偏离，并进行退火。
本公开实施例中，制作第一电极和第二电极后，还可以在外延层20上制作保护层。
示例性地，本公开实施例中，保护层可以是氧化硅层。
最后，可以对蓝宝石衬底10进行隐形切割划裂，隐形切割划裂可以较好的减少亮度的损失。然后，测试得到发光二极管。
以上，并非对本公开作任何形式上的限制，虽然本公开已通过实施例揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。

Claims (8)

1.一种发光二极管，其特征在于，所述发光二极管包括：衬底(10)、外延层(20)、复合阻挡层(30)和第二电极(42)；
所述复合阻挡层(30)位于所述外延层(20)的表面，所述复合阻挡层(30)包括依次层叠的一层第一阻挡层(31)和一层第二阻挡层(32)，所述第一阻挡层(31)的折射率高于所述第二阻挡层(32)的折射率；
所述第二电极(42)位于所述复合阻挡层(30)远离所述衬底(10)的表面，且与所述外延层(20)电性相连；
所述外延层(20)包括依次层叠在所述衬底(10)上的第一半导体层(21)、多量子阱层(22)和第二半导体层(23)，所述第二半导体层(23)远离所述衬底(10)的表面具有容纳槽(25)，所述复合阻挡层(30)位于所述容纳槽(25)内，所述第一阻挡层(31)位于所述容纳槽(25)的底面和所述容纳槽(25)的侧壁，所述第一阻挡层(31)隔开所述第二半导体层(23)和所述第二阻挡层(32)，所述容纳槽(25)的侧壁与所述容纳槽(25)的底面之间的夹角为钝角；
所述容纳槽(25)的槽深等于所述第一阻挡层(31)的厚度和所述第二阻挡层(32)的厚度之和。
2.根据权利要求1所述的发光二极管，其特征在于，所述第一阻挡层(31)为氧化铝层，所述第二阻挡层(32)为氧化硅层。
3.根据权利要求1所述的发光二极管，其特征在于，所述第二阻挡层(32)的厚度与第一阻挡层(31)的厚度之比为2:1至5:1。
4.根据权利要求1所述的发光二极管，其特征在于，所述第二电极(42)在所述衬底(10)上的正投影位于所述复合阻挡层(30)在所述衬底(10)上的正投影内。
5.根据权利要求1至4任一项所述的发光二极管，其特征在于，所述发光二极管还包括第一电极(41)，所述外延层(20)具有露出所述第一半导体层(21)的凹槽(24)，所述第一电极(41)位于所述凹槽(24)内且与所述第一半导体层(21)电性相连。
6.根据权利要求5所述的发光二极管，其特征在于，所述复合阻挡层(30)远离所述衬底(10)的表面与所述第二半导体层(23)远离所述衬底(10)的表面平齐。
7.根据权利要求5所述的发光二极管，其特征在于，所述发光二极管还包括透明导电层(50)，所述透明导电层(50)位于所述第二半导体层(23)和所述复合阻挡层(30)远离所述衬底(10)的表面，所述第二电极(42)位于所述透明导电层(50)远离所述衬底(10)的表面。
8.一种发光二极管的制备方法，其特征在于，所述发光二极管的制备方法包括：
提供一衬底；
在所述衬底上形成外延层，所述外延层包括依次层叠在所述衬底上的第一半导体层、多量子阱层和第二半导体层，所述第二半导体层远离所述衬底的表面具有容纳槽；
在所述外延层的表面上形成复合阻挡层，所述复合阻挡层包括依次层叠的一层第一阻挡层和一层第二阻挡层，所述第一阻挡层的折射率高于所述第二阻挡层的折射率，所述复合阻挡层位于所述容纳槽内，所述第一阻挡层位于所述容纳槽的底面和所述容纳槽的侧壁，所述第一阻挡层隔开所述第二半导体层和所述第二阻挡层，所述容纳槽的侧壁与所述容纳槽的底面之间的夹角为钝角，所述容纳槽的槽深等于所述第一阻挡层的厚度和所述第二阻挡层的厚度之和；
制作第二电极，所述第二电极位于所述复合阻挡层的表面，且与所述外延层电性相连。
CN202210975513.9A 2022-08-15 2022-08-15 高亮发光二极管及其制备方法 Active CN115458652B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210975513.9A CN115458652B (zh) 2022-08-15 2022-08-15 高亮发光二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210975513.9A CN115458652B (zh) 2022-08-15 2022-08-15 高亮发光二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN115458652A CN115458652A (zh) 2022-12-09
CN115458652B true CN115458652B (zh) 2025-07-11

Family

ID=84299445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210975513.9A Active CN115458652B (zh) 2022-08-15 2022-08-15 高亮发光二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN115458652B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116014042B (zh) * 2023-01-03 2025-11-14 京东方华灿光电(苏州)有限公司 改善可靠性的发光二极管及其制备方法
CN116111017B (zh) * 2023-02-14 2025-10-03 京东方华灿光电(苏州)有限公司 提升光效的发光二极管及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346227A (zh) * 2013-07-03 2013-10-09 河北工业大学 一种氮化镓基发光二极管芯片及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489977A (zh) * 2013-09-29 2014-01-01 映瑞光电科技(上海)有限公司 具有全方位反射镜的发光二极管及其相应的制造方法
KR102131345B1 (ko) * 2014-02-07 2020-07-07 엘지이노텍 주식회사 발광소자
CN105374914B (zh) * 2015-11-09 2018-01-30 厦门乾照光电股份有限公司 一种led芯片及led芯片的制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346227A (zh) * 2013-07-03 2013-10-09 河北工业大学 一种氮化镓基发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
CN115458652A (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
JP4371029B2 (ja) 半導体発光素子およびその製造方法
US20170025575A1 (en) Light Emitting Diode Chip and Fabrication Method
US20120098009A1 (en) Semiconductor light emitting device and manufacturing method thereof
KR20090034590A (ko) 수직형 발광 소자
CN105938862A (zh) 一种GaN基发光二极管芯片及其制备方法
KR20140090346A (ko) 반도체 발광 소자
KR102612254B1 (ko) 발광 다이오드
KR101101858B1 (ko) 반도체 발광소자 및 그 제조방법
CN115458652A (zh) 高亮发光二极管及其制备方法
CN113903845A (zh) 微型发光二极管芯片及其制备方法
CN107919424B (zh) 一种发光二极管芯片及其制造方法
CN114927602B (zh) 微型发光二极管芯片及其制备方法
CN117334799A (zh) 改善金属迁移的发光二极管及其制备方法
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2005191220A (ja) 半導体発光素子およびその製造方法
CN115440864A (zh) 改善发光均匀性的发光二极管及其制备方法
KR20200049866A (ko) 투명 도전층 및 그 제조방법, 발광 다이오드
US20040144986A1 (en) Light emitting diode having anti-reflection layer and method of making the same
KR100793337B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
CN115668505A (zh) 发光器件阵列
CN117747729A (zh) 改善发光效果的发光二极管及其制备方法
US20130341591A1 (en) Light emitting diode structure and manufacturing method thereof
CN116666514A (zh) 改善光效的发光二极管及其制备方法
KR20240096811A (ko) 단일체로 통합된 마이크로-led들, 미니-led들, led 어레이들을 위한 복합 캐소드 접촉부
TWI595682B (zh) 發光元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant