CN115458523A - 制程微缩的版图结构及其设计方法 - Google Patents
制程微缩的版图结构及其设计方法 Download PDFInfo
- Publication number
- CN115458523A CN115458523A CN202211048471.0A CN202211048471A CN115458523A CN 115458523 A CN115458523 A CN 115458523A CN 202211048471 A CN202211048471 A CN 202211048471A CN 115458523 A CN115458523 A CN 115458523A
- Authority
- CN
- China
- Prior art keywords
- fin
- size
- mandrel
- layout
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 238000013461 design Methods 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title description 4
- 230000008569 process Effects 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 18
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 abstract description 4
- 230000006872 improvement Effects 0.000 abstract description 3
- 238000012360 testing method Methods 0.000 abstract description 3
- 238000012795 verification Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 23
- 238000001459 lithography Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000427 thin-film deposition Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种制程微缩的版图结构，包括：原始版图，原始版图包括Fin图层、mandrel图层；Fin图层包括多个依次分布的Fin图形，其中部分两Fin图形间的距离为第一尺寸，另一部分两Fin图形间的距离为第二尺寸；mandrel图层包括多个mandrel图形，对应两距离为第一值间的Fin图形间设有线宽为第三尺寸的mandrel图形，mandrel图形间的距离为第四尺寸，第三尺寸大于第一尺寸，第四尺寸大于第二尺寸。本发明改变cell版图来避开小Mandrel的制程挑战解决98％制程微缩的需求；cell内不存在伪栅,因此可省去FineCut,可同时解决fin残留问题及fin损伤的风险；在早期Test Vehicle验证阶段解决工艺上的挑战,避免客户加工时遭遇到良率提升的困难。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种制程微缩的版图结构及其设计方法。
背景技术
现有技术中，随机静态存储器cell采用的Mandrel(刻蚀后的牺牲层图形)画法为相似于小Mandrel结构，但由于在后续制程微缩98％的需求下,Mandrel＝36nm的部分会造成工艺上难以实现及控制的问题，原来的设计Mandrel宽度规整，对光刻和蚀刻都都比较有利，但是当遇到光刻设备受到限制，无法将间距缩小。
请参阅图1，示例性的，图1所示的为目前的6T SRAM(6晶体管静态随机存储器)的单元版图，其包括Fin图层、mandrel图层、用于连接栅极、连接源漏极金属层、和连接金属导线的接触孔层图形(301)、用于切割所述Fin结构的FinCut图形，Fin是由Mandrel的侧壁所定义出来的，一根Mandrel可定义2根Fin(鳍式结构)，原来的设计是两个bitcell需要用掉10根Mandrel(101至110)来定义Fin，但是真正有作用的Fin只有12根(201至212)，所以需要切割掉多余的8根，Mandrel＝36nm的部分会造成工艺上难以实现及控制的问题。
为解决上述问题，需要提出一种新型的制程微缩的版图结构及其设计方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种制程微缩的版图结构及其设计方法，用于解决现有技术中设计Mandrel宽度规整，对光刻和蚀刻都都比较有利，但是当遇到光刻设备受到限制，无法将间距缩小的问题。
为实现上述目的及其他相关目的，本发明提供一种制程微缩的版图结构及其设计方法包括：
原始版图，所述原始版图包括Fin图层、mandrel图层；
所述Fin图层包括多个依次分布的Fin图形，其中部分两所述Fin图形间的距离为第一尺寸，另一部分两所述Fin图形间的距离为第二尺寸；
所述mandrel图层包括多个mandrel图形，对应两距离为所述第一值间的所述Fin图形间设有线宽为第三尺寸的所述mandrel图形，所述mandrel图形间的距离为第四尺寸，所述第三尺寸大于所述第一尺寸，所述第四尺寸大于所述第二尺寸；其中，
所述mandrel图形用于转至晶圆上的牺牲层形成mandrel结构，进而在所述mandrel结构侧壁形成侧墙，之后通过去除所述mandrel结构，以所述侧墙为掩膜刻蚀形成Fin结构。
优选地，所述原始版图还包括用于连接栅极、连接源漏极金属层、和连接金属导线的接触孔层图形。
优选地，所述原始版图为SRAM版图。
优选地，所述两距离为所述第一值间的所述Fin图形位于所述SRAM版图中的位线单元。
优选地，所述第一尺寸小于或等于36纳米。
优选地，所述第二尺寸大于所述第一尺寸。
一种制程微缩的版图结构的设计方法，包括：
步骤一、获取所述原始版图的设计参数，所述原始版图包括Fin图层、mandrel图层；
所述Fin图层包括多个依次分布的Fin图形，其中部分两所述Fin图形间的距离为第一尺寸，另一部分两所述Fin图形间的距离为第二尺寸；
步骤二、改变所述mandrel图层中的所述mandrel图形的设计参数，得到修改后版图，使得对应两距离为所述第一值间的所述Fin图形间的所述mandrel图形线宽为第三尺寸，所述mandrel图形间的距离为第四尺寸，所述第三尺寸大于所述第一尺寸，所述第四尺寸大于所述第二尺寸；其中，
所述mandrel图形用于转至晶圆上的牺牲层形成mandrel结构，进而在所述mandrel结构侧壁形成侧墙，之后通过去除所述mandrel结构，以所述侧墙为掩膜刻蚀形成Fin结构；
步骤三、验证所述修后版图的制程范围和工艺窗口是否符合目标值，若是，则出版所述修改后版图。
优选地，所述原始版图还包括用于连接栅极、连接源漏极金属层、和连接金属导线的接触孔层图形，步骤二中保留所述接触孔层图形。
优选地，所述原始版图为SRAM版图。
优选地，所述两距离为所述第一值间的所述Fin图形位于所述SRAM版图中的位线单元。
优选地，所述原始版图还包括用于切割所述Fin结构的FinCut图形，步骤二删除所述FinCut图形。
优选地，所述第一尺寸小于或等于36纳米。
优选地，所述第二尺寸大于所述第一尺寸。
如上所述，本发明的制程微缩的版图结构及其设计方法，具有以下有益效果：
本发明改变cell版图来避开小Mandrel的制程挑战解决98％制程微缩的需求；cell内不存在伪栅,因此可省去FineCut,可同时解决fin残留问题及fin损伤的风险；在早期Test Vehicle验证阶段解决工艺上的挑战,避免客户加工时遭遇到良率提升的困难。
附图说明
图1显示为现有技术的随机静态存储器cell版图示意图；
图2A至D分别显示为本发明实施例的改进型随机静态存储器cell版图、Fin图层、mandrel图层和接触孔图层示意图；
图3A至D显示为本发明的版图在实际工艺的加工示意图；
图4显示为本发明的制程微缩的版图结构的设计方法示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2A，本发明提供一种制程微缩的版图结构，包括：
原始版图，原始版图包括Fin图层(如图2B所示)、mandrel图层(如图2C所示)；即使用自对准双重成像技术(Self-aligned Double Patterning,SADP)，一次光刻完成后，相继使用非光刻工艺步骤(薄膜沉积、刻蚀等)实现对光刻图形的空间倍频。最后，使用另外一次光刻和刻蚀把多余的图形去掉。
因此，SADP工艺的难度主要是如何对光刻、刻蚀和薄膜沉积等工艺做集成。对设计工程师也有新的挑战，设计的版图必须符合一定的规则：换言之，只有符合一定规则的设计才适合使用SADP工艺。
SADP的关键工艺流程如图3A至D所示：先在衬底表面沉积一层牺牲材料503(sacrifice layer)，一般是CVD材料，牺牲材料503的表面形成有抗反射涂层504和光刻胶层506；然后进行光刻和刻蚀，把掩模上的图形转移到牺牲材料503层上。牺牲材料503上的图形又被称为“mandrel507”或“core"。使用原子层沉积技术(atomic layer deposition,ALD)在“mandrel507”的表面和侧面沉积一层厚度相对比较均匀的薄膜(称为“spacer508”材料)。使用反应离了刻蚀工艺把沉积的“spacer508”材料再刻蚀掉，这个步骤被称为“etchback”。由于“mandrel507”侧壁的几何效应，沉积在图形两侧的材料会残留下来，形成所谓的“spacer508”。使用选择性强的腐蚀液把“mandrel507”去掉，只留下“spacer508”在衬底表面。“spacer508”图形的周期是光刻图形的一半，实现了空间图形密度的倍增。最后，再使用等离子刻蚀把“spacer508”图形转移到衬底里的硬掩模502上。有些文献又把这种技术叫做侧壁成像工艺(sidewall imaging process,SIP)。
“mandrel507”、“spacer508”和硬掩模材料的选取是工艺成功的关键，它们必须保证有较好的刻蚀选择性。例如，“mandrel507”材料可以是多晶硅，“spacer508”材料可以SiO2，而衬底上的硬掩模502可以是SiN或多晶硅。掩模上的图形可以设计成占空比(线宽：间距)为1：3的图形；通过精确调整ALD和“etch back”的工艺参数，可以使得“spacer508”的宽度与“mandrel507”线宽一样，最后在硬掩模上形成1:1的图形，实现空间频率加倍。
在本发明的实施方式中，请参阅图2D，原始版图还包括用于连接栅极、连接源漏极金属层、和连接金属导线的接触孔层图形。
在本发明的实施方式中，原始版图为SRAM版图。
Fin图层包括多个依次分布的Fin图形，其中部分两Fin图形间的距离为第一尺寸，另一部分两Fin图形间的距离为第二尺寸；
mandrel图层包括多个mandrel图形，对应两距离为第一值间的Fin图形间设有线宽为第三尺寸的mandrel图形，mandrel图形间的距离为第四尺寸，第三尺寸大于第一尺寸，第四尺寸大于第二尺寸；其中，
mandrel图形用于转至晶圆上的牺牲层形成mandrel结构，进而在mandrel结构侧壁形成侧墙，之后通过去除mandrel结构，以侧墙为掩膜刻蚀形成Fin结构，让蚀刻的难度稍微增加，但是却能让出更大的工艺余裕给光刻制程。。
在本发明的实施方式中，两距离为第一值间的Fin图形位于SRAM版图中的位线单元。
在本发明的实施方式中，第一尺寸小于或等于36纳米。
在本发明的实施方式中，第二尺寸大于第一尺寸。
示例性的，图1所示的为目前的6T SRAM(6晶体管静态随机存储器)的单元版图，其包括Fin图层、mandrel图层、用于连接栅极、连接源漏极金属层、和连接金属导线的接触孔层图形(301)、用于切割Fin结构的FinCut图形，Fin是由Mandrel的侧壁所定义出来的，一根Mandrel可定义2根Fin(鳍式结构)，原来的设计是两个bitcell需要用掉10根Mandrel(101至110)来定义Fin，但是真正有作用的Fin只有12根(201至212)，所以需要切割掉多余的8根，部分Mandrel图形的宽度分别为36纳米和46纳米，Mandrel宽度为36nm的部分会造成工艺上难以实现及控制的问题。
示例性的，图2所示的为本发明实施例改进型的6T SRAM(6晶体管静态随机存储器)的单元版图，其包括Fin图层、mandrel图层、用于连接栅极、连接源漏极金属层、和连接金属导线的接触孔层图形(301)，部分Fin间的距离为36纳米，部分Fin间的距离分别为92纳米、82纳米和102纳米，新的设计只有6根Mandrel图形(401至406)，选择6根Mandrel图形中宽度较小的部分进行适当增大，例如将原宽度为36纳米的部分调整为38纳米，且增大Mandrel图形间的距离，例如将原92纳米的部分调整为101纳米，82纳米的部分调整为101纳米，102纳米的部分调整为120纳米，因此不需要做Fine Cut，只改动Mandrel层及FineCut层，透过调整有效的Fin来确保足够的制程范围和工艺窗口，让蚀刻的难度稍微增加，但是却能让出更大的工艺余裕给光刻制程。。
本发明还提供了一种与支持微缩的版图结构对应的设计方法，包括：
步骤一、获取原始版图的设计参数，原始版图包括Fin图层(如图2B所示)、mandrel图层(如图2C所示)；即使用自对准双重成像技术(Self-aligned Double Patterning,SADP)，一次光刻完成后，相继使用非光刻工艺步骤(薄膜沉积、刻蚀等)实现对光刻图形的空间倍频。最后，使用另外一次光刻和刻蚀把多余的图形去掉。
因此，SADP工艺的难度主要是如何对光刻、刻蚀和薄膜沉积等工艺做集成。对设计工程师也有新的挑战，设计的版图必须符合一定的规则：换言之，只有符合一定规则的设计才适合使用SADP工艺。
SADP的关键工艺流程如图3A至D所示：先在衬底表面沉积一层牺牲材料503(sacrifice layer)，一般是CVD材料，牺牲材料503的表面形成有抗反射涂层504和光刻胶层506；然后进行光刻和刻蚀，把掩模上的图形转移到牺牲材料503层上。牺牲材料503上的图形又被称为“mandrel507”或“core"。使用原子层沉积技术(atomic layer deposition,ALD)在“mandrel507”的表面和侧面沉积一层厚度相对比较均匀的薄膜(称为“spacer508”材料)。使用反应离了刻蚀工艺把沉积的“spacer508”材料再刻蚀掉，这个步骤被称为“etchback”。由于“mandrel507”侧壁的几何效应，沉积在图形两侧的材料会残留下来，形成所谓的“spacer508”。使用选择性强的腐蚀液把“mandrel507”去掉，只留下“spacer508”在衬底表面。“spacer508”图形的周期是光刻图形的一半，实现了空间图形密度的倍增。最后，再使用等离子刻蚀把“spacer508”图形转移到衬底里的硬掩模502上。有些文献又把这种技术叫做侧壁成像工艺(sidewall imaging process,SIP)。
“mandrel507”、“spacer508”和硬掩模材料的选取是工艺成功的关键，它们必须保证有较好的刻蚀选择性。例如，“mandrel507”材料可以是多晶硅，“spacer508”材料可以SiO2，而衬底上的硬掩模502可以是SiN或多晶硅。掩模上的图形可以设计成占空比(线宽：间距)为1：3的图形；通过精确调整ALD和“etch back”的工艺参数，可以使得“spacer508”的宽度与“mandrel507”线宽一样，最后在硬掩模上形成1:1的图形，实现空间频率加倍。
Fin图层包括多个依次分布的Fin图形，其中部分两Fin图形间的距离为第一尺寸，另一部分两Fin图形间的距离为第二尺寸；
在本发明的实施方式中，原始版图还包括用于连接栅极、连接源漏极金属层、和连接金属导线的接触孔层图形，步骤二中保留接触孔层图形。
在本发明的实施方式中，原始版图为SRAM版图。
步骤二、改变mandrel图层中的mandrel图形的设计参数，得到修改后版图，使得对应两距离为第一值间的Fin图形间的mandrel图形线宽为第三尺寸，mandrel图形间的距离为第四尺寸，第三尺寸大于第一尺寸，第四尺寸大于第二尺寸；其中，
mandrel图形用于转至晶圆上的牺牲层形成mandrel结构，进而在mandrel结构侧壁形成侧墙，之后通过去除mandrel结构，以侧墙为掩膜刻蚀形成Fin结构，让蚀刻的难度稍微增加，但是却能让出更大的工艺余裕给光刻制程。；
在本发明的实施方式中，两距离为第一值间的Fin图形位于SRAM版图中的位线单元。
在本发明的实施方式中，原始版图还包括用于切割Fin结构的FinCut图形，步骤二删除FinCut图形,形成如图2D所示的结构。
在本发明的实施方式中，第一尺寸小于或等于36纳米。
在本发明的实施方式中，第二尺寸大于第一尺寸。
步骤三、验证修后版图的制程范围和工艺窗口是否符合目标值，若是，则出版修改后版图，具体地，可通过两张光罩分别将修正后的Fin图层、mandrel图层转移至光刻胶上，之后量测显影后的光刻胶层。
示例性的，图1所示的为目前的6T SRAM(6晶体管静态随机存储器)的单元版图，其包括Fin图层、mandrel图层、用于连接栅极、连接源漏极金属层、和连接金属导线的接触孔层图形(301)、用于切割Fin结构的FinCut图形，Fin是由Mandrel的侧壁所定义出来的，一根Mandrel可定义2根Fin(鳍式结构)，原来的设计是两个bitcell需要用掉10根Mandrel(101至110)来定义Fin，但是真正有作用的Fin只有12根(201至212)，所以需要切割掉多余的8根，部分Mandrel图形的宽度分别为36纳米和46纳米，Mandrel宽度为36nm的部分会造成工艺上难以实现及控制的问题。
示例性的，图2所示的为本发明实施例改进型的6T SRAM(6晶体管静态随机存储器)的单元版图，其包括Fin图层、mandrel图层、用于连接栅极、连接源漏极金属层、和连接金属导线的接触孔层图形(301)，部分Fin间的距离为36纳米，部分Fin间的距离分别为92纳米、82纳米和102纳米，新的设计只有6根Mandrel图形(401至406)，选择6根Mandrel图形中宽度较小的部分进行适当增大，例如将原宽度为36纳米的部分调整为38纳米，且增大Mandrel图形间的距离，例如将原92纳米的部分调整为101纳米，82纳米的部分调整为101纳米，102纳米的部分调整为120纳米，因此不需要做Fine Cut，只改动Mandrel层及FineCut层，透过调整有效的Fin来确保足够的制程范围和工艺窗口，让蚀刻的难度稍微增加，但是却能让出更大的工艺余裕给光刻制程。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明改变cell版图来避开小Mandrel的制程挑战解决98％制程微缩的需求；cell内不存在伪栅,因此可省去FineCut,可同时解决fin残留问题及fin损伤的风险；在早期Test Vehicle验证阶段解决工艺上的挑战,避免客户加工时遭遇到良率提升的困难。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种制程微缩的版图结构，其特征在于，包括：
原始版图，所述原始版图包括Fin图层、mandrel图层；
所述Fin图层包括多个依次分布的Fin图形，其中部分两所述Fin图形间的距离为第一尺寸，另一部分两所述Fin图形间的距离为第二尺寸；
所述mandrel图层包括多个mandrel图形，对应两距离为所述第一值间的所述Fin图形间设有线宽为第三尺寸的所述mandrel图形，所述mandrel图形间的距离为第四尺寸，所述第三尺寸大于所述第一尺寸，所述第四尺寸大于所述第二尺寸；其中，
所述mandrel图形用于转至晶圆上的牺牲层形成mandrel结构，进而在所述mandrel结构侧壁形成侧墙，之后通过去除所述mandrel结构，以所述侧墙为掩膜刻蚀形成Fin结构。
2.根据权利要求1所述的制程微缩的版图结构，其特征在于：所述原始版图还包括用于连接栅极、连接源漏极金属层、和连接金属导线的接触孔层图形。
3.根据权利要求1所述的制程微缩的版图结构，其特征在于：所述原始版图为SRAM版图。
4.根据权利要求3所述的制程微缩的版图结构，其特征在于：所述两距离为所述第一值间的所述Fin图形位于所述SRAM版图中的位线单元。
5.根据权利要求1所述的制程微缩的版图结构，其特征在于：所述第一尺寸小于或等于36纳米。
6.根据权利要求1所述的制程微缩的版图结构，其特征在于：所述第二尺寸大于所述第一尺寸。
7.根据权利要求1至6任一项所述的制程微缩的版图结构的设计方法，其特征在于，至少包括：
步骤一、获取所述原始版图的设计参数，所述原始版图包括Fin图层、mandrel图层；所述Fin图层包括多个依次分布的Fin图形，其中部分两所述Fin图形间的距离为第一尺寸，另一部分两所述Fin图形间的距离为第二尺寸；
步骤二、改变所述mandrel图层中的所述mandrel图形的设计参数，得到修改后版图，使得对应两距离为所述第一值间的所述Fin图形间的所述mandrel图形线宽为第三尺寸，所述mandrel图形间的距离为第四尺寸，所述第三尺寸大于所述第一尺寸，所述第四尺寸大于所述第二尺寸；其中，
所述mandrel图形用于转至晶圆上的牺牲层形成mandrel结构，进而在所述mandrel结构侧壁形成侧墙，之后通过去除所述mandrel结构，以所述侧墙为掩膜刻蚀形成Fin结构；
步骤三、验证所述修后版图的制程范围和工艺窗口是否符合目标值，若是，则出版所述修改后版图。
8.根据权利要求7所述的制程微缩的版图结构的设计方法，其特征在于：所述原始版图还包括用于连接栅极、连接源漏极金属层、和连接金属导线的接触孔层图形，步骤二中保留所述接触孔层图形。
9.根据权利要求7所述的制程微缩的版图结构的设计方法，其特征在于：所述原始版图为SRAM版图。
10.根据权利要求9所述的制程微缩的版图结构的设计方法，其特征在于：所述两距离为所述第一值间的所述Fin图形位于所述SRAM版图中的位线单元。
11.根据权利要求7所述的制程微缩的版图结构的设计方法，其特征在于：所述原始版图还包括用于切割所述Fin结构的FinCut图形，步骤二删除所述FinCut图形。
12.根据权利要求7所述的制程微缩的版图结构的设计方法，其特征在于：所述第一尺寸小于或等于36纳米。
13.根据权利要求7所述的制程微缩的版图结构的设计方法，其特征在于：所述第二尺寸大于所述第一尺寸。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211048471.0A CN115458523A (zh) | 2022-08-30 | 2022-08-30 | 制程微缩的版图结构及其设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211048471.0A CN115458523A (zh) | 2022-08-30 | 2022-08-30 | 制程微缩的版图结构及其设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115458523A true CN115458523A (zh) | 2022-12-09 |
Family
ID=84301265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211048471.0A Pending CN115458523A (zh) | 2022-08-30 | 2022-08-30 | 制程微缩的版图结构及其设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115458523A (zh) |
-
2022
- 2022-08-30 CN CN202211048471.0A patent/CN115458523A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11935756B2 (en) | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same | |
| US9704845B2 (en) | Methods for linewidth modification and apparatus implementing the same | |
| US7659208B2 (en) | Method for forming high density patterns | |
| TWI531032B (zh) | 記憶體線路結構以及其半導體線路製程 | |
| TWI517247B (zh) | 一種半導體線路結構暨其製程 | |
| TWI488238B (zh) | 一種半導體線路製程 | |
| US8034544B2 (en) | Method for forming fine contact hole pattern of semiconductor device | |
| Chen et al. | Technological merits, process complexity, and cost analysis of self-aligned multiple patterning | |
| US8518820B2 (en) | Methods for forming contacts in semiconductor devices | |
| US8329592B2 (en) | Method of fabricating semiconductor device, and photomask | |
| CN103843114A (zh) | 利用多个关键尺寸的侧壁图像转移 | |
| JP2004014737A (ja) | 半導体装置およびその製造方法 | |
| CN115458523A (zh) | 制程微缩的版图结构及其设计方法 | |
| CN111341725B (zh) | 半导体图案的制作方法 | |
| US20080076047A1 (en) | Method of forming image contour for predicting semiconductor device pattern | |
| CN112447513A (zh) | 半导体结构及其形成方法 | |
| CN113394092B (zh) | 半导体结构及其形成方法 | |
| KR102568607B1 (ko) | 피치 이완 및 이온 충격을 통한 방향성 단부 푸싱을 사용한 피처 패터닝 | |
| CN113838798B (zh) | 一种刻蚀方法 | |
| CN114038754B (zh) | 一种改善FinFET晶背工艺的方法 | |
| CN112670245B (zh) | 半导体元件的制作方法 | |
| CN115841949A (zh) | 沟槽深度不一致的改善方法 | |
| TW515007B (en) | Method for producing dense pattern by spacer | |
| CN115458408A (zh) | 鳍式场效应管的刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |