CN115448758A - 一种ltcc基板的制作方法及ltcc基板 - Google Patents

一种ltcc基板的制作方法及ltcc基板 Download PDF

Info

Publication number
CN115448758A
CN115448758A CN202211127165.6A CN202211127165A CN115448758A CN 115448758 A CN115448758 A CN 115448758A CN 202211127165 A CN202211127165 A CN 202211127165A CN 115448758 A CN115448758 A CN 115448758A
Authority
CN
China
Prior art keywords
layer
nickel
silver
ltcc substrate
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211127165.6A
Other languages
English (en)
Other versions
CN115448758B (zh
Inventor
甘志华
吴雷
苗春蕾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Qixing Huachuang Microelectronics Co ltd
Original Assignee
Beijing Qixing Huachuang Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Qixing Huachuang Microelectronics Co ltd filed Critical Beijing Qixing Huachuang Microelectronics Co ltd
Priority to CN202211127165.6A priority Critical patent/CN115448758B/zh
Publication of CN115448758A publication Critical patent/CN115448758A/zh
Application granted granted Critical
Publication of CN115448758B publication Critical patent/CN115448758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81—Coating or impregnation
    • C04B41/89—Coating or impregnation for obtaining at least two superposed coatings having different compositions
    • C04B41/90—Coating or impregnation for obtaining at least two superposed coatings having different compositions at least one coating being a metal
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/52—Multiple coating or impregnating multiple coating or impregnating with the same composition or with compositions only differing in the concentration of the constituents, is classified as single coating or impregnation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods

Abstract

本申请涉及一种LTCC基板的制作方法及LTCC基板，提供LTCC基板，所述LTCC基板具有上表面及与上表面相背的下表面；在所述LTCC基板的上表面印刷银浆料，通过低温共烧工艺使银浆料形成银导体层；在所述银导电层的表面形成图形化的掩膜层，所述掩膜层中开设至少一个开口，所述开口暴露预设位置的所述银导体层；在所述银导体层的表面通过蒸镀的方式形成镍金层；去除掩膜层表面的镍金层；以及去除掩膜层，所述镍金层仅形成于所述预设位置的所述银导体层表面，便获得LTCC基板。本发明能够在LTCC基板表面同时形成金和银导体层。

Description

一种LTCC基板的制作方法及LTCC基板
技术领域
本申请涉及微电子芯片封装技术领域，尤其是涉及一种LTCC基板的制作方法及LTCC基板。
背景技术
LTCC低温共烧陶瓷(Low Temperature Co-fired Ceramic )是一种新型多层基板工艺技术，采用配套的材料体系，烧结温度低，可与金属导体共烧，采用多层LTCC基板制作的产品具有组装密度高、体积小、重量轻、性能优良、功能多样及低成本等特点，具有极大的竞争优势，得到广泛的应用。
随着产品向高密度、小型化、高散热方向发展，但要求基板表层既有适合再流焊的银导体，又有适合芯片金丝键合的金导体的需求越来越强烈，目前LTCC基板表层导体制作主要采用金浆料和银浆料。由于金浆料和银浆料烘干后直接搭接在一起，850℃高温共烧时金和银会互溶，银迁移速度远远高于金的迁移速度，形成Kirkendall效应，烧结后银导体侧会形成空洞，导致银和金断开，无法形成电气连接。
因此，需要一种制备表层导体不易断开的LTCC基板的制作方法及LTCC基板。
发明内容
本申请提供一种LTCC基板的制作方法，通过蒸镀的方式将镍金层与银导体层分级镀成，以使LTCC基板能够同时具有高平整度的金和银导体。
采用如下技术方案：
提供初始基板，所述初始基板具有上表面及与上表面相背的下表面；
在所述初始基板的上表面印刷银浆料，通过低温共烧工艺使银浆料形成银导体层；
在所述银导电层的表面形成图形化的掩膜层，所述掩膜层中开设至少一个开口，所述开口暴露预设位置的所述银导体层；
在所述银导体层的表面形成镍金层；
去除掩膜层表面的镍金层；以及
去除掩膜层，所述镍金层仅形成于所述预设位置的所述银导体层表面，便获得LTCC基板。
通过采用上述技术方案，通过在掩膜层设置开口，使银导体层暴露在掩膜层中，再通过蒸镀工艺将镍金层蒸镀至掩膜层以及暴露的银导体层表面，使得LTCC基板表面同时形成金和银导体层，并且使用蒸镀工艺使得位于开口中银导体层蒸镀有平整的镍金层。
可选的，在形成镍金层之前还包括采用离子刻蚀对所述银导电层进行离子刻蚀，以去除所述银导电层表面的氧化层。
通过采用上述技术方案，使用离子刻蚀去除银导体层表面的氧化层，使得银导体层与蒸镀的镍金层吸附性更好，以提高蒸镀镍金层与银导体层之间的附着力。
可选的，所述掩膜层的材料为包封釉。
通过采用上述技术方案，包封釉能够长时间耐高温并且能够在蒸镀镍金过程中阻挡蒸发的镍金渗透到掩膜层下方的银导体和初始基板上，还可以在蒸镀工序完成后快速清理掩膜层。
可选的，所述镍金层的去除方法包括通过胶带或胶体将掩膜层表面的所述镍金层去除。
通过采用上述技术方案，因为镍金在掩膜层表层的附着力非常低，可以使用带粘性的胶带或胶体去除掩膜层表面的镍金层，而蒸镀在银导体层表面的镍金层与银导体层的附着力较强不会因为胶带或胶体被去除，故而有效地保留了需要保留在银导体层表面的镍金层。
可选的，所述掩膜层的去除方法包括将所述LTCC基板浸泡于碳氢混合溶剂中，待所述掩膜层软化后，去除所述掩膜层。
通过采用上述技术方案，将LTCC基板浸泡于碳氢混合溶剂，通过碳氢混合溶剂破坏掩膜层的物理性质，进而使掩膜层软化，并且碳氢混合溶剂为有机溶剂无法和银导体层和镍金层反应，既能够去除掩膜层，又能保护银导体层和镍金层不受影响。
可选的，所述掩膜层中掩膜图形的公差尺寸为-20μm～20μm。
通过采用上述技术方案，公差尺寸超过20μm则掩膜图形过大，蒸镀的镍金层超出银导体层过多，容易与相邻导体安全距离不够；公差尺寸小于-20μm则掩膜图形过小，银导体层只有中间部位蒸镀了镍金层，提高了组装难度。
可选的，所述镍金层中镍层的厚度为1.5～6μm，所述镍金层中金层的厚度为0.2～1.3μm。
通过采用上述技术方案，若蒸镀的镍层低于1.5μm，镍层不够致密，阻止金银互相扩散的能力就较弱，如果镍层高于6μm，基板蒸镀时间会大幅度延长，会导致掩膜层变得更加坚硬更难清洗；若蒸镀的金层低于0.2μm，金层致密度不够，无法保护镍层不氧化，而且没有足够的硬度，在金丝键合时容易脱落，若金层高于1.3μm，既会使成本增加，又会大幅度增加蒸镀时间，使得掩膜层受热时间过长，后续掩膜层的清洗比较困难。
可选的，所述镍层蒸镀时间为90～120分钟，所述金层蒸镀时间为20～30分钟。
通过采用上述技术方案，蒸镀时镍与金均为匀速蒸发，此蒸镀时间是为保证镍层与金层蒸镀至所需的最优生产厚度，若时间过短则蒸镀层厚度不够，若时间过长则蒸镀层超出厚度范围。
可选的，在所述银导体层的表面通过蒸镀的方式形成镍金层的方法包括：
提供工装夹具，将所述初始基板装载于所述工装夹具内压紧，并将所述工装夹具与蒸镀伞架固定，且所述工装夹具显露初始待需要蒸镀的表面；
对所述初始基板待蒸镀的表面蒸镀镍金层；以及
在所述镍层的表面蒸镀金层。
通过采用上述技术方案，使用工装夹具能够一次装载多片初始基板，通过使用工装夹具既能装载多块初始基板有效提升蒸镀的效率，又能保护掩膜层不被工装夹具损伤。
一种LTCC基板，包括：初始基板；设置于所述初始基板表面的金属膜层，所述金属膜层包括所述银导体层和所述镍金层，所述镍金层设置于预设位置的所述银导体层表面。
通过采用上述技术方案，提供了一种同时具有银导体层和镍金层的LTCC基板，又能够保证银导体层和镍金层具有较高的平整度，以使LTCC基板表层导体能够满足再流焊接、金丝键合，并能够组装倒装焊芯片等高密度器件的效果。
综上所述，本申请包括以下至少一种有益技术效果：
1.通过在掩膜层设置开口，使银导体层暴露在掩膜层中，再通过蒸镀工艺将镍金层蒸镀至掩膜层以及暴露的银导体层表面，使得LTCC基板表面同时形成金和银导体层，并且使用蒸镀工艺使得位于开口中银导体层蒸镀有平整的镍金层；
2.能够通过控制蒸镀参数将蒸镀的镍层与金层的厚度控制在较优生产厚度,以满足LTCC基板表层导体能够同时实现再流焊接、金丝键合，并能够组装倒装焊芯片等高密度器件的效果。
附图说明
图1是本申请提供的一种LTCC基板的制作方法的流程图；
图2是本申请实施例提供的在初始基板表面形成银导体层的剖面示意图；
图3是本申请实施例提供的在银导体层表面形成掩膜层的剖面示意图；
图4是本申请实施例提供的在掩膜层层表面形成镍金层的剖面示意图；
图5是本申请实施例提供的去除掩膜层层表面形成镍金层的剖面示意图；
图6是本申请实施例提供LTCC基板的剖面示意图；
图7是图6中A处的放大示意图；
图8是本申请实施例提供的一种工装夹具结构示意图；
图9是本申请实施例提供装有器件的LTCC基板的结构示意图。
附图标记说明：100、LTCC基板；1、初始基板；2、银导体层；3、掩膜层；4、镍金层；41、镍层；42、金层；5、盖板；6、垫板；7、夹具；71、第一安装槽；72、第二安装槽；73、通孔；8、再流焊器件；9、倒装焊器件；10、芯片。
具体实施方式
以下结合附图1-9对本申请作进一步详细说明。
本申请实施例公开一种LTCC基板100的制作方法，如图1所示，该方法包括步骤S101-S106。
步骤S101，提供初始基板1，初始基板1具有上表面及与上表面相背的下表面；
在一种示例中，初始基板1为已知的多层板叠加结构，譬如，在本实施例中，初始基板1具有多个线路层，相邻的线路层之间通过绝缘层绝缘，线路层与线路层通过导电孔实现线路的导通。
步骤S102，在初始基板1的上表面印刷银浆料，通过低温共烧工艺使银浆料形成银导体层2。在本实施例中，银导体层2为多个间隔设置的导电垫。
可以理解，在初始基板1的上表面及下表面均可以制作形成银导体层2。
在一种示例中，如图2所示，在初始基板1的上表面形成银导体层2。银导体层2作为后续工艺的支撑结构。在一个示例中，银导体层2为陶瓷粉和银浆料混合形成的流延浆料经过等静压成型，并通过低温共烧形成在初始基板1的上表面，以保证形成的银导体层2具有高平整度，后续利于在银导体层2的表面进行倒装焊芯片等高密度器件的组装。
步骤S103，在银导电层的表面形成图形化的掩膜层3，掩膜层3中开设至少一个开口，开口暴露预设位置的银导体层2。也就是说，步骤S102，形成的银导体层2后续作为两个部分，一部分是用于预设位置处的银导体层2的表面是后续步骤中用于形成镍金层4的位置，另一部分的银导体层2作为导电垫，用于焊接再流焊器。其中，预设位置为需要蒸镀到银导体表层的镍金层4在掩膜层3中预留的位置。
在一种示例中，如图3所示，通过图形化工艺形成掩膜层3和对应的开口，例如通过旋涂或者贴片形成整体的掩膜层3，然后再通过曝光、显影、去胶等工艺，实现对掩膜层3的开口，最后固化形成对应结构。在一种示例中，掩膜层3可以通过丝网印刷或感光胶曝光的方式制作，在掩膜层3开口时需要注意的是要保证掩膜图形的公差尺寸需要控制在-20～20μm之间，掩膜层3材料可以选用玻璃含量高的电子浆料（其中，玻璃含量高于50%）或者耐高温的感光胶（其中，感光胶至少需要能够耐受200℃的高温），并且使用的掩膜层3材料既能够阻挡镍金渗透至银导体层2和初始基板1上，又可以在蒸镀工序完成后，快速的清洗干净。
步骤S104，在银导体层2的表面通过蒸镀的方式形成镍金层4。
在一种示例中，如图4所示，在银导体层2的表面通过蒸镀的方式形成镍金层4，其中，分别在位于开口中的银导体层2表面形成镍金层4和在掩膜层3表面形成镍金层4。蒸镀初始基板1需要使用电子束蒸发机蒸镀镍金层4，LTCC基板100装载于工装夹具内部，并通过垫板6将初始基板1压紧，将初始基板1放置在电子束蒸发机顶部并通过电子束蒸发机伞架上的弹片压住工装夹具进行固定，通过工装夹具装载初始基板1以实现将初始基板1固定以及保护掩膜层3的目的。
步骤S105，去除掩膜层3表面的镍金层4。请参阅图7，镍金层4包括形成银导体层2表面的镍层41以及位于镍层41表面的金层42。
在一种示例中，因为镍金在掩膜层3表层的附着力非常低，使用带粘性的胶带或胶体将掩膜层3上方的镍金层4粘除去掉，图5中为去除在掩膜层3表面的镍金层4后，在初始基板1的银导体层2表面形成镍金层4的剖面示意图。
步骤S106，去除掩膜层3，镍金层4仅形成于预设位置的银导体层2表面，便获得LTCC基板100。
在一种示例中，掩膜层3为固化后可剥离的材料，通过将LTCC基板100浸泡于碳氢混合溶剂中使掩膜层3软化并实现掩膜层3与LTCC基板100剥离。图6所示即为制备完成具有表层导体的LTCC基板100。
在一种示例中，银浆料可以选用与LTCC生瓷片配套的浆料，也可以选用经过验证合格的其他型号银浆料，银浆料和LTCC基板100可以高强度结合即可，通过令表层印刷的银浆料和生瓷片一起经过等静压成型，表层银浆料更加致密，可以有效提高烧结后银导体层2的平整度。在本实施例中，在形成镍金层4之前还包括采用离子刻蚀对银导电层进行离子刻蚀，以去除银导电层表面的氧化层。使用离子刻蚀去除银导体层2表面的氧化层，使得银导体层2与蒸镀的镍金层4吸附性更好，以提高蒸镀镍金层4与银导体层2之间的附着力。
在本实施例中，掩膜层3的材料为包封釉。包封釉能够长时间耐高温并且能够在蒸镀镍金过程中阻挡蒸发的镍金渗透到掩膜层3下方的银导体和初始基板1上，还可以在蒸镀工序完成后快速清理掩膜层3。
在一种示例中，固化后可剥离的材料均可作为掩膜层3材料，与包封釉混合的电子浆料还可以替换为耐高温的感光胶（其中，感光胶至少需要能够耐受200℃的高温）。
在本实施例中，镍金层4的去除方法包括通过胶带或胶体将掩膜层3表面的镍金层4去除。因为镍金在掩膜层3表层的附着力非常低，可以使用带粘性的胶带或胶体粘粘以去除掩膜层3表面的镍金层4，而蒸镀在银导体层2表面的镍金层4与银导体层2的附着力较强不会因为胶带或胶体被去除，故而有效地保留了需要保留在银导体层2表面的镍金层4。
在本实施例中，掩膜层3的去除方法包括将LTCC基板100浸泡于碳氢混合溶剂中，待掩膜层3软化后，去除掩膜层3。将LTCC基板100浸泡于碳氢混合溶剂，通过碳氢混合溶剂破坏掩膜层3的物理性质，进而使掩膜层3软化，并且碳氢混合溶剂为有机溶剂无法和银导体层2和镍金层4反应，既能够去除掩膜层3，又能使得银导体层2和镍金层4不受影响。
在本实施例中，掩膜层3中掩膜图形的公差尺寸为-20μm～20μm。公差尺寸超过20μm则掩膜图形过大，蒸镀的镍金层4超出银导体层2过多，容易与相邻导体安全距离不够。公差尺寸小于-20μm则掩膜图形过小，银导体层2只有中间部位蒸镀了镍金层4，提高了组装难度。
在本实施例中，请参阅图7，镍金层4中镍层41的厚度为1.5～6μm，镍金层4中金层42的厚度为0.2～1.3μm。
镀镍层41主要用作基板焊盘银和金层42的阻隔层，防止金银互相扩散，影响基板的可焊性和使用寿命，同时镍层41打底也可提高金层42的机械强度。金层42主要用于金丝键合，并保护镍层41不受氧化。
若镍层41低于1.5μm，镍层41不够致密，阻止金银互相扩散的能力就较弱，起不到太大作用。如果镍层41高于6μm，基板蒸镀时间会大幅度延长，基板表面温度将会随着蒸镀时间的延长而升高，基板表面温度会超过120℃。蒸镀时间太长和基板表面温度过高会使得掩膜层3变得更加坚固，后续掩膜层3的清洗会比较困难。
若蒸镀的金层42厚度低于0.2μm，金层42致密度不够，无法保护底部的镍层41不氧化，并且金层42太薄不能提供足够的硬度，在金丝键合时容易脱落。若蒸镀的金层42高于1.3μm，一是成本会大幅度增加；二是和镍层41一样，会大幅度增加蒸镀时间。使得玻璃材料的掩膜层3受热时间过长，后续掩膜层3的清洗会比较困难
在本实施例中，镍层41需要蒸镀90～120分钟，金层42需要蒸镀20～30分钟。蒸镀时坩埚内放置的镍与金均为匀速蒸发，此蒸镀时间是为保证镍层41与金层42蒸镀至所需的最优生成厚度。时间过短蒸镀层厚度不够，时间过长蒸镀层超出厚度范围。此蒸镀时间要求根据不同的蒸镀参数设置、不同类型的蒸镀设备会有所差异。
在一种示例中，在LTCC基板100进行蒸镀镍金层4之前，还需要对LTCC基板100在80℃的温度下保温30分钟，因为蒸镀过程为金属原子间物理扩散过程，理论上温度越高，扩散越快，不同金属结合力会更好。因此在蒸镀镍前，需要基板达到一定的起始温度才能保证镍层41和基板银焊盘的结合力足够大，从而满足使用要求。随着蒸镀材料不断附着在基板上，会不断的释放热量，基板的温度还会持续上升，直到达到一个平衡的温度。当LTCC基板100在80℃的温度下保温30分钟时，可使电子束蒸发机内腔温度、工装夹具、基板等全部达到所需温度，使得后续蒸镀的镍金层4和银导电层有足够的结合强度。
在本实施例中，在银导体层2的表面通过蒸镀的方式形成镍金层4的方法包括：
提供工装夹具，将初始基板1装载于工装夹具内压紧，并将工装夹具与蒸镀伞架固定，且工装夹具显露初始待需要蒸镀的表面；
对初始基板1待蒸镀的银半导体层2表面蒸镀镍层41；以及
在镍层41的表面蒸镀金层42。
在一种示例中，如图8所示，工装夹具包括依次安装的夹具7、初始基板1、垫板6以及盖板5，夹具7开设有第一安装槽71、第二安装槽72以及通孔73，垫板6嵌设于第一安装槽71，初始基板1嵌设于第二安装槽72，其中，通孔73用于将初始基板1待蒸镀的表面在电子束蒸发机中露出。
请参阅图6，本方法实施例还提供一种LTCC基板100，所述LTCC基板的初始基板共烧时，表层全部设计成银导体，烧结成型后，使用掩膜作为遮罩，在需要改成金层的银导体表面蒸镀一层镍金，再将掩膜层清洗干净，从而实现在LTCC基板表层制作出高平整度的银和金导体。所述LTCC基板100具体包括：初始基板1；设置于初始基板1表面的银导体层2和形成于部分银导体层2表面的镍金层4。如图9所示，本申请提供的一种同时具有银导体层2和镍金层4的LTCC基板100，能满足LTCC基板表层高密度导体层、高平整度的需求，且将表层导体层分为银导体层2及镍金层4这两种类型的导体层，银导体层2满足了焊接再流焊器件8和倒装焊器件9，镍金层4满足了金丝键合设置芯片10的需求。
本具体实施方式的实施例均为本申请的较佳实施例，并非依此限制本申请的保护范围，故：凡依本申请的结构、形状、原理所做的等效变化，均应涵盖于本申请的保护范围之内。

Claims (10)

1.一种LTCC基板的制作方法，其特征在于，包括：
提供初始基板(1)，所述初始基板(1)具有上表面及与上表面相背的下表面；
在所述初始基板(1)的上表面印刷银浆料，通过低温共烧工艺使银浆料形成银导体层(2)；
在所述银导电层的表面形成图形化的掩膜层(3)，所述掩膜层(3)中开设至少一个开口，所述开口暴露预设位置的所述银导体层(2)；
在所述银导体层(2)的表面通过蒸镀的方式形成镍金层(4)；
去除掩膜层(3)表面的镍金层(4)；以及
去除掩膜层(3)，所述镍金层(4)仅形成于所述预设位置的所述银导体层(2)表面，便获得LTCC基板(100)。
2.根据权利要求1所述的一种LTCC基板的制作方法，其特征在于：在形成镍金层(4)之前还包括采用离子刻蚀对所述银导电层进行离子刻蚀，以去除所述银导电层表面的氧化层。
3.根据权利要求1所述的一种LTCC基板的制作方法，其特征在于：所述掩膜层(3)的材料为包封釉。
4.根据权利要求1所述的一种LTCC基板的制作方法，其特征在于：所述镍金层(4)的去除方法包括通过胶带或胶体将掩膜层(3)表面的所述镍金层(4)去除。
5.根据权利要求1所述的一种LTCC基板的制作方法，其特征在于：所述掩膜层(3)的去除方法包括将所述LTCC基板(100)浸泡于碳氢溶剂中，待所述掩膜层(3)软化后，去除所述掩膜层(3)。
6.根据权利要求1所述的一种LTCC基板的制作方法，其特征在于：所述掩膜层(3)中掩膜图形设计的公差尺寸为-20μm～20μm。
7.根据权利要求1所述的一种LTCC基板的制作方法，其特征在于：所述镍金层(4)中镍层(41)的厚度为1.5～6μm，所述镍金层(4)中金层(42)的厚度为0.2～1.3μm。
8.根据权利要求1所述的一种LTCC基板的制作方法，其特征在于：所述镍层(41)蒸镀时间为90～120分钟，所述金层(42)蒸镀时间为20～30分钟。
9.根据权利要求1所述的一种LTCC基板的制作方法，其特征在于：在所述银导体层(2)的表面通过蒸镀的方式形成镍金层(4)的方法包括：
提供工装夹具(7)，将所述初始基板(1)装载于所述工装夹具(7)内压紧，并将所述工装夹具(7)与蒸镀伞架固定，且所述工装夹具(7)显露初始待需要蒸镀的表面；
对所述初始基板(1)待蒸镀的表面蒸镀镍金层(4)；以及
在所述镍层(41)的表面蒸镀金层(42)。
10.一种LTCC基板，其特征在于：初始基板(1)；设置于所述初始基板表面所述银导体层(2)，所述银导体层(2)包括多个间隔设置的导电垫，部分所述导电垫表面形成有镍金层(4)，所述镍金层(4)金丝键合有芯片(10)，另一部分所述导电垫表面焊接有再流焊器件或者倒装有芯片(10)。
CN202211127165.6A 2022-09-16 2022-09-16 一种ltcc基板的制作方法及ltcc基板 Active CN115448758B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211127165.6A CN115448758B (zh) 2022-09-16 2022-09-16 一种ltcc基板的制作方法及ltcc基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211127165.6A CN115448758B (zh) 2022-09-16 2022-09-16 一种ltcc基板的制作方法及ltcc基板

Publications (2)

Publication Number Publication Date
CN115448758A true CN115448758A (zh) 2022-12-09
CN115448758B CN115448758B (zh) 2023-08-29

Family

ID=84304416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211127165.6A Active CN115448758B (zh) 2022-09-16 2022-09-16 一种ltcc基板的制作方法及ltcc基板

Country Status (1)

Country Link
CN (1) CN115448758B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116161967A (zh) * 2022-12-30 2023-05-26 上海泽丰半导体科技有限公司 一种陶瓷基板制备方法及陶瓷基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020058151A1 (en) * 2000-09-21 2002-05-16 Tdk Corporation Surface electrode structure on ceramic multi-layer substrate and process for producing the same
CN213026100U (zh) * 2020-11-03 2021-04-20 中国电子科技集团公司第四十三研究所 一种LTCC基SiP封装外壳
CN112864024A (zh) * 2021-01-08 2021-05-28 池州昀冢电子科技有限公司 陶瓷线路板及其制作方法
CN113013295A (zh) * 2021-03-02 2021-06-22 苏州太阳井新能源有限公司 一种防止光伏电池边缘短路的电极制作方法及通过该方法形成的光伏电池
CN113416988A (zh) * 2021-06-21 2021-09-21 北京世维通科技股份有限公司 一种电镀方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020058151A1 (en) * 2000-09-21 2002-05-16 Tdk Corporation Surface electrode structure on ceramic multi-layer substrate and process for producing the same
CN213026100U (zh) * 2020-11-03 2021-04-20 中国电子科技集团公司第四十三研究所 一种LTCC基SiP封装外壳
CN112864024A (zh) * 2021-01-08 2021-05-28 池州昀冢电子科技有限公司 陶瓷线路板及其制作方法
CN113013295A (zh) * 2021-03-02 2021-06-22 苏州太阳井新能源有限公司 一种防止光伏电池边缘短路的电极制作方法及通过该方法形成的光伏电池
CN113416988A (zh) * 2021-06-21 2021-09-21 北京世维通科技股份有限公司 一种电镀方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116161967A (zh) * 2022-12-30 2023-05-26 上海泽丰半导体科技有限公司 一种陶瓷基板制备方法及陶瓷基板

Also Published As

Publication number Publication date
CN115448758B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
US6300576B1 (en) Printed-circuit board having projection electrodes and method for producing the same
JP3173410B2 (ja) パッケージ基板およびその製造方法
US7670962B2 (en) Substrate having stiffener fabrication method
EP0797247B1 (en) Substrate on which bumps are formed and method of forming the same
US4420364A (en) High-insulation multi-layer device formed on a metal substrate
US20090046441A1 (en) Wiring board for mounting semiconductor device, manufacturing method of the same, and wiring board assembly
US20060003481A1 (en) Method for fabricating semiconductor components using conductive layer and grooves
TW201041105A (en) Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
JP2002184934A (ja) 半導体装置及びその製造方法
KR20120108952A (ko) 회로 기판의 제조 방법 및 전자 장치의 제조 방법
CN115448758A (zh) 一种ltcc基板的制作方法及ltcc基板
KR100658022B1 (ko) 회로 장치의 제조 방법
TW201123326A (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
KR101971402B1 (ko) 투명 캐리어를 이용한 인쇄회로기판의 제조방법
JP2007059588A (ja) 配線基板の製造方法および配線基板
CN115706017A (zh) 一种封装机构及其制备方法
JP3914094B2 (ja) 半導体装置
JP2002270711A (ja) 半導体装置用配線基板およびその製造方法
KR101283747B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101115476B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP3967989B2 (ja) 半田バンプ付き配線基板の製造方法
CN101072471B (zh) 玻璃电路板及其制造方法
JP2005005435A (ja) 実装基板及びその製造方法
JP3950950B2 (ja) セラミック配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant