CN115442548A - 支持具有相位检测自动聚焦及图像感测光电二极管的像素阵列的合并模式的位线控制 - Google Patents

支持具有相位检测自动聚焦及图像感测光电二极管的像素阵列的合并模式的位线控制 Download PDF

Info

Publication number
CN115442548A
CN115442548A CN202210078170.6A CN202210078170A CN115442548A CN 115442548 A CN115442548 A CN 115442548A CN 202210078170 A CN202210078170 A CN 202210078170A CN 115442548 A CN115442548 A CN 115442548A
Authority
CN
China
Prior art keywords
bit line
coupled
pixel
line pair
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210078170.6A
Other languages
English (en)
Inventor
邓伟
舘知恭
王睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN115442548A publication Critical patent/CN115442548A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Abstract

本申请案涉及支持具有相位检测自动聚焦和图像感测光电二极管的像素阵列的合并模式的位线控制。一种成像装置包含像素阵列，所述像素阵列包含布置成行和列的像素电路。多个位线中的每一位线耦合到所述像素阵列的相应列像素电路。所述多个位线被分组成位线对。多个合并电路耦合到所述多个位线。每一合并电路耦合到相应位线对且响应于多模式选择信号。每一合并电路配置成在第一模式中响应于所述相应位线对中的所述第一和第二位线而输出合并信号。每一合并电路配置成在第二模式中从所述相应位线对中的第一位线输出第一信号。每一合并电路配置成在第三模式中从所述相应位线对中的所述第二位线输出第二信号。

Description

支持具有相位检测自动聚焦及图像感测光电二极管的像素阵 列的合并模式的位线控制
技术领域
本公开大体上涉及图像传感器，且特别来说但非排他，涉及包含使用像素合并的相位检测自动聚焦及图像感测光电二极管的图像传感器。
背景技术
图像传感器已变得无处不在，且现广泛用于数码相机、手机、安全摄像头以及医疗、汽车及其它应用中。随着图像传感器集成到更广范围的电子装置中，期望通过装置架构设计以及图像获取处理两者以尽可能多的方式(例如，分辨率、功耗、动态范围等)增强其功能性、性能指标及类似者。用于制造图像传感器的技术不断快速发展。例如，更高分辨率及更低功耗的需求促使这些装置进一步小型化及集成。
典型互补金属氧化物半导体(CMOS)图像传感器响应于来自外部场景的图像光入射到图像传感器上而操作。图像传感器包含具有光敏元件(例如光电二极管)的像素阵列，所述光敏元件吸收入射图像光的一部分且在吸收图像光时产生图像电荷。由像素光生的图像电荷可被测量为列位线上的依据入射图像光变化的模拟输出图像信号。换句话说，所产生的图像电荷量与图像光的强度成比例，所述图像电荷作为模拟信号从列位线被读出且转换成数字值以提供代表外部场景的数字图像(即图像数据)。
发明内容
本公开的方面提供一种成像装置，其包括：像素阵列，其包含在所述像素阵列中布置成行及列的多个像素电路；多个位线，其中每一位线耦合到所述像素阵列的相应列像素电路，其中所述多个位线被分组成位线对；和多个合并电路，其耦合到所述多个位线，其中每一合并电路耦合到相应位线对且经配置以响应于多模式选择信号，其中每一合并电路经配置以在第一模式中响应于所述相应位线对中的所述第一及第二位线而输出合并信号，其中所述每一合并电路经配置以在第二模式中从所述相应位线对中的第一位线输出第一信号，其中所述每一合并电路经配置以在第三模式中从所述相应位线对中的所述第二位线输出第二信号。
本公开的方面提供一种成像系统，其包括：像素阵列，其包含在所述像素阵列中布置成行及列的多个像素电路；多个位线，其中每一位线耦合到所述像素阵列的相应列像素电路，其中所述多个位线被分组成位线对；控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；和读出电路，其耦合到所述像素阵列以通过所述多个位线从所述像素阵列读出信号，其中所述读出电路包含耦合到所述多个位线的多个合并电路，其中每一合并电路耦合到相应位线对且经配置以响应于多模式选择信号，其中每一合并电路经配置以在第一模式中响应于所述相应位线对中的所述第一及第二位线而输出合并信号，其中所述每一合并电路经配置以在第二模式中从所述相应位线对中的第一位线输出第一信号，其中所述每一合并电路经配置以在第三模式中从所述相应位线对中的所述第二位线输出第二信号。
附图说明
参考下图描述本发明的非限制性及非穷尽性实施例，其中除非另有指定，否则各种视图中的相同元件符号指相同部件。
图1说明根据本发明的教示的具有像素阵列的成像系统的一个实例，所述像素阵列包含散布于图像感测像素电路之间的相位检测自动聚焦像素电路。
图2A说明根据本发明的教示的包含散布于耦合到实例多模式合并电路的图像感测像素电路之间的相位检测自动聚焦像素电路的像素阵列的一个实例的更多细节。
图2B描绘根据本发明的教示的包含散布于说明竖直合并的实例的图像感测像素电路之间的相位检测自动聚焦像素电路的像素阵列的一个实例。
图2C描绘根据本发明的教示的包含散布于说明水平合并及竖直合并的实例的图像感测像素电路之间的相位检测自动聚焦像素电路的像素阵列的一个实例。
图2D描绘根据本发明的教示的包含散布于说明水平合并及竖直合并的另一实例的图像感测像素电路之间的相位检测自动聚焦像素电路的像素阵列的一个实例。
图2E描绘根据本发明的教示的包含散布于说明水平合并及竖直合并的另一实例的图像感测像素电路之间的相位检测自动聚焦像素电路的像素阵列的一个实例。
图3说明根据本发明的教示的耦合到包含于成像系统中的列位线的一列竖直合并像素电路的一个实例，所述成像系统具有包含散布于图像感测像素电路之间的相位检测自动聚焦像素电路的像素阵列。
图4说明根据本发明的教示的耦合到与包含于像素阵列中的像素电路耦合的多列位线的多模式合并电路的一个实例，所述像素阵列包含散布于图像感测像素电路中的相位检测自动聚焦像素电路。
在图式的若干视图中，对应元件符号指示对应组件。所属领域技术人员将了解，图中的元件是为了简单及清楚而说明且不一定按比例绘制。例如，图中一些元件的尺寸可相对于其它元件放大以帮助改进对本发明的各种实施例的理解。此外，为了较少地妨碍对本发明的这些各种实施例的观察，通常不描绘在商业上可行的实施例中有用或必要的常见但众所周知的元件。
具体实施方式
本文描述针对包含像素阵列的成像系统的实例，所述像素阵列具有包含散布于图像感测像素电路之间的相位检测自动聚焦像素电路的合并像素电路。在以下描述中，阐述许多特定细节以提供对实例的透彻理解。然而，相关领域的技术人员将认识到，可在没有特定细节中的一或多者的情况下或使用其它方法、组件、材料等实践本文中描述的技术。在其它例子中，未展示或详细描述众所周知的结构、材料或操作以免混淆某些方面。
在本说明书中参考“一个实例”或“一个实施例”意味着结合所述实例描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，在本说明书各处出现的短语“在一个实例中”或“在一个实施例中”不一定全部指相同实例。此外，特定特征、结构或特性可在一或多个实例中依任何合适的方式组合。
空间相对术语，例如“下面”、“下方”、“之上”、“之下”、“上方”、“上”、“顶部”、“底部”、“左”、“右”、“中心”、“中间”及类似者在本文中为了易于描述而可用于描述一个元件或特征相对于另一元件或特征的关系，如图中说明。应理解，除了图中所描绘的定向之外，空间相对术语希望涵盖装置在使用或操作中的不同定向。例如，如果图中的装置经旋转或翻转，那么描述为在其它元件或特征“下方”或“下面”或“之下”的元件将定向为在其它元件或特征的“上方”。因此，示范性术语“下方”及“之下”可涵盖上方及下方的两种定向。装置可依其它方式定向(旋转九十度或以其它定向)且相应地解释本文中所使用的空间相对描述词。另外，还应理解，当一个元件称为在两个其它元件“之间”时，其可为两个其它元件之间的唯一元件，或也可存在一或多个中间元件。
在本说明书中，使用若干技术术语。这些术语将采用其所属领域的一般含义，除非本文中另有明确定义或其使用的上下文另有清楚说明。应注意，元件名称及符号在本文件中可互换使用(例如Si与硅)；然而，两者具有相同含义。
如将讨论，成像系统的各种实例包含具有像素阵列的成像装置，其中多个像素电路在像素阵列中布置成行及列。多个像素电路包含多个图像感测像素电路及多个相位检测自动聚焦(PDAF)像素电路。多个PDAF像素电路中的每一者散布于像素阵列中的多个图像感测像素电路之间。多个光电二极管包含于像素阵列中。多个光电二极管包含图像感测光电二极管及PDAF光电二极管。图像感测像素电路中的每一者包含图像感测光电二极管且PDAF像素电路中的每一者包含PDAF光电二极管。
成像装置还包含多个位线，其中每一位线耦合到像素阵列的像素电路的相应列。在各种实例中，多个位线被分组成位线对。多个多模式合并电路耦合到多个位线，其中每一多模式合并电路耦合到相应位线对。在实例中，每一合并电路经配置以响应于多模式选择信号。在操作中，每一多模式合并电路经配置以在第一模式中输出合并信号。由每一多模式合并电路输出的合并信号响应于位于由所述多模式合并电路接收的相应位线对中的第一及第二位线上的信号。在第二模式中，每一多模式合并电路经配置以从相应位线对中的第一位线输出第一信号。在第三模式中，每一多模式合并电路经配置以从相应位线对中的第二位线输出第二信号。
为了说明，图1说明根据本发明的教示的具有像素阵列的成像系统100的一个实例，所述像素阵列包含散布于图像感测像素电路之间的相位检测自动聚焦(PDAF)像素电路。特别来说，成像系统100包含像素阵列102、控制电路110、读出电路106及功能逻辑108。在一个实例中，像素阵列102是像素电路114(例如，P1、P2…、Pn)的二维(2D)阵列。如所描绘的实例中说明，像素电路114在像素阵列102中经布置成行及列以响应于入射光而获取人、地点、对象等的图像数据或焦点数据。接着，所获取的图像数据及焦点数据可用于获取及呈现人、地点、对象等的2D图像。在实例中，像素电路114可为图像感测像素电路或PDAF像素电路。图像感测像素电路包含图像感测光电二极管且PDAF像素电路包含PDAF光电二极管。如将展示，在各种实例中，PDAF像素电路以PDAF图案散布于像素阵列102中的图像感测像素电路之间。
在一个实例中，竖直合并可在通过使用源极跟随器合并来读出耦合到像素阵列的相同列的像素电路时执行。如图1中所描绘的实例中展示，读出电路106包含多模式合并电路134，其经耦合以通过多个位线112读出像素阵列102。每一位线112耦合到像素阵列102的像素电路114的相应列。如将在下文更详细讨论，在各种实例中，多个位线112被分组成位线对。每对位线耦合到读出电路106中的多模式合并电路134中的相应一者。
在操作中，读出电路106中的每一多模式合并电路134经配置以当从像素阵列102读出相应位线对时以第一模式、第二模式或第三模式操作。当以第一模式操作时，多模式合并电路134经配置以当从像素阵列102的相同活动行读出像素电路时，对成对列执行水平合并。因此，当以第一模式操作时，多模式合并电路134经配置以输出从耦合到相应位线对中的第一及第二位线的相应像素电路接收的第一及第二信号的合并表示。此外，当以第二模式操作时，多模式合并电路134经配置以输出从相应位线对中的第一位线接收的第一信号并丢弃从相应位线对中的第二位线接收的第二信号。当以第三模式操作时，多模式合并电路134经配置以输出从相应位线对中的第二位线接收的第二信号并丢弃从相应位线对中的第一位线接收的第一信号。如将展示，第二模式及第三模式可由每一多模式合并电路134在读出包含在位线对中的位线中的一者上读出的图像感测像素电路及在位线对中的另一位线上读出的PDAF像素电路的位线对时利用。
在实例中，由读出电路106从像素阵列102读出的信号可经放大、数字化，且接着被传送到功能逻辑108。因而，在各种实例中，除了耦合到列位线对112的多模式合并电路134之外，读出电路106还包含放大电路系统、模数转换器(ADC)或其它。功能逻辑108可存储图像数据或甚至通过应用后图像效果(例如，裁剪、旋转、消除红眼、调整亮度、调整对比度或其它)来操纵图像数据。
图2A说明根据本发明的教示的像素阵列202A的一个实例的更多细节，像素阵列202A包含散布于耦合到实例多模式合并电路的图像感测像素电路之间的相位检测自动聚焦像素电路。应了解，图2A的像素阵列202A可为展示如图1中所展示的像素阵列102的更多细节的实例，且上文描述的类似地命名及编号的元件在下文类似地耦合及起作用。
如图2A中所描绘的实例展示，像素阵列202包含在像素阵列202中布置成行及列的多个像素电路214。在各种实例中，像素电路214中的每一者包含多个图像感测像素电路及多个相位检测自动聚焦(PDAF)像素电路。如下文将更详细展示，多个光电二极管也包含于像素阵列202A中，每一光电二极管包含于多个像素电路214内。多个光电二极管包含图像感测光电二极管及PDAF光电二极管。图像感测像素电路214中的每一者包含图像感测光电二极管且PDAF像素电路214中的每一者包含PDAF光电二极管。
图2A中所描绘的实例还说明放置于像素阵列202A上方的滤色器阵列。如所描绘的实例中展示，滤色器阵列中的每一滤色器(例如，红色(R)、绿色(G)、蓝色(B))被放置于相应图像感测像素电路214上方，其包含图像感测光电二极管。应注意，像素阵列202A的PDAF像素电路214中的每一者在所描绘的实例中用“PDL”(例如左PDAF光电二极管)或“PDR”(例如右PDAF光电二极管)来指示，其散布于图2A中所展示的PDAF图案实例中的图像感测像素电路214之间。应注意，“PDL”及“PDR”标签是为了说明目的而提供且在其它实例中，可使用其它标签，例如“PDT”(例如顶部PDAF光电二极管)、“PDB”(例如底部PDAF光电二极管)等。在图2A中所描绘的实例中，滤色器阵列的多个滤色器(R、G、B)以拜耳图案布置于图像感测像素电路214上方。在所描绘的实例中，滤色器阵列以1C图案布置，使得每一滤色器放置于相应图像感测像素电路214上方。因而，包含于每一图像感测像素电路214中的图像感测光电二极管经配置以由通过相应红色(R)、绿色(G)或蓝色(B)滤色器的入射光照射。
在所描绘的实例中，应注意，像素阵列202A的像素电路214可经合并。因而，从每一图像感测光电二极管或从每一PDAF光电二极管产生的信息与从另一附近类似图像感测光电二极管或PDAF光电二极管产生的信息相加或组合以产生组合信息，且因此将每一单独光电二极管的性能相加以提高像素阵列202A的整体性能。例如，在图2A中所描绘的实例中，光电二极管经配置以经合并，使得4个附近像素电路可合并在一起。在所说明的实例中，合并通过竖直合并及水平合并的组合来执行。
在图2A中所说明的实例中，竖直合并通过在相应像素电路214中使用源极跟随器合并来执行以读出像素阵列202A的相同列及不同行中的共享相同颜色或相同类型的光电二极管对(例如，类似颜色的光电二极管或PDAF光电二极管)。为了说明，图2A展示竖直合并232A可经执行以将行1及3的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起，竖直合并232B可经执行以将行2及4的绿色(G)像素电路对及红色(R)像素电路对合并在一起，竖直合并232C可经执行以将行5及7的蓝色(B)像素电路对、绿色(G)像素电路对及PDL像素电路对合并在一起，竖直合并232D可经执行以将行6及8的绿色(G)像素电路对及红色(R)像素电路对合并在一起，竖直合并232E可经执行以将行9及11的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起，竖直合并232F可经执行以将行10及12的绿色(G)像素电路对及红色(R)像素电路对合并在一起，竖直合并232G可经执行以将行13及15的蓝色(B)像素电路对、绿色(G)像素电路对及PDR像素电路对合并在一起，且竖直合并232H可经执行以将行14及16的绿色(G)像素电路对及红色(R)像素电路对合并在一起。
继续图2A中所展示的实例，水平合并可用多模式合并电路234来执行，多模式合并电路234通过列位线(例如如图1中所展示的列位线112)耦合到像素阵列202A，列位线耦合到像素阵列202A的相应列中的像素电路214。在实例中，每一多模式合并电路234通过相应位线对而耦合到像素阵列202A的一对列。因而，每一多模式合并电路234可合并像素阵列202A的相同行及不同列中的共享相同颜色或相同类型的光电二极管对(例如类似颜色的光电二极管或PDAF光电二极管)。
为了说明，相应位线对中的第一位线耦合到像素阵列202A的列1且相应位线对中的第二位线耦合到像素阵列202A的列3。如实例中所展示，放置于像素阵列202A的列1中的图像感测像素电路上方的滤色器阵列(例如，B、G、B、G…等)的滤色器图案是相同于放置于列3中的图像感测像素电路上方的滤色器阵列(例如，B、G、B、G…等)的滤色器图案。应注意，位于列1与3之间的列2具有不同于列1及3上方的滤色器图案的滤色器图案。类似地，放置于像素阵列202A的列2中的图像感测像素电路上方的滤色器阵列(例如，G、R、G、R…等)的滤色器图案是相同于放置于列4中的图像感测像素电路上方的滤色器阵列(例如，G、R、G、R…等)的滤色器图案。应注意，位于列2与4之间的列3具有不同于列1及3中的滤色器图案的滤色器图案。
因此，图2A中所说明的实例展示水平合并234A可经执行以将列1及3的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起，水平合并234B可经执行以将列2及4的绿色(G)像素电路对及红色(R)像素电路对合并在一起，水平合并234C可经执行以将行5及7的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起，水平合并234D可经执行以将列6及8的绿色(G)像素电路对及红色(R)像素电路对合并在一起，水平合并234E可经执行以将列9及11的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起，水平合并234F可经执行以将列10及12的绿色(G)像素电路对及红色(R)像素电路对合并在一起，水平合并234G可经执行以将列13及15的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起，且水平合并234H可经执行以将列14及16的绿色(G)像素电路对及红色(R)像素电路对合并在一起。
如图2A中所说明的PDAF图案中展示，在行5及7、列1及3以及列9及11中，蓝色(B)像素电路与PDAF PDL像素电路配对。类似地，在行13及15、列5及7以及列13及15中，蓝色(B)像素电路与PDAF PDR像素电路配对。因此，如果以第一操作模式操作，那么多模式合并电路234经配置以将蓝色(B)像素电路与PDAF(PDL、PDR)像素电路水平合并。如果对包含图像感测像素电路及PDAF像素电路的对执行此水平合并，那么应注意，相位检测信息将在平均合并输出信号中丢失。此外，经合并信号因PDAF像素电路的灵敏度通常不同于正常图像感测像素电路的灵敏度而还需要相位检测校正。
如下文将更详细描述，多模式合并电路234还包含第二操作模式及第三模式操作。例如，当以第二操作模式操作时，耦合到与多模式合并电路234耦合的位线对中的第一位线的像素电路被选择，而耦合到与多模式合并电路234耦合的位线对中的第二位线的像素电路被丢弃。因此，在上文所给出的实例中，当以第二操作模式操作时，蓝色(B)像素电路的信号将由多模式合并电路234输出，而由PDAF(PDL或PDR)像素电路输出的信号被丢弃。
继续实例，当以第三操作模式操作时，耦合到与多模式合并电路234耦合的位线对中的第二位线的像素电路被选择，而耦合到与多模式合并电路234耦合的位线对中的第一位线的像素电路被丢弃。因此，在上文所给出的实例中，当以第二操作模式操作时，PDAF(PDL或PDR)像素电路的信号将由多模式合并电路234输出，而蓝色(B)像素电路的信号被丢弃。
因此，应了解，每一多模式合并电路234经配置以以第一模式操作以平均或合并从耦合到多模式合并电路234的相应对中的第一及第二位线接收的信号。此外，每一多模式合并电路234还经配置以当耦合到多模式合并电路234的相应位线对中的第一及第二位线中的一者经耦合以从PDAF像素电路接收PDAF信号而相应位线对中的第一及第二位线中的另一者经耦合以从正常图像感测像素电路接收图像感测信号时以第二模式或以第三模式操作。
进一步应了解，来自来自所述列的多个行的像素电路的多个信号可由相应位线对中的第一及第二位线中的每一者接收，以便额外地执行如上文所讨论的竖直源极跟随器合并。换句话说，相应位线对中的第一位线可经耦合以从来自耦合到第一位线的两个不同行的像素电路接收第一及第二信号，而相应位线对中的第二位线可经耦合以从来自耦合到第二位线的两个不同行的像素电路接收第三及第四信号。在此实例中，竖直合并以及水平合并两者可根据本发明的教示而执行。
为了说明，图2B描绘根据本发明的教示的像素阵列202B的一个实例，其包含散布于说明竖直合并的实例的图像感测像素电路之间的相位检测自动聚焦像素电路。应了解，图2B的像素阵列202B可为说明图2A的像素阵列202A的竖直合并的实例，或说明如图1中所展示的像素阵列102的竖直合并的实例，且上文描述的类似地命名及编号的元件在下文类似地耦合及起作用。
例如，如图2A中所描绘的实例像素阵列202A中说明，竖直合并232A经执行以将像素阵列202A的行1及3的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起。因而，图2B中所描绘的实例像素阵列202B中的行1说明所得蓝色(B)及绿色(G)像素电路，其为图2A的像素202A的平均或合并行1及3。
类似地，竖直合并232B经执行以将像素阵列202A的行2及4的绿色(G)像素电路对及红色(R)像素电路对合并在一起。因而，图2B中所描绘的实例像素阵列202B中的行2说明所得绿色(G)及红色(R)像素电路，其为图2A的像素202A的平均或合并行2及4。
类似地，竖直合并232C经执行以将像素阵列202A的行5及7的蓝色(B)像素电路对、绿色(G)像素电路对及PDAF像素电路对(例如PDL)合并在一起。因而，图2B中所描绘的实例像素阵列202B中的行3说明所得蓝色(B)、绿色(G)及PDAF(PDL)像素电路，其为图2A的像素202A的平均或合并行5及7。
类似地，竖直合并232D经执行以将像素阵列202A的行6及8的绿色(G)像素电路对及红色(R)像素电路对合并在一起。因而，图2B中所描绘的实例像素阵列202B中的行4说明所得绿色(G)及红色(R)像素电路，其为图2A的像素202A的平均或合并行6及8。
类似地，竖直合并232E经执行以将像素阵列202A的行9及11的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起。因而，图2B中所描绘的实例像素阵列202B中的行5说明所得蓝色(B)及绿色(G)像素电路，其为图2A的像素202A的平均或合并行9及11。
类似地，竖直合并232F经执行以将像素阵列202A的行10及12的绿色(G)像素电路对及红色(R)像素电路对合并在一起。因而，图2B中所描绘的实例像素阵列202B中的行6说明所得绿色(G)及红色(R)像素电路，其为图2A的像素202A的平均或合并行10及12。
类似地，竖直合并232G经执行以将像素阵列202A的行13及15的蓝色(B)像素电路对、绿色(G)像素电路对及PDAF像素电路对(例如PDR)合并在一起。因而，图2B中所描绘的实例像素阵列202B中的行7说明所得蓝色(B)、绿色(G)及PDAF(PDR)像素电路，其为图2A的像素202A的平均或合并行13及15。
类似地，竖直合并232H经执行以将像素阵列202A的行14及16的绿色(G)像素电路对及红色(R)像素电路对合并在一起。因而，图2B中所描绘的实例像素阵列202B中的行8说明所得绿色(G)及红色(R)像素电路，其为图2A的像素202A的平均或合并行14及16。
类似于图2A中所展示的实例像素202A，图2B展示多模式合并电路234经配置以执行水平合并234A以将列1及3的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起，水平合并234B可经执行以将列2及4的绿色(G)像素电路对及红色(R)像素电路对合并在一起，水平合并234C可经执行以将行5及7的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起，水平合并234D可经执行以将列6及8的绿色(G)像素电路对及红色(R)像素电路对合并在一起，水平合并234E可经执行以将列9及11的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起，水平合并234F可经执行以将列10及12的绿色(G)像素电路对及红色(R)像素电路对合并在一起，水平合并234G可经执行以将列13及15的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起，且水平合并234H可经执行将列14及16的绿色(G)像素电路对及红色(R)像素电路对合并在一起。
为了说明，图2C描绘根据本发明的教示的像素阵列202C的一个实例，其包含散布于说明水平合并及竖直合并的实例的图像感测像素电路之间的相位检测自动聚焦像素电路。应了解，图2C的像素阵列202C可为说明对图2B的像素阵列202B执行的水平合并或对图2A的像素阵列202A执行的水平及竖直合并的实例，或说明对如图1中所展示的像素阵列102执行的水平及竖直合并的实例，且上文描述的类似地命名及编号的元件在下文类似地耦合及起作用。
例如，如图2B中所描绘的实例像素阵列202B中说明，水平合并234A由以第一模式操作的相应多模式合并电路234执行以将像素阵列202B的列1及3的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起。因而，图2C中所描绘的实例像素阵列202C中的列1说明所得蓝色(B)及绿色(G)像素电路，其为图2B的像素202B的平均或合并列1及3。
然而，应注意，在相应多模式合并电路234以第一模式操作的情况下，在列1行3的像素阵列202C中所展示的所得合并像素电路(B/PDL)是图2B的像素阵列202B的行3列1及3中的蓝色(B)像素电路及PDAF(PDL)像素电路的平均值。如下文将在图2D中所展示，当读出图2B的像素阵列202B的行3列1及3中的蓝色(B)像素电路及PDAF(PDL)像素电路时，相应多模式合并电路234可以第二模式操作以保留蓝色(B)像素电路信息并丢弃PDAF(PDL)像素电路信息。类似地，如下文将在图2E中所展示，当读出图2B的像素阵列202B的行3列1及3中的蓝色(B)像素电路及PDAF(PDL)像素电路时，相应多模式合并电路234可以第三模式操作以保留PDAF(PDL)像素电路信息并丢弃蓝色(B)像素电路信息。
继续所描绘的实例，水平合并234B由以第一模式操作的相应多模式合并电路234执行以将像素阵列202B的列2及4的绿色(G)像素电路对及红色(R)像素电路对合并在一起。因而，图2C中所描绘的实例像素阵列202C中的列2说明所得绿色(G)及红色(R)像素电路，其为图2B的像素202B的平均或合并列2及4。
类似地，水平合并234C由以第一模式操作的相应多模式合并电路234执行以将像素阵列202B的列5及7的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起。因而，图2C中所描绘的实例像素阵列202C中的列3说明所得蓝色(B)及绿色(G)像素电路，其为图2B的像素202B的平均或合并列1及3。
然而，应注意，在相应多模式合并电路234以第一模式操作的情况下，在列3行7的像素阵列202C中所展示的所得合并像素电路(B/PDR)是图2B的像素阵列202B的行7列5及7中的蓝色(B)像素电路及PDAF(PDR)像素电路的平均值。如下文将在图2D中所展示，当读出图2B的像素阵列202B的行7列5及7中的蓝色(B)像素电路及PDAF(PDR)像素电路时，相应多模式合并电路234可以第二模式操作以保留蓝色(B)像素电路信息并丢弃PDAF(PDR)像素电路信息。类似地，如下文将在图2E中所展示，当读出图2B的像素阵列202B的行7列5及7中的蓝色(B)像素电路及PDAF(PDR)像素电路时，相应多模式合并电路234可以第三模式操作以保留PDAF(PDR)像素电路信息并丢弃蓝色(B)像素电路信息。
继续所描绘的实例，水平合并234D由以第一模式操作的相应多模式合并电路234执行以将像素阵列202B的列6及8的绿色(G)像素电路对及红色(R)像素电路对合并在一起。因而，图2C中所描绘的实例像素阵列202B中的列4说明所得绿色(G)及红色(R)像素电路，其为图2B的像素202B的平均或合并列6及8。
类似地，水平合并234E由以第一模式操作的相应多模式合并电路234执行以将像素阵列202B的列9及11的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起。因而，图2C中所描绘的实例像素阵列202C中的列5说明所得蓝色(B)及绿色(G)像素电路，其为图2B的像素202B的平均或合并列9及11。
然而，应注意，在相应多模式合并电路234以第一模式操作的情况下，在列5行3的像素阵列202C中所展示的所得合并像素电路(B/PDL)是图2B的像素阵列202B的行3列9及11中的蓝色(B)像素电路及PDAF(PDL)像素电路的平均值。如下文将在图2D中所展示，当读出图2B的像素阵列202B的行3列9及11中的蓝色(B)像素电路及PDAF(PDL)像素电路时，相应多模式合并电路234可以第二模式操作以保留蓝色(B)像素电路信息并丢弃PDAF(PDL)像素电路信息。类似地，如下文将在图2E中所展示，当读出图2B的像素阵列202B的行3列9及11中的蓝色(B)像素电路及PDAF(PDL)像素电路时，相应多模式合并电路234可以第三模式操作以保留PDAF(PDL)像素电路信息并丢弃蓝色(B)像素电路信息。
继续所描绘的实例，水平合并234F由以第一模式操作的相应多模式合并电路234执行以将像素阵列202B的列10及12的绿色(G)像素电路对及红色(R)像素电路对合并在一起。因而，图2C中所描绘的实例像素阵列202C中的列6说明所得绿色(G)及红色(R)像素电路，其为图2B的像素202B的平均或合并列10及12。
类似地，水平合并234G由以第一模式操作的相应多模式合并电路234执行以将像素阵列202B的列13及15的蓝色(B)像素电路对及绿色(G)像素电路对合并在一起。因而，图2C中所描绘的实例像素阵列202C中的列7说明所得蓝色(B)及绿色(G)像素电路，其为图2B的像素202B的平均或合并列13及15。
然而，应注意，在相应多模式合并电路234以第一模式操作的情况下，在列7行7的像素阵列202C中所展示的所得合并像素电路(B/PDR)是图2B的像素阵列202B的行7列13及15中的蓝色(B)像素电路及PDAF(PDR)像素电路的平均值。如下文将在图2D中所展示，当读出图2B的像素阵列202B的行7列13及15中的蓝色(B)像素电路及PDAF(PDR)像素电路时，相应多模式合并电路234可以第二模式操作以保留蓝色(B)像素电路信息并丢弃PDAF(PDR)像素电路信息。类似地，如下文将在图2E中所展示，当读出图2B的像素阵列202B的行7列13及15中的蓝色(B)像素电路及PDAF(PDR)像素电路时，相应多模式合并电路234可以第三模式操作以保留PDAF(PDR)像素电路信息并丢弃蓝色(B)像素电路信息。
继续所描绘的实例，水平合并234H由以第一模式操作的相应多模式合并电路234执行以将像素阵列202B的列14及16的绿色(G)像素电路对及红色(R)像素电路对合并在一起。因而，图2C中所描绘的实例像素阵列202C中的列8说明所得绿色(G)及红色(R)像素电路，其为图2B的像素202B的平均或合并列14及16。
图2D描绘根据本发明的教示的像素阵列202D的一个实例，其包含散布于说明水平合并及竖直合并的另一实例的图像感测像素电路之间的相位检测自动聚焦像素电路。如先前所提及所述，图2D特别说明图2C的像素阵列202C的另一实例，其中当读出图2B列1及3行3、列5及7行7、列9及11行3以及列13及15行7的像素阵列202B时，相应多模式合并电路234以第二模式操作以保留蓝色(B)像素电路信息并丢弃PDAF像素电路信息。因而，图2D的像素阵列202D展示列1行3、列3行7、列5行3及列7行7中的所得读出，其在图2D中全部用粗线指示，全部是如所展示的蓝色(B)像素电路读出。
图2E描绘根据本发明的教示的像素阵列202E的一个实例，其包含散布于说明在读出操作期间水平合并及竖直合并的另一实例的图像感测像素电路之间的相位检测自动聚焦像素电路。如先前所提及所述，图2E特别说明图2C的像素阵列202C的另一实例，其中当读出图2B列1及3行3、列5及7行7、列9及11行3以及列13及15行7的像素阵列202B时，相应多模式合并电路234以第三模式操作以保留PDAF(PDL或PDR)像素电路信息并丢弃蓝色(B)像素电路信息。因而，图2E的像素阵列202E展示列1行3、列3行7、列5行3及列7行7中的所得读出，其在图2E中全部用粗线指示，全部是如所展示的PDAF(PDL或PDR)像素电路读出。
图3说明根据本发明的教示的一列竖直合并像素电路314-5、314-6、314-7的一个实例，其耦合到包含于具有像素阵列的成像系统中的列位线312，所述像素阵列包含散布于图像感测像素电路之间的相位检测自动聚焦像素电路。应了解，图3中所说明的实例像素电路314-5、314-6、314-7可为展示包含于图2A中所展示的像素阵列202A的列3行5到7中的像素电路或包含于如图1中所展示的像素阵列102中的像素电路的更多细节的实例，且上文描述的类似地命名及编号的元件在下文类似地耦合及起作用。当然应了解，实例像素电路314-5、314-6、314-7的列是出于解释目的而说明，且像素电路的其它列或行可根据本发明的教示共享类似特征及功能。
如图3中所描绘的实例中展示，像素电路314-5、314-6、314-7中的每一者包含经配置以响应于入射光而产生电荷的光电二极管304。类似于在图2A中列3行5到7中所提供的实例，在图3中所说明的实例中，像素电路314-5及314-7是PDAF像素电路且因此像素电路314-5及314-7的光电二极管304是PDAF(例如PDL)光电二极管。此外，像素电路314-6是正常图像感测像素电路且因此像素电路314-6的光电二极管304是图像感测(例如蓝色(B))光电二极管。
图3中所描绘的实例还说明像素电路314-5、314-6、314-7中的每一者包含耦合于相应光电二极管314与相应浮动扩散区FD 318之间的转移晶体管316。在各种实例中，像素电路314-5、314-6、314-7中的每一者还包含耦合到每一相应浮动扩散区FD 318的相应电容器322。每一转移晶体管经配置以响应于相应转移控制信号TX而受控。如实例中所说明，像素电路314-5及像素电路314-7的转移控制信号TX经配置以接通，而列中其它像素电路(其包含像素电路314-6)的剩余转移控制信号TX经配置以在像素电路314-5及像素电路314-7的合并竖直读出期间断开。在操作中，在每一光电二极管304中光生的电荷经配置以响应于转移晶体管在读出操作期间接通而转移到浮动扩散区318。
图3中所展示的实例展示复位晶体管320及源极跟随器晶体管SF 324耦合到电压源PIXVDD且耦合到像素电路314-5、314-6、314-7中的每一者中的浮动扩散区318。在操作中，复位晶体管320经耦合以响应于复位信号RST而复位浮动扩散区318。在实例中，源极跟随器晶体管SF 324具有耦合到浮动扩散区318的栅极端子以响应于已从相应光电二极管304通过相应转移晶体管316转移到浮动扩散区318的电荷而产生输出信号(例如328-5、328-7)。行选择晶体管326耦合到源极跟随器晶体管SF 324。如所描绘的实例中展示，源极跟随器晶体管SF 324及行选择晶体管326耦合于电压源PIXVDD与位线312之间。在操作中，每一行选择晶体管326经配置以响应于行选择信号RS而将由源极跟随器晶体管SF 324产生的输出信号(例如328-5、328-7)耦合到位线312。如所描绘的实例中说明，在所描绘的读出操作期间，用于像素电路314-5及像素电路314-7的行选择信号RS为接通且用于包含像素电路314-6的列中的剩余像素电路的行选择信号RS为断开。
因此，在具有如图3中所描绘的实例中说明的竖直源极跟随器合并的读出操作期间，像素电路314-5及314-7中的源极跟随器晶体管326同时接通以将输出信号328-5及328-7耦合到位线312。因此，在所描绘的实例中，位线312经耦合以接收两个输出信号328-5及328-7以对来自像素电路314-5及314-7的信号执行竖直源极跟随器合并。在一个实例中，由像素电路314-5及314-7的源极跟随器晶体管SF 324产生的输出信号328-5及328-7包括由位线312接收的电流。因而，在特定时间通过位线312的总输出信号330是从当时耦合到位线312的每一相应像素电路314-5及314-7接收的信号328-5及328-7的所有电流的总和或组合总数。还应了解，通过如所展示同时从像素阵列读出两行像素电路，竖直读出速度提高2倍。
图4说明根据本发明的教示的耦合到多个列位线BL-L 412-L及BL-R 412-R的多模式合并电路434的一个实例，这些列位线BL-L 412-L及BL-R 412-R耦合到包含于包含散布于图像感测像素电路之间的相位检测自动聚焦像素电路的像素阵列中的像素电路。应了解，图4中所说明的实例多模式合并电路434可为展示图2A及图2B中所说明的多个多模式合并电路234中的一者的更多细节的实例，或展示图1中所说明的多个多模式合并电路134中的一者的更多细节的实例，且上文描述的类似地命名及编号的元件在下文类似地耦合及起作用。
如所描绘的实例中展示，多模式合并电路434经耦合以接收模式选择信号446及包含第一位线BL-L 412-L及第二位线BL-R 412-R的一对位线。在实例中，多模式合并电路434的输出经耦合以由模数转换器(ADC)440的输入VIN 442接收，模数转换器(ADC)440经配置以响应于模拟输入VIN 442而产生数字输出DOUT 444。如所描绘的实例中展示，模式选择信号446包含第一选择信号SELECT-L 446-L及第二选择信号SELECT-R446-R。
在操作中，模式选择信号446经配置以指示第一模式(例如“00”或“11”)、第二模式(例如“01”)或第三模式(例如“10”)。当以第一模式操作时，多模式合并电路434经配置以输出从第一位线BL-L 412-L及第二位线BL-R 412-R接收的信号的水平合并或平均信号。当以第二模式操作时，多模式合并电路434经配置以输出从第一位线BL-L 412-L接收的信号且丢弃从第二位线BL-R 412-R接收的信号。当以第三模式操作时，多模式合并电路434经配置以输出从第二位线BL-R 412-R接收的信号并丢弃从第一位线BL-L 412-L接收的信号。
在所描绘的实例中，第一位线BL-L 412-L耦合到像素阵列的第一列且第二位线BL-R 412-R耦合到像素阵列的第二列。在各种实例中，像素阵列的第一列上方的滤色器图案为相同于像素阵列的第二列上方的滤色器图案。例如，在图2A中所描绘的实例像素阵列202A中，位线对的第一及第二列可为列1及3、2及4、5及7、6及8、9及11、10及12、13及15或14及16。因此，在所描绘的实例中，存在由滤色器的不同图案覆盖的像素阵列的第三列，其放置于耦合到第一及第二位线BL-L 412-L及BL-R 412-R的第一与第二列之间。
图4中所说明的实例说明多模式合并电路434包含第一开关电路或多路复用器MUX-L 436-L及第二开关电路或多路复用器MUX-R 436-R。第一及第二多路复用器MUX-L436-L及MUX-R 436-R各自具有第一及第二输入、选择输入及输出，如所展示。多模式合并电路434的输出通过第一电容器438-L耦合到第一多路复用器MUX-L 436-L的输出且通过第二电容器438-R耦合到第二多路复用器MUX-R 436-R的输出。在一个实例中，第一及第二电容器438-L及438-R两者具有相同电容值C。
在实例中，第一多路复用器MUX-L 436-L具有耦合到第一位线BL-L 412-L的第一输入“0”及耦合到第二位线BL-R 412-R的第二输入“1”。在所描绘的实例中，第一及第二多路复用器MUX-L 436-L及MUX-R 436-R经耦合以从耦合到第一及第二位线BL-L 412-L及BL-R 412-R的像素电路接收输出信号。如图3中所描述，通过第一及第二位线BL-L 412-L及BL-R 412-R接收的输出信号可为包含来自耦合到第一及第二位线BL-L 412-L及BL-R 412-R的一或多个像素电路的一或多个竖直合并源极跟随器输出信号的总输出信号。
在操作中，第一多路复用器MUX-L 436-L经配置以响应于模式选择信号446的第一选择信号SELECT-L 446-L而选择从第一多路复用器MUX-L 436-L输出的第一输入或第二。例如，在所描绘的实例中，第一多路复用器MUX-L 436-L经配置以响应于模式选择信号446的第一选择信号SELECT-L 446-L上的“0”而输出从第一位线BL-L 412-L接收的信号，或响应于模式选择信号446的第一选择信号SELECT-L 446-L上的“1”而输出从第二位线BL-R412-R接收的信号。
类似地，在操作中，第二多路复用器MUX-R 436-R经配置以响应于模式选择信号446的第二选择信号SELECT-R 446-R而选择从第二多路复用器MUX-R 436-R输出的第二输入或第一。例如，在所描绘的实例中，第二多路复用器MUX-R 436-R经配置以响应于模式选择信号446的第二选择信号SELECT-R 446-R上的“0”而输出从第二位线BL-R 412-R接收的信号，或响应于模式选择信号446的第二选择信号SELECT-R 446-R上的“1”而输出从第一位线BL-L 412-L接收的信号。
如所描绘的实例中展示，多模式合并电路434的输出经配置以响应于第一及第二多路复用器MUX-L 436-L及MUX-R 436-R通过第一及第二电容器438-L及438-R的输出而产生信号VIN 442，其耦合到经配置以产生输入信号VIN 442的数字表示的模数转换器ADC 440的输入。
因此，在多模式合并电路434以第一模式操作的读出操作期间，如图4中所描绘的实例中说明，水平合并为耦合到第一及第二位线BL-L 412-L及BL-R 412-R的像素阵列的第一及第二列而提供。当第一及第二位线BL-L 412-L及BL-R 412-R中的一者经耦合以接收PDAF信号且第一及第二位线BL-L 412-L及BL-R 412-R中的另一者经耦合以接收正常图像信号时，那么多模式合并电路434可以第二模式或以第三模式操作以保留PDAF信号或正常图像信号并丢弃其它正常图像信号或PDAF信号，如根据本发明的教示所期望。
此外，应了解，在具有多模式合并电路434的水平合并的情况下，像素阵列的列的读出速度增加2倍。当具有多模式合并电路434的水平合并与如上所述的竖直源极跟随器合并相组合时，因此应了解，像素阵列的读出速度在合并时增加4倍，其根据本发明的教示增加帧速率并降低功耗。。
对本发明的所说明实例的上文描述(包含摘要中描述的内容)不希望具穷举性或将本发明限于所公开的精确形式。虽然本文已为了说明而描述本发明的特定实例，但相关领域的技术人员将认识到，可在本发明的范围内进行各种修改。
可鉴于上文详细描述来对本发明进行这些修改。所附权利要求书中使用的术语不应被解释为将本发明限于说明书中公开的特定实例。确切来说，本发明的范围完全由所附权利要求书确定，所述权利要求书将根据权利要求解译的既定原则解释。

Claims (27)

1.一种成像装置，其包括：
像素阵列，其包含在所述像素阵列中布置成行及列的多个像素电路；
多个位线，其中每一位线耦合到所述像素阵列的相应列像素电路，其中所述多个位线被分组成位线对；和
多个合并电路，其耦合到所述多个位线，其中每一合并电路耦合到相应位线对且经配置以响应于多模式选择信号，其中每一合并电路经配置以在第一模式中响应于所述相应位线对中的所述第一及第二位线而输出合并信号，其中所述每一合并电路经配置以在第二模式中从所述相应位线对中的第一位线输出第一信号，其中所述每一合并电路经配置以在第三模式中从所述相应位线对中的所述第二位线输出第二信号。
2.根据权利要求1所述的成像装置，其中所述多个像素电路包含多个图像感测像素电路及多个相位检测自动聚焦PDAF像素电路，其中所述多个PDAF像素电路中的每一者散布于所述像素阵列中的所述多个图像感测像素电路之间。
3.根据权利要求2所述的成像装置，其进一步包括包含于所述像素阵列中的多个光电二极管，其中所述多个光电二极管包含图像感测光电二极管及PDAF光电二极管，其中所述图像感测像素电路中的每一者包含图像感测光电二极管且所述PDAF像素电路中的每一者包含PDAF光电二极管。
4.根据权利要求3所述的成像装置，其中所述每一合并电路经配置以当所述相应位线对中的所述第一位线经耦合以从耦合到所述相应位线对中的所述第一位线的第一图像感测像素电路接收第一图像信号时且当所述相应位线对中的所述第二位线经耦合以从耦合到所述相应位线对中的所述第二位线的第二图像感测像素电路接收第二图像信号时以所述第一模式操作。
5.根据权利要求3所述的成像装置，其中所述第一位线进一步经耦合以从耦合到所述相应位线对中的所述第一位线的第三图像感测像素电路接收第三图像信号，其中所述第二位线进一步经耦合以从耦合到所述相应位线对中的所述第二位线的第四图像感测像素电路接收第四图像信号。
6.根据权利要求3所述的成像装置，其中所述每一合并电路经配置以当所述相应位线对中的所述第一及第二位线中的一者经耦合以从耦合到所述相应位线对中的所述第一及第二位线中的所述一者的第一PDAF像素电路接收第一PDAF信号时且当所述相应位线对中的所述第一及第二位线中的另一者经耦合以从耦合到所述相应位线对中的所述第一及第二位线中的所述另一者的第一图像感测像素电路接收第一图像信号时以所述第二模式或以所述第三模式操作。
7.根据权利要求6所述的成像装置，其中所述相应位线对中的所述第一及第二位线中的所述一者进一步经耦合以从耦合到所述相应位线对中的所述第一及第二位线中的所述一者的第二PDAF像素电路接收第二PDAF信号，其中所述相应位线对中的所述第一及第二位线中的所述另一者进一步经耦合以从耦合到所述相应位线对中的所述第一及第二位线中的所述另一者的第二图像感测像素电路接收第二图像信号。
8.根据权利要求1所述的成像装置，其中所述多个像素电路中的每一者包括：
所述多个光电二极管中的一者，其经配置以响应于入射光而产生电荷；
转移晶体管，其耦合到所述多个光电二极管中的所述一者；
浮动扩散区，其耦合到所述转移晶体管，其中所述转移晶体管经配置以响应于转移控制信号而将产生于所述多个光电二极管中的所述一者中的所述电荷转移到所述浮动扩散区；
复位晶体管，其耦合于电压源与所述浮动扩散区之间；
源极跟随器晶体管，其具有耦合到所述浮动扩散区的栅极；和
行选择晶体管，其耦合到所述源极跟随器晶体管，其中所述源极跟随器晶体管及所述行选择晶体管耦合于所述电压源与所述多个位线中的一者之间。
9.根据权利要求1所述的成像装置，其进一步包括放置于所述像素阵列上方的滤色器阵列，其中放置于包含于耦合到所述相应位线对中的所述第一位线的所述像素阵列的第一列中的图像感测像素电路上方的所述滤色器阵列的滤色器的图案是相同于放置于包含于耦合到所述相应位线对中的所述第二位线的所述像素阵列的第二列中的图像感测像素电路上方的所述滤色器阵列的滤色器的图案。
10.根据权利要求9所述的成像装置，其中所述相应位线对是所述位线对中的第一位线对，其中所述位线对进一步包含第二位线对，所述第二位线对包含所述第二位线对中的第一及第二位线，其中所述第二位线对中的所述第一位线耦合到所述像素阵列的第三列，所述像素阵列包含放置于所述像素阵列的所述第三列上方的具有滤色器的不同图案的图像感测像素电路。
11.根据权利要求10所述的成像装置，其中所述像素阵列的所述第三列放置于所述像素阵列的所述第一列与所述像素阵列的所述第二列之间。
12.根据权利要求1所述的成像装置，其进一步包括多个模数转换器ADC，其中每一ADC耦合到所述多个合并电路中的相应一者的输出。
13.根据权利要求12所述的成像装置，其中所述多个合并电路中的所述相应一者包括：
第一多路复用器，其经耦合以接收所述多模式选择信号及所述相应位线对中的所述第一及第二位线，其中所述第一多路复用器经配置以响应于所述多模式选择信号而输出所述相应位线对中的所述第一位线或所述第二位线；
第二多路复用器，其经耦合以接收所述多模式选择信号及所述相应位线对中的所述第一及第二位线，其中所述第二多路复用器经配置以响应于所述多模式选择信号而输出所述相应位线对中的所述第二位线或所述第一位线；
第一电容器，其耦合于所述第一多路复用器的输出与所述多个合并电路中的所述相应一者的所述输出之间；和
第二电容器，其耦合于所述第二多路复用器的输出与所述多个合并电路中的所述相应一者的所述输出之间。
14.一种成像系统，其包括：
像素阵列，其包含在所述像素阵列中布置成行及列的多个像素电路；
多个位线，其中每一位线耦合到所述像素阵列的相应列像素电路，其中所述多个位线被分组成位线对；
控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；和
读出电路，其耦合到所述像素阵列以通过所述多个位线从所述像素阵列读出信号，其中所述读出电路包含耦合到所述多个位线的多个合并电路，其中每一合并电路耦合到相应位线对且经配置以响应于多模式选择信号，其中每一合并电路经配置以在第一模式中响应于所述相应位线对中的所述第一及第二位线而输出合并信号，其中所述每一合并电路经配置以在第二模式中从所述相应位线对中的第一位线输出第一信号，其中所述每一合并电路经配置以在第三模式中从所述相应位线对中的所述第二位线输出第二信号。
15.根据权利要求14所述的成像系统，其进一步包括耦合到所述读出电路以存储来自所述像素阵列的所述信号的数字表示的功能逻辑。
16.根据权利要求14所述的成像系统，其中所述多个像素电路包含多个图像感测像素电路及多个相位检测自动聚焦PDAF像素电路，其中所述多个PDAF像素电路中的每一者散布于所述像素阵列中的所述多个图像感测像素电路之间。
17.根据权利要求16所述的成像系统，其进一步包括包含于所述像素阵列中的多个光电二极管，其中所述多个光电二极管包含图像感测光电二极管及PDAF光电二极管，其中所述图像感测像素电路中的每一者包含图像感测光电二极管且所述PDAF像素电路中的每一者包含PDAF光电二极管。
18.根据权利要求17所述的成像系统，其中所述每一合并电路经配置以当所述相应位线对中的所述第一位线经耦合以从耦合到所述相应位线对中的所述第一位线的第一图像感测像素电路接收第一图像信号时且当所述相应位线对中的所述第二位线经耦合以从耦合到所述相应位线对中的所述第二位线的第二图像感测像素电路接收第二图像信号时以所述第一模式操作。
19.根据权利要求18所述的成像系统，其中所述第一位线进一步经耦合以从耦合到所述相应位线对中的所述第一位线的第三图像感测像素电路接收第三图像信号，其中所述第二位线进一步经耦合以从耦合到所述相应位线对中的所述第二位线的第四图像感测像素电路接收第四图像信号。
20.根据权利要求17所述的成像系统，其中所述每一合并电路经配置以当所述相应位线对中的所述第一及第二位线中的一者经耦合以从耦合到所述相应位线对中的所述第一及第二位线中的所述一者的第一PDAF像素电路接收第一PDAF信号时且当所述相应位线对中的所述第一及第二位线中的另一者经耦合以从耦合到所述相应位线对中的所述第一及第二位线中的所述另一者的第一图像感测像素电路接收第一图像信号时以所述第二模式或以所述第三模式操作。
21.根据权利要求20所述的成像系统，其中所述相应位线对中的所述第一及第二位线中的所述一者进一步经耦合以从耦合到所述相应位线对中的所述第一及第二位线中的所述一者的第二PDAF像素电路接收第二PDAF信号，其中所述相应位线对中的所述第一及第二位线中的所述另一者进一步经耦合以从耦合到所述相应位线对中的所述第一及第二位线中的所述另一者的第二图像感测像素电路接收第二图像信号。
22.根据权利要求14所述的成像系统，其中所述多个像素电路中的每一者包括：
所述多个光电二极管中的一者，其经配置以响应于入射光而产生电荷；
转移晶体管，其耦合到所述多个光电二极管中的所述一者；
浮动扩散区，其耦合到所述转移晶体管，其中所述转移晶体管经配置以响应于转移控制信号而将产生于所述多个光电二极管中的所述一者中的所述电荷转移到所述浮动扩散区；
复位晶体管，其耦合于电压源与所述浮动扩散区之间；
源极跟随器晶体管，其具有耦合到所述浮动扩散区的栅极；和
行选择晶体管，其耦合到所述源极跟随器晶体管，其中所述源极跟随器晶体管及所述行选择晶体管耦合于所述电压源与所述多个位线中的一者之间。
23.根据权利要求14所述的成像系统，其进一步包括放置于所述像素阵列上方的滤色器阵列，其中放置于包含于耦合到所述相应位线对中的所述第一位线的所述像素阵列的第一列中的图像感测像素电路上方的所述滤色器阵列的滤色器的图案是相同于放置于包含于耦合到所述相应位线对中的所述第二位线的所述像素阵列的第二列中的图像感测像素电路上方的所述滤色器阵列的滤色器的图案。
24.根据权利要求23所述的成像系统，其中所述相应位线对是所述位线对中的第一位线对，其中所述位线对进一步包含第二位线对，所述第二位线对包含所述第二位线对中的第一及第二位线，其中所述第二位线对中的所述第一位线耦合到所述像素阵列的第三列，所述像素阵列包含放置于所述像素阵列的所述第三列上方的具有滤色器的不同图案的图像感测像素电路。
25.根据权利要求24所述的成像系统，其中所述像素阵列的所述第三列放置于所述像素阵列的所述第一列与所述像素阵列的所述第二列之间。
26.根据权利要求14所述的成像系统，其中所述读出电路进一步包含多个模数转换器ADC，其中每一ADC耦合到所述多个合并电路中的相应一者的输出。
27.根据权利要求26所述的成像系统，其中所述多个合并电路中的所述相应一者包括：
第一多路复用器，其经耦合以接收所述多模式选择信号及所述相应位线对中的所述第一及第二位线，其中所述第一多路复用器经配置以响应于所述多模式选择信号而输出所述相应位线对中的所述第一位线或所述第二位线；
第二多路复用器，其经耦合以接收所述多模式选择信号及所述相应位线对中的所述第一及第二位线，其中所述第二多路复用器经配置以响应于所述多模式选择信号而输出所述相应位线对中的所述第二位线或所述第一位线；
第一电容器，其耦合于所述第一多路复用器的输出与所述多个合并电路中的所述相应一者的所述输出之间；和
第二电容器，其耦合于所述第二多路复用器的输出与所述多个合并电路中的所述相应一者的所述输出之间。
CN202210078170.6A 2021-06-04 2022-01-24 支持具有相位检测自动聚焦及图像感测光电二极管的像素阵列的合并模式的位线控制 Pending CN115442548A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/339,692 US11483502B1 (en) 2021-06-04 2021-06-04 Bitline control supporting binning mode for pixel arrays with phase detection autofocus and image sensing photodiodes
US17/339,692 2021-06-04

Publications (1)

Publication Number Publication Date
CN115442548A true CN115442548A (zh) 2022-12-06

Family

ID=83695464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210078170.6A Pending CN115442548A (zh) 2021-06-04 2022-01-24 支持具有相位检测自动聚焦及图像感测光电二极管的像素阵列的合并模式的位线控制

Country Status (3)

Country Link
US (1) US11483502B1 (zh)
CN (1) CN115442548A (zh)
TW (1) TWI820565B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202587177U (zh) * 2011-05-25 2012-12-05 格科微电子（上海）有限公司 图像传感器及其信号处理电路
CN103283216A (zh) * 2010-12-14 2013-09-04 意法半导体(R&D)有限公司 改进的图像传感器装置
CN103871458A (zh) * 2012-12-07 2014-06-18 三星电子株式会社 集成电路及其数据处理方法、解码器、存储器
CN107533210A (zh) * 2015-01-14 2018-01-02 因维萨热技术公司 相位检测自动聚焦
CN109302565A (zh) * 2018-11-12 2019-02-01 德淮半导体有限公司 图像传感器及其制造方法
US20190335118A1 (en) * 2017-01-13 2019-10-31 Flir Systems, Inc. Pixel readout with partitioned analog-to-digital conversion systems and methods
CN110636207A (zh) * 2018-06-25 2019-12-31 豪威科技股份有限公司 具有相位检测自动聚焦像素的图像传感器
CN110868519A (zh) * 2018-08-14 2020-03-06 豪威科技股份有限公司 具有相位检测自动对焦像素的图像传感器
CN111656772A (zh) * 2018-01-24 2020-09-11 索尼半导体解决方案公司 摄像装置和电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629913B2 (en) * 2010-09-30 2014-01-14 Apple Inc. Overflow control techniques for image signal processing
WO2014144391A1 (en) * 2013-03-15 2014-09-18 Rambus Inc. Threshold-monitoring, conditional-reset image sensor
WO2015084991A1 (en) * 2013-12-04 2015-06-11 Rambus Inc. High dynamic-range image sensor
US10270987B2 (en) * 2016-09-08 2019-04-23 Gvbb Holdings S.A.R.L. System and methods for dynamic pixel management of a cross pixel interconnected CMOS image sensor
US10924701B2 (en) * 2019-07-18 2021-02-16 Omnivision Technologies, Inc. Column amplifier reset circuit with comparator
JP7308694B2 (ja) * 2019-08-27 2023-07-14 キヤノン株式会社 放射線撮像装置の制御装置及び制御方法並びに放射線撮像システム
US11284045B2 (en) * 2020-04-22 2022-03-22 OmniVision Technologies. Inc. Image sensor with shifted color filter array pattern and bit line pairs

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103283216A (zh) * 2010-12-14 2013-09-04 意法半导体(R&D)有限公司 改进的图像传感器装置
CN202587177U (zh) * 2011-05-25 2012-12-05 格科微电子（上海）有限公司 图像传感器及其信号处理电路
CN103871458A (zh) * 2012-12-07 2014-06-18 三星电子株式会社 集成电路及其数据处理方法、解码器、存储器
CN107533210A (zh) * 2015-01-14 2018-01-02 因维萨热技术公司 相位检测自动聚焦
US20190335118A1 (en) * 2017-01-13 2019-10-31 Flir Systems, Inc. Pixel readout with partitioned analog-to-digital conversion systems and methods
CN111656772A (zh) * 2018-01-24 2020-09-11 索尼半导体解决方案公司 摄像装置和电子设备
CN110636207A (zh) * 2018-06-25 2019-12-31 豪威科技股份有限公司 具有相位检测自动聚焦像素的图像传感器
CN110868519A (zh) * 2018-08-14 2020-03-06 豪威科技股份有限公司 具有相位检测自动对焦像素的图像传感器
CN109302565A (zh) * 2018-11-12 2019-02-01 德淮半导体有限公司 图像传感器及其制造方法

Also Published As

Publication number Publication date
TWI820565B (zh) 2023-11-01
US11483502B1 (en) 2022-10-25
TW202306377A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
US11552115B2 (en) Imaging device including photoelectric converters and capacitive element
US20240006427A1 (en) Imaging device and imaging system
US9030583B2 (en) Imaging system with foveated imaging capabilites
US10334189B1 (en) HDR pixel array with double diagonal binning
US9531976B2 (en) Systems and methods for operating image sensor pixels having different sensitivities and shared charge storage regions
CN101926162B (zh) 图像传感器的取样与读出
CN107872633B (zh) 具有暗像素的成像传感器，以及操作成像传感器的方法
EP2140676B1 (en) Image sensor pixel with gain control
US6661457B1 (en) Pixel read-out architecture
US8174601B2 (en) Image sensor with controllable transfer gate off state voltage levels
US20140063300A1 (en) High dynamic range imaging systems having clear filter pixel arrays
US8390712B2 (en) Image sensing pixels with feedback loops for imaging systems
KR20160018506A (ko) 분할-게이트 조건부-재설정 이미지 센서
JPH1084507A (ja) 能動画素イメージセンサ及びその製造方法
CN211152056U (zh) 图像传感器和成像系统
CN108234910B (zh) 成像系统和形成堆叠成像系统的方法及数字相机成像系统组件
US20150138410A1 (en) High dynamic range image sensor read out architecture
US11240454B2 (en) Hybrid CMOS image sensor with event driven sensing
CN212012776U (zh) 用于生成颜色信息和脉冲光信息的成像系统和图像传感器
US11463640B1 (en) Bitline control supporting binning mode phase detection autofocus photodiodes
CN115442548A (zh) 支持具有相位检测自动聚焦及图像感测光电二极管的像素阵列的合并模式的位线控制
JP6825675B2 (ja) 撮像素子及び撮像装置
US10880500B2 (en) Pixel apparatus and CMOS image sensor using the same
CN110557587A (zh) 图像传感器和操作该图像传感器的方法
US20230035728A1 (en) Color-infrared sensor with a low power binning readout mode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination