CN115441705A - 基于谐振门极驱动的SiC MOSFET并联的控制电路 - Google Patents
基于谐振门极驱动的SiC MOSFET并联的控制电路 Download PDFInfo
- Publication number
- CN115441705A CN115441705A CN202211174778.5A CN202211174778A CN115441705A CN 115441705 A CN115441705 A CN 115441705A CN 202211174778 A CN202211174778 A CN 202211174778A CN 115441705 A CN115441705 A CN 115441705A
- Authority
- CN
- China
- Prior art keywords
- diode
- type mosfet
- pin
- circuit
- decoupling capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 238000002955 isolation Methods 0.000 claims abstract description 45
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims description 166
- 230000005669 field effect Effects 0.000 claims description 42
- 229910044991 metal oxide Inorganic materials 0.000 claims description 42
- 150000004706 metal oxides Chemical class 0.000 claims description 42
- 230000001052 transient effect Effects 0.000 claims description 25
- 230000001965 increasing effect Effects 0.000 claims description 14
- 230000008878 coupling Effects 0.000 claims description 12
- 238000010168 coupling process Methods 0.000 claims description 12
- 238000005859 coupling reaction Methods 0.000 claims description 12
- 238000004064 recycling Methods 0.000 claims description 10
- 230000001939 inductive effect Effects 0.000 claims description 8
- 230000006641 stabilisation Effects 0.000 claims description 6
- 238000011105 stabilization Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 11
- 238000002474 experimental method Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 1
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Abstract
本发明公开了一种基于谐振门极驱动的SiCMOSFET并联的控制电路，包括：驱动电路、功率电路和驱动电源电路，其中，驱动电路是由隔离型驱动器、信号输入侧和信号输出侧组成；功率电路由SiCMOSFET并联电路组成；驱动电源电路由隔离型驱动电源电路和稳压电路组成。本发明能减少功率半导体器件在高频工作条件下的能量损耗，提高器件在并联工作时的漏极电流的均衡度，实现并联器件的均流，并拓展为多条并联支路，实现一个驱动器驱动多个器件的功能，提高电路效率。
Description
技术领域
本发明涉及功率半导体器件驱动设计领域和性能测试技术领域，具体的说是一种基于谐振门极驱动的SiC MOSFET并联的控制电路。
背景技术
随着大功率应用以及高精度设备的普及，传统的半导体功率器件的驱动电路其自身的局限性较大，使得开关电源向着高频化、高功率密度、小型化和高效性方向发展，对功率变换器的要求越来越高。为了满足功率半导体器件在中大功率场合的应用要求，需要将功率器件进行并联以提高电流能力，然而器件并联时通常由于各功率回路中的寄生参数不一致，导致电流分布不均。随着开关频率的增加，驱动电路的损耗也会相应的增加，导致栅极驱动器的工作效率明显的降低，且传统的门极驱动电路通常为耗能性的驱动，进一步消耗了能量。另外，功率半导体器件高速开关暂态会导致很容易产生过电压、过电流的现象，造成器件的失效，阈值电压、导通电阻、极间电容、跨导、寄生电感等问题形成电压和电流超调可能会导致器件的误导通，造成器件的损坏。
发明内容
本发明是为了解决上述现有技术存在的不足之处，提出一种基于谐振门极驱动的SiC MOSFET并联的控制电路，以期能满足在功率半导体器件在高频工作的条件下实现高效可靠的导通，同时器件在并联条件下，实现对并联线路间的能量转换，减小开关损耗，实现并联器件的输出电流的合理均流，且可以拓展足够多的并联线路，能满足外部回路对器件更高的输出电流的要求。
本发明为达到上述发明目的，采用如下技术方案：
本发明一种基于谐振门极驱动的SiC MOSFET并联的控制电路的特点在于，包括：驱动电路、功率电路和驱动电源电路；
所述驱动电路由隔离型栅极驱动芯片、信号输入侧和信号输出侧组成；
所述信号输入侧为解耦电容C3；所述解耦电容C3的一端接地，另一端与隔离型栅极驱动芯片的1-VCC1引脚连接，所述隔离型栅极驱动芯片的1-VCC1引脚引出的电位记为Vp，所述隔离型栅极驱动芯片的4-GND1引脚接地；所述隔离型栅极驱动芯片的2-IN+引脚、3-IN-引脚接收外部输入的PWM信号；
所述信号输出侧由解耦电容C4、解耦电容C5、解耦电容C6、解耦电容C7和两路相同的门极驱动电路G1、G2组成；
所述解耦电容C4和解耦电容C5并联后的一端电位记为VDD，并与所述隔离型栅极驱动芯片的5-VCC2引脚连接，另一端电位记为VSS；
所述解耦电容C6和解耦电容C7并联后的一端电位记为VSS，并与所述隔离型栅极驱动芯片的8-GND2引脚连接，另一端电位记为VDD；
所述门极驱动电路G1由二极管D1、二极管D3、二极管D5、二极管D7和谐振电感L1组成；
所述二极管D1的阳极与所述隔离型栅极驱动芯片的6-OUT+引脚连接，阴极与所述谐振电感L1的a端连接；所述二极管D3的阴极与隔离型栅极驱动芯片的7-OUT-引脚连接，阳极与所述谐振电感L1的a端连接，二极管D1和二极管D3实现并联；
所述二极管D5的阳极与所述隔离型栅极驱动芯片的8-GND2引脚连接，阴极与所述谐振电感L1的b端连接；所述二极管D7的阴极与所述隔离型栅极驱动芯片的5-VCC2引脚连接，阳极与所述谐振电感L1的b端连接；将所述谐振电感L1的b端与所述功率电路的连接点记为GATE1；
所述门极驱动电路G2由二极管D2、二极管D4、二极管D6、二极管D8和谐振电感L2组成；
所述二极管D2的阳极与所述隔离型栅极驱动芯片的6-OUT+引脚连接，阴极与所述谐振电感L2的c端连接；所述二极管D4阴极与隔离型栅极驱动芯片的7-OUT-引脚连接，阳极与所述谐振电感L2的c端连接，二极管D2和二极管D4实现并联；
所述二极管D6阳极与所述隔离型栅极驱动芯片的8-GND2引脚连接，阴极与所述谐振电感L2的d端连接；所述二极管D8阴极与隔离型栅极驱动芯片的5-VCC2引脚连接，阳极与所述谐振电感L2的d端连接；所述谐振电感L2的d端与所述功率电路的连接点记为GATE2；
所述功率电路为SiC MOSFET并联电路；
所述SiC MOSFET并联电路分为相同的两个支路，记为支路1和支路2；
所述支路1由金属-氧化物半导体场效应晶体管MOSFET1和电容C1组成；所述支路2由金属-氧化物半导体场效应晶体管MOSFET2和电容C2组成；
所述支路1内的金属-氧化物半导体场效应晶体管MOSFET1的漏极与外部电路连接，源极接地，栅极与所述连接点GATE1连接，所述电容C1的一端与金属-氧化物半导体场效应晶体管MOSFET1的栅极连接，另一端接地；
所述支路2内的金属-氧化物半导体场效应晶体管MOSFET2的漏极与外部电路连接，源极接地，栅极与所述连接点GATE2连接，所述电容C2的一端与金属-氧化物半导体场效应晶体管MOSFET2的栅极连接，另一端接地；
所述驱动电源电路由隔离型驱动电源电路和稳压电路组成；
所述隔离型驱动电源电路由隔离型驱动电源U2、解耦电容C12、解耦电容C13、解耦电容C14、解耦电容C15和解耦电容C16组成；
所述解耦电容C8的一端连接至所述隔离型驱动电源U2的1-Vin引脚，所述隔离型驱动电源U2的1-Vin引脚引出的电位记为Vp，所述解耦电容C8的另一端连接至所述隔离型驱动电源U2的2-GND引脚，所述隔离型驱动电源U2的1-Vin引脚接地；所述解耦电容C9和解耦电容C11并联后的一端连接至所述隔离型驱动电源U2的7-+Vo引脚，所述隔离型驱动电源U2的7-+Vo引脚引出的电位记为VDD；所述解耦电容C9和解耦电容C11并联后的另一端连接至所述隔离型驱动电源U2的6-0V引脚，所述隔离型驱动电源U2的6-0V引脚引出的电位记为SOURCE；所述解耦电容C10和解耦电容C12并联后的一端连接至所述隔离型驱动电源U2的5--Vo引脚，所述隔离型驱动电源U2的5--Vo引脚引出的电位记为VSS，所述解耦电容C10和解耦电容C12并联后的另一端连接至所述隔离型驱动电源U2的6-0V引脚，所述隔离型驱动电源U2的6-0V引脚引出的电位记为SOURCE；
所述稳压电路由稳压芯片U3、解耦电容C13和解耦电容C14组成；
所述稳压芯片U3的1-IN引脚引出的电位记为Vin，2-OUT引脚引出的电位记为Vp，3-GND引脚接地；
所述解耦电容C13的一端连接至所述稳压芯片U3的1-IN引脚，另一端连接至稳压芯片U3的3-GND引脚；所述解耦电容C14的一端连接至稳压芯片U3的2-OUT引脚，另一端连接至稳压芯片U3的3-GND引脚。
本发明所述的基于谐振门极驱动的SiC MOSFET并联的控制电路的特点也在于，所述驱动电路中的隔离型栅极驱动芯片由直流电压源V+、直流电压源V-以及两个不同的金属-氧化物半导体场效应晶体管MOSFET组成，分别为P型MOSFET晶体管和N型MOSFET晶体管，构成一个图腾柱结构；
所述P型MOSFET晶体管的源极上拉电位为VDD，N型MOSFET的源极下拉电位为VSS；P型MOSFET的漏极与二极管D1的阳极连接，二极管D3的阴极与N型MOSFET的漏极连接；P型MOSFET的漏极与二极管D2的阳极连接，二极管D4的阴极与N型MOSFET的漏极连接；P型MOSFET的栅极和N型MOSFET的栅极分别用于接收外部的控制信号；所述直流电压源V+正端与P型MOSFET的漏极连接，负端接地与直流电压源V-连接；所述直流电压源V-正端接地与直流电压源V+连接，负端与N型MOSFET的源极连接；
当P型MOSFET、N型MOSFET的栅极接收到的控制信号均为高电平信号时，P型MOSFET关断，N型MOSFET开通，流向所述谐振电感L1和谐振电感L2的电位为VSS；
当P型MOSFET、N型MOSFET的栅极接收到的控制信号均为低电平信号时，P型MOSFET开通，N型MOSFET关断，流向所述谐振电感L1和谐振电感L2的电位为VDD；
当P型MOSFET的栅极接收到的控制信号为高电平信号、N型MOSFET的栅极接收到的控制信号为低电平信号时，P型MOSFET和N型MOSFET都关断，流向所述谐振电感L1和谐振电感L2的电位与上一个状态的电位保持一致；
当P型MOSFET的栅极接收到的控制信号为低电平信号、N型MOSFET的栅极接收到的控制信号为高电平信号时，PMOSFET和NMOSFET都开通并导致短路。
由门极驱动电路G1和支路1组成LC回路1，由门极驱动电路G2和支路2组成LC回路2；
对于所述LC回路1，当P型MOSFET开通，N型MOSFET关断时，流向谐振电感L1的电位为VDD，VDD通过P型MOSFET、二极管D1和谐振电感L1给电容C1充电，当隔离型栅极驱动芯片输出的电流上升到峰值时，二极管D1电压反偏，阻止电流继续增大，并将图腾柱结构输出的门极电压钳位在最大正值，金属-氧化物半导体场效应晶体管MOSFET1导通，此时将P型MOSFET关断，二极管D5开始工作，对电容C1所到达的VDD电位进行钳位，使MOSFET1开通的栅源电压稳定在VDD电位，所述LC回路1中的瞬态谐振电感电流经过P型MOSFET、二极管D1、电感L1、二极管D5流向VDD电位，使得瞬态谐振电感电流开始减少，此时将电感L1储存的能量反馈给所述图腾柱结构的直流电压源V+，以实现能量的回收利用；
当P型MOSFET关断，N型MOSFET开通时，流向谐振电感L1的电位为VSS，电容C1通过电感L1、二极管D3、N型MOSFET放电，谐振电感L1上的电流反相增大，当谐振电感L1上的电流上升到峰值时，二极管D3的电压反偏，阻止电流继续增大，并将图腾柱结构输出的门极电压钳位在最大负值，电容C1放电结束，金属-氧化物半导体场效应晶体管MOSFET1关断；此时将N型MOSFET关断，二极管D7开始工作，对电容C1所到达的VSS电位进行钳位，使MOSFET1关断的电压稳定在VSS电位，所述LC回路1中的瞬态谐振电感电流经过二极管D7、电感L1、二极管D3、N型MOSFET流向VSS电位，瞬态谐振电感电流开始减少，此时将电感L1储存的能量反馈给所述图腾柱结构的直流电压源V-，以实现能量的回收利用；
对于所述LC回路2，当P型MOSFET开通，N型MOSFET关断时，流向谐振电感L2的电位为VDD，VDD通过P型MOSFET、二极管D2和谐振电感L2给电容C2充电，当隔离型栅极驱动芯片输出的电流上升到峰值时，二极管D2电压反偏，阻止电流继续增大，并将图腾柱结构输出的门极电压钳位在最大正值，金属-氧化物半导体场效应晶体管MOSFET2导通，此时将P型MOSFET关断，二极管D6开始工作，对电容C2所到达的VDD电位进行钳位，使MOSFET2开通的栅源电压稳定在VDD电位，所述LC回路2中的瞬态谐振电感电流经过P型MOSFET、二极管D2、电感L2、二极管D6流向VDD电位，使得瞬态谐振电感电流开始减少，此时将电感L2储存的能量反馈给所述图腾柱结构的直流电压源V+，以实现能量的回收利用；
当P型MOSFET关断，N型MOSFET开通时，流向谐振电感L2的电位为VSS，电容C1通过电感L2、二极管D4、N型MOSFET放电，谐振电感L2上的电流反相增大，当谐振电感L2上的电流上升到峰值时，二极管D4的电压反偏，阻止电流继续增大，并将图腾柱结构输出的门极电压钳位在最大负值，电容C2放电结束，金属-氧化物半导体场效应晶体管MOSFET2关断；此时将N型MOSFET关断，二极管D8开始工作，对电容C2所到达的VSS电位进行钳位，使MOSFET1关断的电压稳定在VSS电位，所述LC回路2中的瞬态谐振电感电流经过二极管D8、电感L2、二极管D4、N型MOSFET流向VSS电位，瞬态谐振电感电流开始减少，此时将电感L2储存的能量反馈给所述图腾柱结构的直流电压源V-，以实现能量的回收利用；
所述谐振电感L1和谐振电感L2为耦合电感，用于将支路1或2的能量互相传递，从而实现均流。
与现有技术相比，本发明的有益效果在于：
1、本发明通过RGD(ResonantGateDriver，谐振门极驱动)电路对金属-氧化物半导体场效应晶体管MOSFET进行开通和关断，降低了功率半导体器件的损耗，且该驱动电路具备的驱动电流有初始化，提高了MOSFET的开关速度，减小了开关损耗，并且在功率电路中加入并联的功率半导体器件，可以对实现一个驱动电路对多个功率半导体器件的驱动工作，大大提高了驱动电路的工作效率，通过耦合电感可以改善器件的工作条件，实现了器件并联的均流。因此，此发明可以实现功率半导体器件更加高效、可靠、减耗的进行工作。
2、本发明通过并联结构的功率电路，对其进行完全对称的电路设计，并且在驱动电路中加入耦合电感，解决了因功率半导体器件的阈值电压、导通电阻、极间电容、跨导等参数出现的差异而引起的动态和静态不均流问题，并且该并联电路可以拓展，设计多组一致的并联电路，通过对电感进行耦合，实现通过一个驱动芯片来驱动多个功率半导体器件的功能。因此，此发明可以改善并联器件的工作环境，使其达到更好的工作性能，并能提高驱动芯片的工作效率。
3、本发明通过为栅极驱动电路的设计，但未涉及到有关驱动电阻的设计，对本发明进行实验验证，由于耦合电感和谐振电路的作用，不需要驱动电阻以消除门极振荡，对于驱动电阻的并联均流效果更好，同时减少了因驱动电阻存在而损耗的能量。因此，该发明可以减少栅极驱动电阻的使用实现并联器件的均流，并减少能量的损耗。
4、本发明通过谐振电感L和栅源电容C构成LC电路，使电感和电容进行能量的相互传递，来提供金属-氧化物半导体场效应晶体管MOSFET门极驱动电流，控制开关管的开通和关断，同时将金属-氧化物半导体场效应晶体管MOSFET的输入电容C上储存的能量再次利用或者回馈给驱动电源，以达到减小驱动损耗的目的。因此，该发明可以通过控制谐振电感和电容电路，对电路的能量进行反复使用，减少了能量的损耗。
5、本发明在整个控制电路的设计中，预留了多个测试点，给后续的实验提供了条件，使其能够更好地进行SiC MOSFET双脉冲实验、SiC MOSFET并联双脉冲实验、SiC MOSFET并联短路实验以及其他相关的测试实验，并在后续的实验中可以验证RGD控制对半导体器件的有利作用。因此，此发明可以满足多种实验的需求，做到了高适配性。
附图说明
图1是本发明实施例中的驱动电路图；
图2是本发明实施例中的驱动系统隔离型驱动器内部电路图；
图3是本发明实施例中的驱动系统控制电路图；
图4是本发明实施例中的驱动电源电路图；
图5是本发明实施例中的扩展电路图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整的描述。
本实施例中，一种基于谐振门极驱动的SiC MOSFET并联的控制电路，包括：驱动电路、功率电路和驱动电源电路；
图1是本发明实施例中的驱动电路图，驱动电路由隔离型栅极驱动芯片、信号输入侧和信号输出侧组成；
常用的隔离型栅极驱动芯片有广泛使用的驱动IC芯片，如Infineon公司的1EDN系列驱动芯片，或信号隔离芯片级联驱动buffer芯片如和IXYS公司的IXD系列驱动芯片；隔离型栅极驱动芯片引出八个引脚，分别为：1-VCC1、2-IN+、3-IN-、4-GND1、5-VCC2、6-OUT+、7-OUT-、8-GND2；前四个引脚为输入侧引脚，后四个引脚为输出侧引脚，内部进行了隔离，对两端的接地引脚进行隔离，所连接的接地电位分别为GND1、GND2；
信号输入侧为解耦电容C3；解耦电容C3的一端接地，另一端与隔离型栅极驱动芯片的1-VCC1引脚连接，隔离型栅极驱动芯片的1-VCC1引脚引出的电位记为Vp，隔离型栅极驱动芯片的4-GND1引脚接地；隔离型栅极驱动芯片的2-IN+引脚、3-IN-引脚接收外部输入的PWM信号；
信号输出侧由解耦电容C4、解耦电容C5、解耦电容C6、解耦电容C7和两路相同的门极驱动电路G1、G2组成；
解耦电容C4和解耦电容C5并联后的一端电位记为VDD，并与隔离型栅极驱动芯片的5-VCC2引脚连接，另一端电位记为VSS；
解耦电容C6和解耦电容C7并联后的一端电位记为VSS，并与隔离型栅极驱动芯片的8-GND2引脚连接，另一端电位记为VDD；
门极驱动电路G1由二极管D1、二极管D3、二极管D5、二极管D7和谐振电感L1组成；
二极管D1的阳极与隔离型栅极驱动芯片的6-OUT+引脚连接，阴极与谐振电感L1的a端连接；二极管D3的阴极与隔离型栅极驱动芯片的7-OUT-引脚连接，阳极与谐振电感L1的a端连接，二极管D1和二极管D3实现并联；
二极管D5的阳极与隔离型栅极驱动芯片的8-GND2引脚连接，阴极与谐振电感L1的b端连接；二极管D7的阴极与隔离型栅极驱动芯片的5-VCC2引脚连接，阳极与谐振电感L1的b端连接；将谐振电感L1的b端与功率电路的连接点记为GATE1；
门极驱动电路G2由二极管D2、二极管D4、二极管D6、二极管D8和谐振电感L2组成；
二极管D2的阳极与隔离型栅极驱动芯片的6-OUT+引脚连接，阴极与谐振电感L2的c端连接；二极管D4阴极与隔离型栅极驱动芯片的7-OUT-引脚连接，阳极与谐振电感L2的c端连接，二极管D2和二极管D4实现并联；
二极管D6阳极与隔离型栅极驱动芯片的8-GND2引脚连接，阴极与谐振电感L2的d端连接；二极管D8阴极与隔离型栅极驱动芯片的5-VCC2引脚连接，阳极与谐振电感L2的d端连接；谐振电感L2的d端与功率电路连接点记为GATE2；
该驱动电路可使金属-氧化物半导体场效应晶体管MOSFET1和金属-氧化物半导体场效应晶体管MOSFET2的栅源电压大于驱动电压，采用二极管D1、二极管D3、二极管D2、二极管D4减小反向恢复能力，采用小电感值的谐振电感提高开关速度，在金属-氧化物半导体场效应晶体管MOSFET1和金属-氧化物半导体场效应晶体管MOSFET2关断状态，栅源存在负压，能有效防止误开通；对于二极管D5、二极管D6、二极管D7、二极管D8，其作用是在导通过程中防止过压，用作低阻抗路径钳位，增强抗干扰能力。
图2是本发明实施例中的驱动系统隔离型驱动器内部电路图，功驱动电路中的隔离型栅极驱动芯片由直流电压源V+、直流电压源V-以及两个不同的金属-氧化物半导体场效应晶体管MOSFET组成，分别为P型MOSFET晶体管和N型MOSFET晶体管，构成一个图腾柱结构；
P型MOSFET晶体管的源极上拉电位为VDD，N型MOSFET的源极下拉电位为VSS；P型MOSFET的漏极与二极管D1的阳极连接，二极管D3的阴极与N型MOSFET的漏极连接；P型MOSFET的漏极与二极管D2的阳极连接，二极管D4的阴极与N型MOSFET的漏极连接；P型MOSFET的栅极和N型MOSFET的栅极分别用于接收外部的控制信号；直流电压源V+正端与P型MOSFET的漏极连接，负端接地与直流电压源V-连接；直流电压源V-正端接地与直流电压源V+连接，负端与N型MOSFET的源极连接；
图3是本发明实施例中的驱动系统控制电路图，功率电路为SiC MOSFET并联电路；
SiC MOSFET并联电路分为相同的两个支路，记为支路1和支路2；
支路1由金属-氧化物半导体场效应晶体管MOSFET1和电容C1组成；支路2由金属-氧化物半导体场效应晶体管MOSFET2和电容C2组成；
支路1内的金属-氧化物半导体场效应晶体管MOSFET1的漏极与外部电路连接，源极接地，栅极与连接点GATE1连接，电容C1的一端与金属-氧化物半导体场效应晶体管MOSFET1的栅极连接，另一端接地；
支路2内的金属-氧化物半导体场效应晶体管MOSFET2的漏极与外部电路连接，源极接地，栅极与连接点GATE2连接，电容C2的一端与金属-氧化物半导体场效应晶体管MOSFET2的栅极连接，另一端接地；
对于图2中驱动系统隔离型驱动器，当P型MOSFET、N型MOSFET的栅极接收到的控制信号均为高电平信号时，P型MOSFET关断，N型MOSFET开通，流向谐振电感L1和谐振电感L2的电位为VSS；
当P型MOSFET、N型MOSFET的栅极接收到的控制信号均为低电平信号时，P型MOSFET开通，N型MOSFET关断，流向谐振电感L1和谐振电感L2的电位为VDD；
当P型MOSFET的栅极接收到的控制信号为高电平信号、N型MOSFET的栅极接收到的控制信号为低电平信号时，P型MOSFET和N型MOSFET都关断，流向谐振电感L1和谐振电感L2的电位与上一个状态的电位保持一致；
当P型MOSFET的栅极接收到的控制信号为低电平信号、N型MOSFET的栅极接收到的控制信号为高电平信号时，PMOSFET和NMOSFET都开通并导致短路。
对于该并联的控制回路，由门极驱动电路G1和支路1组成LC回路1，由门极驱动电路G2和支路2组成LC回路2；
对于LC回路1，当P型MOSFET开通，N型MOSFET关断时，流向谐振电感L1的电位为VDD，VDD通过P型MOSFET、二极管D1和谐振电感L1给电容C1充电，当隔离型栅极驱动芯片输出的电流上升到峰值时，二极管D1电压反偏，阻止电流继续增大，并将图腾柱结构输出的门极电压钳位在最大正值，金属-氧化物半导体场效应晶体管MOSFET1导通，此时将P型MOSFET关断，二极管D5开始工作，对电容C1所到达的VDD电位进行钳位，使MOSFET1开通的栅源电压稳定在VDD电位，LC回路1中的瞬态谐振电感电流经过P型MOSFET、二极管D1、电感L1、二极管D5流向VDD电位，使得瞬态谐振电感电流开始减少，此时将电感L1储存的能量反馈给图腾柱结构的直流电压源V+，以实现能量的回收利用；
当P型MOSFET关断，N型MOSFET开通时，流向谐振电感L1的电位为VSS，电容C1通过电感L1、二极管D3、N型MOSFET放电，谐振电感L1上的电流反相增大，当谐振电感L1上的电流上升到峰值时，二极管D3的电压反偏，阻止电流继续增大，并将图腾柱结构输出的门极电压钳位在最大负值，电容C1放电结束，金属-氧化物半导体场效应晶体管MOSFET1关断；此时将N型MOSFET关断，二极管D7开始工作，对电容C1所到达的VSS电位进行钳位，使MOSFET1关断的电压稳定在VSS电位，LC回路1中的瞬态谐振电感电流经过二极管D7、电感L1、二极管D3、N型MOSFET流向VSS电位，瞬态谐振电感电流开始减少，此时将电感L1储存的能量反馈给图腾柱结构的直流电压源V-，以实现能量的回收利用；
对于LC回路2，当P型MOSFET开通，N型MOSFET关断时，流向谐振电感L2的电位为VDD，VDD通过P型MOSFET、二极管D2和谐振电感L2给电容C2充电，当隔离型栅极驱动芯片输出的电流上升到峰值时，二极管D2电压反偏，阻止电流继续增大，并将图腾柱结构输出的门极电压钳位在最大正值，金属-氧化物半导体场效应晶体管MOSFET2导通，此时将P型MOSFET关断，二极管D6开始工作，对电容C2所到达的VDD电位进行钳位，使MOSFET2开通的栅源电压稳定在VDD电位，LC回路2中的瞬态谐振电感电流经过P型MOSFET、二极管D2、电感L2、二极管D6流向VDD电位，使得瞬态谐振电感电流开始减少，此时将电感L2储存的能量反馈给图腾柱结构的直流电压源V+，以实现能量的回收利用；
当P型MOSFET关断，N型MOSFET开通时，流向谐振电感L2的电位为VSS，电容C1通过电感L2、二极管D4、N型MOSFET放电，谐振电感L2上的电流反相增大，当谐振电感L2上的电流上升到峰值时，二极管D4的电压反偏，阻止电流继续增大，并将图腾柱结构输出的门极电压钳位在最大负值，电容C2放电结束，金属-氧化物半导体场效应晶体管MOSFET2关断；此时将N型MOSFET关断，二极管D8开始工作，对电容C2所到达的VSS电位进行钳位，使MOSFET1关断的电压稳定在VSS电位，LC回路2中的瞬态谐振电感电流经过二极管D8、电感L2、二极管D4、N型MOSFET流向VSS电位，瞬态谐振电感电流开始减少，此时将电感L2储存的能量反馈给图腾柱结构的直流电压源V-，以实现能量的回收利用；
谐振电感L1和谐振电感L2为耦合电感，用于将支路1或2的能量互相传递，从而实现均流。
LC回路1和LC回路2可以拓展成为n条一样的支路，并且和之前的通路一致，需要n个不同的耦合电感以及电容，形成n条LC回路，具体的方式在下面的图5中有详细介绍。
图4是本发明实施例中的驱动电源电路图，驱动电源电路由隔离型驱动电源电路和稳压电路组成；
隔离型驱动电源电路由隔离型驱动电源U2、解耦电容C12、解耦电容C13、解耦电容C14、解耦电容C15和解耦电容C16组成；
隔离型驱动电源U2引出五个引脚，分别为：1-Vin、2-GND、5--Vo、6-0V、7-+Vo，隔离型驱动电源目前常用的有国产MORNSUN公司生产的QAxxx系列的电源，它能把十几伏特的直流电压输入，生成两个正负电压的输出，完美匹配功率半导体器件导通所需要的电压值，且输入侧和输出侧的接地进行了隔离；
解耦电容C8的一端连接至隔离型驱动电源U2的1-Vin引脚，隔离型驱动电源U2的1-Vin引脚引出的电位记为Vp，解耦电容C8的另一端连接至隔离型驱动电源U2的2-GND引脚，隔离型驱动电源U2的1-Vin引脚接地；解耦电容C9和解耦电容C11并联后的一端连接至隔离型驱动电源U2的7-+Vo引脚，隔离型驱动电源U2的7-+Vo引脚引出的电位记为VDD；解耦电容C9和解耦电容C11并联后的另一端连接至隔离型驱动电源U2的6-0V引脚，隔离型驱动电源U2的6-0V引脚引出的电位记为SOURCE；解耦电容C10和解耦电容C12并联后的一端连接至隔离型驱动电源U2的5--Vo引脚，隔离型驱动电源U2的5--Vo引脚引出的电位记为VSS，解耦电容C10和解耦电容C12并联后的另一端连接至隔离型驱动电源U2的6-0V引脚，隔离型驱动电源U2的6-0V引脚引出的电位记为SOURCE；
稳压电路由稳压芯片U3、解耦电容C13和解耦电容C14组成；
稳压芯片U3引出三个引脚，分别为：1-IN、2-OUT、3-GND；稳压芯片U3的1-IN引脚引出的电位记为Vin，2-OUT引脚引出的电位记为Vp，3-GND引脚接地；
解耦电容C13的一端连接至稳压芯片U3的1-IN引脚，另一端连接至稳压芯片U3的3-GND引脚；解耦电容C14的一端连接至稳压芯片U3的2-OUT引脚，另一端连接至稳压芯片U3的3-GND引脚。
对于电路图中的GATE1、GATE2、SOURCE、Vin、Vp、VDD、VSS等连接点或等电势点均需要连接在一起，构成一个闭环的回路。
图5是本发明实施例中的扩展电路图，对于该扩展电路，为控制电路所控制的并联电路，其为并联的n条支路，通过一个隔离型栅极驱动芯片输出n条一致的电路。其中的驱动电路和驱动电源电路与图1和图3的电路保持一致，二极管的连接方式也一致，将两个谐振电感L1、L2形成的支路1和支路2扩展成为一样的n个支路，即n个谐振电感、n个输入电容和n个MOSFET，其中的谐振电感都为耦合电感，可以实现各个电感的能量交换。
在并联电路的栅极前端加入谐振电感，可以使电容和电感串联，电容器放电，电感开始有一个逆向的反冲电流，电感充电，当电感的电压达到最大时，电容放电完毕，之后电感开始放电，电容开始充电，而在此过程中电感由于不断的充放电，于是就产生了电磁波，实现了电能与磁能的相互交换。而电感充电后，预先给电路提供电流，加快了开关速度。而电感的耦合，使所拓展的支路之间所得到的电流，与电感之间产生联系，通过设置耦合电感值的大小、耦合电感圈数得到各路之间的电流关系，调整参数值的大小，使并联支路的输出电流达到一致，从而为电路并联的均流提供了思路。
通过上述实施例可见，本控制电路可以实现对功率半导体器件的谐振驱动和并联。
Claims (3)
1.一种基于谐振门极驱动的SiC MOSFET并联的控制电路，其特征在于，包括：驱动电路、功率电路和驱动电源电路；
所述驱动电路由隔离型栅极驱动芯片、信号输入侧和信号输出侧组成；
所述信号输入侧为解耦电容C3；所述解耦电容C3的一端接地，另一端与隔离型栅极驱动芯片的1-VCC1引脚连接，所述隔离型栅极驱动芯片的1-VCC1引脚引出的电位记为Vp，所述隔离型栅极驱动芯片的4-GND1引脚接地；所述隔离型栅极驱动芯片的2-IN+引脚、3-IN-引脚接收外部输入的PWM信号；
所述信号输出侧由解耦电容C4、解耦电容C5、解耦电容C6、解耦电容C7和两路相同的门极驱动电路G1、G2组成；
所述解耦电容C4和解耦电容C5并联后的一端电位记为VDD，并与所述隔离型栅极驱动芯片的5-VCC2引脚连接，另一端电位记为VSS；
所述解耦电容C6和解耦电容C7并联后的一端电位记为VSS，并与所述隔离型栅极驱动芯片的8-GND2引脚连接，另一端电位记为VDD；
所述门极驱动电路G1由二极管D1、二极管D3、二极管D5、二极管D7和谐振电感L1组成；
所述二极管D1的阳极与所述隔离型栅极驱动芯片的6-OUT+引脚连接，阴极与所述谐振电感L1的a端连接；所述二极管D3的阴极与隔离型栅极驱动芯片的7-OUT-引脚连接，阳极与所述谐振电感L1的a端连接，二极管D1和二极管D3实现并联；
所述二极管D5的阳极与所述隔离型栅极驱动芯片的8-GND2引脚连接，阴极与所述谐振电感L1的b端连接；所述二极管D7的阴极与所述隔离型栅极驱动芯片的5-VCC2引脚连接，阳极与所述谐振电感L1的b端连接；将所述谐振电感L1的b端与所述功率电路的连接点记为GATE1；
所述门极驱动电路G2由二极管D2、二极管D4、二极管D6、二极管D8和谐振电感L2组成；
所述二极管D2的阳极与所述隔离型栅极驱动芯片的6-OUT+引脚连接，阴极与所述谐振电感L2的c端连接；所述二极管D4阴极与隔离型栅极驱动芯片的7-OUT-引脚连接，阳极与所述谐振电感L2的c端连接，二极管D2和二极管D4实现并联；
所述二极管D6阳极与所述隔离型栅极驱动芯片的8-GND2引脚连接，阴极与所述谐振电感L2的d端连接；所述二极管D8阴极与隔离型栅极驱动芯片的5-VCC2引脚连接，阳极与所述谐振电感L2的d端连接；所述谐振电感L2的d端与所述功率电路的连接点记为GATE2；
所述功率电路为SiC MOSFET并联电路；
所述SiC MOSFET并联电路分为相同的两个支路，记为支路1和支路2；
所述支路1由金属-氧化物半导体场效应晶体管MOSFET1和电容C1组成；所述支路2由金属-氧化物半导体场效应晶体管MOSFET2和电容C2组成；
所述支路1内的金属-氧化物半导体场效应晶体管MOSFET1的漏极与外部电路连接，源极接地，栅极与所述连接点GATE1连接，所述电容C1的一端与金属-氧化物半导体场效应晶体管MOSFET1的栅极连接，另一端接地；
所述支路2内的金属-氧化物半导体场效应晶体管MOSFET2的漏极与外部电路连接，源极接地，栅极与所述连接点GATE2连接，所述电容C2的一端与金属-氧化物半导体场效应晶体管MOSFET2的栅极连接，另一端接地；
所述驱动电源电路由隔离型驱动电源电路和稳压电路组成；
所述隔离型驱动电源电路由隔离型驱动电源U2、解耦电容C12、解耦电容C13、解耦电容C14、解耦电容C15和解耦电容C16组成；
所述解耦电容C8的一端连接至所述隔离型驱动电源U2的1-Vin引脚，所述隔离型驱动电源U2的1-Vin引脚引出的电位记为Vp，所述解耦电容C8的另一端连接至所述隔离型驱动电源U2的2-GND引脚，所述隔离型驱动电源U2的1-Vin引脚接地；所述解耦电容C9和解耦电容C11并联后的一端连接至所述隔离型驱动电源U2的7-+Vo引脚，所述隔离型驱动电源U2的7-+Vo引脚引出的电位记为VDD；所述解耦电容C9和解耦电容C11并联后的另一端连接至所述隔离型驱动电源U2的6-0V引脚，所述隔离型驱动电源U2的6-0V引脚引出的电位记为SOURCE；所述解耦电容C10和解耦电容C12并联后的一端连接至所述隔离型驱动电源U2的5--Vo引脚，所述隔离型驱动电源U2的5--Vo引脚引出的电位记为VSS，所述解耦电容C10和解耦电容C12并联后的另一端连接至所述隔离型驱动电源U2的6-0V引脚，所述隔离型驱动电源U2的6-0V引脚引出的电位记为SOURCE；
所述稳压电路由稳压芯片U3、解耦电容C13和解耦电容C14组成；
所述稳压芯片U3的1-IN引脚引出的电位记为Vin，2-OUT引脚引出的电位记为Vp，3-GND引脚接地；
所述解耦电容C13的一端连接至所述稳压芯片U3的1-IN引脚，另一端连接至稳压芯片U3的3-GND引脚；所述解耦电容C14的一端连接至稳压芯片U3的2-OUT引脚，另一端连接至稳压芯片U3的3-GND引脚。
2.根据权利要求1所述的基于谐振门极驱动的SiC MOSFET并联的控制电路，其特征是，所述驱动电路中的隔离型栅极驱动芯片由直流电压源V+、直流电压源V-以及两个不同的金属-氧化物半导体场效应晶体管MOSFET组成，分别为P型MOSFET晶体管和N型MOSFET晶体管，构成一个图腾柱结构；
所述P型MOSFET晶体管的源极上拉电位为VDD，N型MOSFET的源极下拉电位为VSS；P型MOSFET的漏极与二极管D1的阳极连接，二极管D3的阴极与N型MOSFET的漏极连接；P型MOSFET的漏极与二极管D2的阳极连接，二极管D4的阴极与N型MOSFET的漏极连接；P型MOSFET的栅极和N型MOSFET的栅极分别用于接收外部的控制信号；所述直流电压源V+正端与P型MOSFET的漏极连接，负端接地与直流电压源V-连接；所述直流电压源V-正端接地与直流电压源V+连接，负端与N型MOSFET的源极连接；
当P型MOSFET、N型MOSFET的栅极接收到的控制信号均为高电平信号时，P型MOSFET关断，N型MOSFET开通，流向所述谐振电感L1和谐振电感L2的电位为VSS；
当P型MOSFET、N型MOSFET的栅极接收到的控制信号均为低电平信号时，P型MOSFET开通，N型MOSFET关断，流向所述谐振电感L1和谐振电感L2的电位为VDD；
当P型MOSFET的栅极接收到的控制信号为高电平信号、N型MOSFET的栅极接收到的控制信号为低电平信号时，P型MOSFET和N型MOSFET都关断，流向所述谐振电感L1和谐振电感L2的电位与上一个状态的电位保持一致；
当P型MOSFET的栅极接收到的控制信号为低电平信号、N型MOSFET的栅极接收到的控制信号为高电平信号时，P MOSFET和N MOSFET都开通并导致短路。
3.根据权利要求2所述的基于谐振门极驱动的SiC MOSFET并联的控制电路，其特征是，由门极驱动电路G1和支路1组成LC回路1，由门极驱动电路G2和支路2组成LC回路2；
对于所述LC回路1，当P型MOSFET开通，N型MOSFET关断时，流向谐振电感L1的电位为VDD，VDD通过P型MOSFET、二极管D1和谐振电感L1给电容C1充电，当隔离型栅极驱动芯片输出的电流上升到峰值时，二极管D1电压反偏，阻止电流继续增大，并将图腾柱结构输出的门极电压钳位在最大正值，金属-氧化物半导体场效应晶体管MOSFET1导通，此时将P型MOSFET关断，二极管D5开始工作，对电容C1所到达的VDD电位进行钳位，使MOSFET1开通的栅源电压稳定在VDD电位，所述LC回路1中的瞬态谐振电感电流经过P型MOSFET、二极管D1、电感L1、二极管D5流向VDD电位，使得瞬态谐振电感电流开始减少，此时将电感L1储存的能量反馈给所述图腾柱结构的直流电压源V+，以实现能量的回收利用；
当P型MOSFET关断，N型MOSFET开通时，流向谐振电感L1的电位为VSS，电容C1通过电感L1、二极管D3、N型MOSFET放电，谐振电感L1上的电流反相增大，当谐振电感L1上的电流上升到峰值时，二极管D3的电压反偏，阻止电流继续增大，并将图腾柱结构输出的门极电压钳位在最大负值，电容C1放电结束，金属-氧化物半导体场效应晶体管MOSFET1关断；此时将N型MOSFET关断，二极管D7开始工作，对电容C1所到达的VSS电位进行钳位，使MOSFET1关断的电压稳定在VSS电位，所述LC回路1中的瞬态谐振电感电流经过二极管D7、电感L1、二极管D3、N型MOSFET流向VSS电位，瞬态谐振电感电流开始减少，此时将电感L1储存的能量反馈给所述图腾柱结构的直流电压源V-，以实现能量的回收利用；
对于所述LC回路2，当P型MOSFET开通，N型MOSFET关断时，流向谐振电感L2的电位为VDD，VDD通过P型MOSFET、二极管D2和谐振电感L2给电容C2充电，当隔离型栅极驱动芯片输出的电流上升到峰值时，二极管D2电压反偏，阻止电流继续增大，并将图腾柱结构输出的门极电压钳位在最大正值，金属-氧化物半导体场效应晶体管MOSFET2导通，此时将P型MOSFET关断，二极管D6开始工作，对电容C2所到达的VDD电位进行钳位，使MOSFET2开通的栅源电压稳定在VDD电位，所述LC回路2中的瞬态谐振电感电流经过P型MOSFET、二极管D2、电感L2、二极管D6流向VDD电位，使得瞬态谐振电感电流开始减少，此时将电感L2储存的能量反馈给所述图腾柱结构的直流电压源V+，以实现能量的回收利用；
当P型MOSFET关断，N型MOSFET开通时，流向谐振电感L2的电位为VSS，电容C1通过电感L2、二极管D4、N型MOSFET放电，谐振电感L2上的电流反相增大，当谐振电感L2上的电流上升到峰值时，二极管D4的电压反偏，阻止电流继续增大，并将图腾柱结构输出的门极电压钳位在最大负值，电容C2放电结束，金属-氧化物半导体场效应晶体管MOSFET2关断；此时将N型MOSFET关断，二极管D8开始工作，对电容C2所到达的VSS电位进行钳位，使MOSFET1关断的电压稳定在VSS电位，所述LC回路2中的瞬态谐振电感电流经过二极管D8、电感L2、二极管D4、N型MOSFET流向VSS电位，瞬态谐振电感电流开始减少，此时将电感L2储存的能量反馈给所述图腾柱结构的直流电压源V-，以实现能量的回收利用；
所述谐振电感L1和谐振电感L2为耦合电感，用于将支路1或2的能量互相传递，从而实现均流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211174778.5A CN115441705B (zh) | 2022-09-26 | 2022-09-26 | 基于谐振门极驱动的SiC MOSFET并联的控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211174778.5A CN115441705B (zh) | 2022-09-26 | 2022-09-26 | 基于谐振门极驱动的SiC MOSFET并联的控制电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115441705A true CN115441705A (zh) | 2022-12-06 |
| CN115441705B CN115441705B (zh) | 2024-03-01 |
Family
ID=84249932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211174778.5A Active CN115441705B (zh) | 2022-09-26 | 2022-09-26 | 基于谐振门极驱动的SiC MOSFET并联的控制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115441705B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100177542A1 (en) * | 2009-01-09 | 2010-07-15 | Richtek Technology Corp. | Power transistor chip with built-in start-up transistor and application circuiyt thereof |
| CN114362487A (zh) * | 2021-11-26 | 2022-04-15 | 西安电子科技大学 | 一种并联功率器件主动均流驱动控制电路 |
| CN114578119A (zh) * | 2022-03-29 | 2022-06-03 | 合肥工业大学 | 基于并联SiC MOSFET动静态参数影响下的电流测量系统 |
| CN115037129A (zh) * | 2022-06-17 | 2022-09-09 | 合肥工业大学 | 一种基于SiC MOSFET并联均流的控制电路 |
-
2022
- 2022-09-26 CN CN202211174778.5A patent/CN115441705B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100177542A1 (en) * | 2009-01-09 | 2010-07-15 | Richtek Technology Corp. | Power transistor chip with built-in start-up transistor and application circuiyt thereof |
| CN114362487A (zh) * | 2021-11-26 | 2022-04-15 | 西安电子科技大学 | 一种并联功率器件主动均流驱动控制电路 |
| CN114578119A (zh) * | 2022-03-29 | 2022-06-03 | 合肥工业大学 | 基于并联SiC MOSFET动静态参数影响下的电流测量系统 |
| CN115037129A (zh) * | 2022-06-17 | 2022-09-09 | 合肥工业大学 | 一种基于SiC MOSFET并联均流的控制电路 |
Non-Patent Citations (1)
| Title |
|---|
| 刘教民;李建文;崔玉龙;韩明;: "高频谐振逆变器的功率MOS管驱动电路", 电工技术学报, no. 05, 26 May 2011 (2011-05-26) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115441705B (zh) | 2024-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11095280B2 (en) | Efficient IGBT switching | |
| US7602229B2 (en) | High frequency control of a semiconductor switch | |
| EP1654804B1 (en) | High frequency control of a semiconductor switch | |
| CN111884491B (zh) | 一种具有能量回收功能的驱动电路及开关电源 | |
| CN107104582A (zh) | 一种带变压器隔离的互补驱动信号产生电路 | |
| CN115459755A (zh) | 一种电压和电阻可变的栅极驱动电路 | |
| CN111464005A (zh) | 具有主动串扰抑制功能的SiC功率管驱动电路及控制方法 | |
| CN111555595B (zh) | 一种开启速率可控的GaN功率管栅驱动电路 | |
| CN114614803B (zh) | 一种多级式SiC-MOSFET驱动电路及控制方法 | |
| CN115441705B (zh) | 基于谐振门极驱动的SiC MOSFET并联的控制电路 | |
| CN110719019B (zh) | 一种副边有源箝位控制电路 | |
| CN116827095A (zh) | 一种SiC MOSFET驱动电路及驱动方法 | |
| CN116633118A (zh) | 一种基于四段斜坡式栅极驱动技术的开关电源转换器 | |
| CN111181375A (zh) | 一种全GaN集成半桥死区时间调节电路 | |
| CN216751537U (zh) | 一种应用于降压变换器的直通电路 | |
| CN115765438A (zh) | 功率变换电路 | |
| CN102186130A (zh) | 一种摆率控制驱动电路 | |
| CN115313345B (zh) | 一种直流电源防反接保护电路 | |
| CN218482787U (zh) | 一种源极同步驱动电路 | |
| CN117013807A (zh) | 一种适用于SiC MOSFET串联的谐振栅极驱动电路 | |
| CN114614802B (zh) | 一种具有快速开启功能的GaN驱动器 | |
| CN220492852U (zh) | 一种驱动电路及开关电源 | |
| WO2024036546A1 (en) | Nitride-based dc/dc power converter and electronic device charger using the same | |
| WO2022022217A1 (zh) | 双管反激转换电路、电源模块、电动汽车及控制方法 | |
| CN118661366A (zh) | 宽带隙（wbg）功率装置的栅极驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |