CN111181375A - 一种全GaN集成半桥死区时间调节电路 - Google Patents

一种全GaN集成半桥死区时间调节电路 Download PDF

Info

Publication number
CN111181375A
CN111181375A CN202010147072.4A CN202010147072A CN111181375A CN 111181375 A CN111181375 A CN 111181375A CN 202010147072 A CN202010147072 A CN 202010147072A CN 111181375 A CN111181375 A CN 111181375A
Authority
CN
China
Prior art keywords
transistor
gate
circuit
capacitor
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010147072.4A
Other languages
English (en)
Other versions
CN111181375B (zh
Inventor
周琦
马骁勇
明鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010147072.4A priority Critical patent/CN111181375B/zh
Publication of CN111181375A publication Critical patent/CN111181375A/zh
Application granted granted Critical
Publication of CN111181375B publication Critical patent/CN111181375B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Abstract

本发明公开了一种全GaN集成半桥死区时间调节电路，通过增强型GaN功率晶体管实现全GaN集成的基本数字逻辑门电路，即非门子电路、与非门子电路和或非门子电路，进一步利用这些基本数字逻辑门电路以及GaN基二极管实现全GaN集成半桥死区时间调节电路。电路有效避免半桥结构中高侧功率器件与低侧功率器件同时打开而发生穿通现象，同时通过改变电阻和电容大小对半桥结构的死区时间进行有效调节，为今后功率转化电路中驱动级和功率级全GaN集成的产业化打下基础。

Description

一种全GaN集成半桥死区时间调节电路
技术领域
本发明属于GaN功率器件技术领域，具体涉及一种全GaN集成半桥死区时间调节电路的设计。
背景技术
GaN作为第三代半导体材料，由于其高击穿电场、高电子迁移率等优良特性，被广泛地应用在电力电子技术领域。在功率转换系统中GaN HEMT功率开关器件相比于传统Si器件具有频率高、功率密度大、损耗小等优势。经过多年发展，GaN功率器件应用愈发广泛，大到汽车Lidar系统，小到消费类电子产品充电器。
增强型GaN器件有三个电极，分别为栅极、漏极和源极，其阈值电压VTH一般为0.5V～2V，当栅源电压VGS大于阈值电压时，器件处于导通状态，此时漏极电压约等于源极电压。但是由于GaN器件栅极结构的复杂性，GaN器件的栅极电压一般不超过5V，否则其栅极容易发生损坏。这就对GaN器件的驱动电路提出了更加严苛的要求。
在实际应用中，不能简单的用Si基MOS功率器件的驱动作为GaN功率器件的驱动。GaN器件的优势也随着生产工艺过程中的封装、连接被寄生效应所掩盖，而如何让GaN功率器件的优良特性得到充分发挥，就成了各个科研单位和企业所要攻克的难题。其中，利用愈发成熟的工艺将GaN功率器件和驱动回路集成在一起可以有效的降低寄生效应。目前德州仪器(TI)已经推出了LMG3410等一系列Si基驱动和GaN功率器件集成的芯片，但这无疑增加了工艺难度，同时Si基驱动的集成也不能完全发挥GaN的性能。所以，越来越多的人开始关注全GaN基驱动和增强型GaN功率器件的集成。
GaN功率器件的全GaN基驱动电路的设计首先需要攻克的就是数字电路的设计，而数字电路的基础即为非门、与非门和或非门等数字电路基本门电路的设计。传统GaN门电路将耗尽型器件和增强型器件集成在一起，这不仅增加了工艺难度，而且由于耗尽型器件是负压关断，驱动电路需要输出正负两种极性的电压，这给全GaN数字电路的设计带来了难度。
发明内容
本发明的目的是提出一种全GaN集成半桥死区时间调节电路，通过GaN增强型器件实现非门电路、与非门电路和或非门电路的设计，进而实现全GaN集成半桥死区时间调节电路。电路有效避免半桥结构中高侧功率器件与低侧功率器件同时打开而发生穿通现象，同时通过改变电阻和电容大小对半桥结构的死区时间进行有效调节，为今后功率转化电路中驱动级和功率级的全GaN集成打下基础。
本发明的技术方案为：一种全GaN集成半桥死区时间调节电路，包括2个与非门子电路N1和N4，1个或非门子电路N2，2个非门子电路N3和N5，2个二极管D1和D2，2个电阻R1和R2，2个电容C1和C2。与非门子电路N1的第一输入端为全GaN集成半桥死区时间调节电路的第一输入端，与非门子电路N1的第二输入端为全GaN集成半桥死区时间调节电路的第二输入端；与非门子电路N1的输出端分别与二极管D1的正极、二极管D2的负极、电阻R1的一端、电阻R2的一端连接，二极管D1的负极分别与电阻R1的另一端、电容C1的一端、或非门子电路N2的第一输入端连接，二极管D2的正极分别与电阻R2的另一端、电容C2的一端、与非门子电路N4的第二输入端连接，电容C1的另一端和电容C2的另一端均接地；非门子电路N3的输入端、与非门子电路N4的第一输入端均与5V高电平VDD连接，非门子电路N3的输出端和或非门子电路N2的第二输入端连接，与非门子电路N4的输出端和非门子电路N5的输入端连接，或非门子电路N2的输出端为全GaN集成半桥死区时间调节电路的第一输出端，非门子电路N5的输出端为全GaN集成半桥死区时间调节电路的第二输出端。
作为优选方式，非门子电路N3和N5结构相同，均包含3个晶体管E1、E2和E3，1个电容C3；晶体管E3的栅极为非门子电路的输入端，晶体管E1的栅极、晶体管E1的漏极、晶体管E2的漏极均与5V高电平VDD连接，晶体管E1的源极分别与电容C3的一端、晶体管E2的栅极连接；晶体管E2的源极分别与电容C3的另一端、晶体管E3的漏极连接，并作为非门子电路的输出端，晶体管E3的源极接地。
作为优选方式，3个晶体管E1、E2和E3均为增强型GaN功率晶体管。
作为优选方式，与非门子电路N1和N4结构相同，均包含5个晶体管E4、E5、E6、E7和E8，1个电容C4；晶体管E7的栅极为与非门子电路的第一输入端，晶体管E7的源极与晶体管E8的漏极连接，晶体管E8的栅极为与非门子电路的第二输入端，晶体管E8的源极与晶体管E6的栅极连接，晶体管E7的漏极、晶体管E4的栅极、晶体管E4的漏极、晶体管E5的漏极均与5V高电平VDD连接；晶体管E5的源极分别与电容C4的一端、晶体管E6的漏极连接，并作为与非门子电路的输出端，晶体管E4的源极分别与电容C4的另一端、晶体管E5的栅极连接，晶体管E6的源极接地。
作为优选方式，5个晶体管E4、E5、E6、E7和E8均为增强型GaN功率晶体管。
作为优选方式，或非门子电路N2包含5个晶体管E9、E10、E11、E12和E13，1个电容C5；晶体管E12的栅极为或非门子电路的第一输入端，晶体管E13的栅极为或非门子电路的第二输入端，晶体管E9的栅极、晶体管E9的漏极、晶体管E10的漏极、晶体管E12的漏极、晶体管E13的漏极均与5V高电平VDD连接，晶体管E9的源极分别与电容C5的一端、晶体管E10的栅极连接；晶体管E10的源极分别与电容C5的另一端、晶体管E11的漏极连接，并作为与或门子电路的输出端，晶体管E11的栅极分别与晶体管E12的源极、晶体管E13的源极连接，晶体管E11的源极接地。
作为优选方式，5个晶体管E9、E10、E11、E12和E13均为增强型GaN功率晶体管。
作为优选方式，二极管D1和D2结构相同，均为GaN基二极管。
作为优选方式，全GaN集成半桥死区时间调节电路的第一输入端与驱动电路的PWM输出信号VG连接，全GaN集成半桥死区时间调节电路的第二输入端与使能信号EN连接，全GaN集成半桥死区时间调节电路的第一输出端和第二输出端与半桥电路连接。
作为优选方式，半桥电路包括晶体管M1和M2，所述晶体管M1的源极与晶体管M2的漏极连接，其栅极与全GaN集成半桥死区时间调节电路的第一输出端连接，其漏极与电源正极连接；晶体管M2的源极接地，其栅极与全GaN集成半桥死区时间调节电路的第二输出端连接。
作为优选方式，晶体管M1和M2均为增强型GaN功率晶体管。
本发明的有益效果是：通过增强型GaN功率晶体管实现全GaN集成的基本数字逻辑门电路，即非门子电路、与非门子电路和或非门子电路，进一步利用这些基本数字逻辑门电路以及GaN基二极管实现全GaN集成半桥死区时间调节电路。电路有效避免半桥结构中高侧功率器件与低侧功率器件同时打开而发生穿通现象，同时通过改变电阻和电容大小对半桥结构的死区时间进行有效调节，为今后功率转化电路中驱动级和功率级全GaN集成的产业化打下基础。
附图说明
图1所示为本发明实施例提供的一种全GaN集成半桥死区时间调节电路；
图2所示为本发明实施例提供波形示例图；
图3所示为本发明实施例提供的非门子电路结构示意图；
图4所示为本发明实施例提供的与非门子电路结构示意图；
图5所示为本发明实施例提供的或非门子电路结构示意图。
具体实施方式
下面结合附图来详细描述本发明的示例性实施方式。
本发明实施例提供了一种全GaN集成半桥死区时间调节电路，如图1所示，包括2个与非门子电路N1和N4，1个或非门子电路N2，2个非门子电路N3和N5，2个二极管D1和D2，2个电阻R1和R2，2个电容C1和C2。
具体电路结构已在发明内容部分作了详细阐述，此处不再赘述。
下面结合附图对本发明实施例提供的半桥电路直通保护电路的工作原理及过程作详细介绍：
如图3所示，非门子电路包含3个晶体管E1、E2和E3，1个电容C3。当输入端电压为低电平时，晶体管E3处于关断状态，晶体管E1由于栅极与漏极短接而处于导通状态，晶体管E2的栅极电压VG2等于VDD减去晶体管E1的阈值电压VTH1，并且大于VTH2，此时输出电压VO等于VDD-VTH1-VTH2，即输出电压为高电平；当输入电压为高电平时，晶体管E3处于导通状态，此时电容C3作为电荷泵抽取晶体管E2栅极电荷，晶体管E2栅极电压下降到阈值电压以下从而使其关断，输出电压为低电平，从而实现非门逻辑。
如图4所示，与非门子电路包含5个晶体管E4、E5、E6、E7和E8，1个电容C4。当第一输入端电压和第二输入端电压有一个为低电平或都为低电平时，晶体管E6处于关断状态，晶体管E4由于栅极与漏极短接而处于导通状态，晶体管E5的栅极电压VG5等于VDD减去晶体管E4的阈值电压VTH4，并且大于VTH5，此时输出电压VO等于VDD-VTH4-VTH5，即输出电压为高电平；当第一输入端电压和第二输入端电压都为高电平时，晶体管E7和晶体管E8同时导通，晶体管E6处于导通状态，此时电容C4作为电荷泵抽取晶体管E5栅极电荷，晶体管E5栅极电压下降到阈值电压以下从而使其关断，输出电压为低电平，从而实现与非门逻辑。
如图5所示，或非门子电路N2包含5个晶体管E9、E10、E11、E12和E13，1个电容C5。当第一输入端电压和第二输入端电压都为低电平时，晶体管E11处于关断状态，晶体管E9由于栅极与漏极短接而处于导通状态，晶体管E10的栅极电压VG10等于VDD减去晶体管E9的阈值电压VTH9，并且大于VTH10，此时输出电压VO等于VDD-VTH9-VTH10，即输出电压为高电平；当第一输入端电压和第二输入端电压有一个为高电平或都为高电平时，晶体管E11处于导通状态，此时电容C5作为电荷泵抽取晶体管E10栅极电荷，晶体管E10栅极电压下降到阈值电压以下从而使其关断，输出电压为低电平，从而实现或非门逻辑。
如图1所示，一种全GaN集成半桥死区时间调节电路，它包括2个与非门子电路N1和N4，1个或非门子电路N2，2个非门子电路N3和N5，2个二极管D1和D2，2个电阻R1和R2，2个电容C1和C2。使能信号EN通过与非门N1控制驱动信号VG是否有效，并且经过与非门N1后驱动信号VG反向，而后分别通过D1、R1、C1组成高侧延迟电路和D2、R2、C2组成的低侧延迟电路产生死区时间，经过与非门N4、或非门N2、非门N3和N5后，电路导入电平5V高电平VDD控制，并最终产生具有死区时间的高低两侧GaN功率器件驱动信号，为后续功率器件M1和M2提供稳定的半桥驱动电压。如图2所示，当使能信号EN为高电平，驱动信号VG有信号输入时，全GaN集成半桥死区时间调节电路的输出高侧驱动信号XH和输出低侧驱动信号XL两节点的波形是稳定且存在死区时间的，此时后续功率器件M1和M2可稳定持续地进行功率开关工作。

Claims (7)

1.一种全GaN集成半桥死区时间调节电路，其特征在于，包括第一与非门N1、第二与非门N4、或非门N2、第一非门N3、第二非门N5、第一二极管D1、第二二极管D2、第一电阻R1、第二电阻R2、第一电容C1和第二电容C2；其中，
第一与非门N1的第一输入端为调节电路的第一输入端，第一与非门N1的第二输入端为调节电路的第二输入端；第一与非门N1的的输出端分别与第一二极管D1的正极、第二二极管D2的负极、第一电阻R1的一端、第二电阻R2的一端连接；
第一二极管D1的负极分别与第一电阻R1的另一端、第一电容C1的一端、或非门N2的第一输入端连接；第一电容C1的另一端接地；或非门N2的第二输入端接第一非门N3的输出端，或非门N2的输出端为调节电路的第一输出端；第一非门N3的输入端接5V高电平VDD；
第二二极管D2的正极分别与第二电阻R2的另一端、第二电容C2的一端、第二与非门N4的第二输入端连接；第二电容C2的另一端接地；第二与非门N4的第一输入端接5V高电平VDD，第二与非门N4的输出端接第二非门N5的输入端，第二非门N5的输出端为调节电路的第二输出端。
2.根据权利要求1所述的全GaN集成半桥死区时间调节电路，其特征在于，所述第一非门N3和第二非门N5结构相同，均包含第一晶体管E1、第二晶体管E2、第三晶体管E3，和第三电容C3；其中，
第三晶体管E3的栅极为非门的输入端，第一晶体管E1的栅极和漏极、第二晶体管E2的漏极均与5V高电平VDD连接，第一晶体管E1的源极分别与第三电容C3的一端、第二晶体管E2的栅极连接；
第二晶体管E2的源极分别与电容C3的另一端、第三晶体管E3的漏极连接，并作为非门的输出端，第三晶体管E3的源极接地。
3.根据权利要求2所述的全GaN集成半桥死区时间调节电路，其特征在于，所述第一与非门N1和第二与非门N4结构相同，均包含第四晶体管E4、第五晶体管E5、第六晶体管E6、第七晶体管E7、第八晶体管E8和第四电容C4；其中，
第七晶体管E7的栅极为与非门的第一输入端，第七晶体管E7的源极与第八晶体管E8的漏极连接，第八晶体管E8的栅极为与非门的第二输入端，第八晶体管E8的源极与第六晶体管E6的栅极连接，第七晶体管E7的漏极、第四晶体管E4的栅极和漏极、第五晶体管E5的漏极均与5V高电平VDD连接；
第五晶体管E5的源极分别与第四电容C4的一端、第六晶体管E6的漏极连接，并作为与非门的输出端；
第四晶体管E4的源极分别与电容C4的另一端、第五晶体管E5的栅极连接，第六晶体管E6的源极接地。
4.根据权利要求3所述的全GaN集成半桥死区时间调节电路，其特征在于，所述或非门N2包含第九晶体管E9、第十E10、第十一E11、第十二E12、第十三E13和第五电容C5；其中，
第十二晶体管E12的栅极为或非门的第一输入端，第十三晶体管E13的栅极为或非门的第二输入端，第九晶体管E9的栅极和漏极、第十晶体管E10的漏极、第十二晶体管E12的漏极、第十三晶体管E13的漏极均与5V高电平VDD连接；
第九晶体管E9的源极分别与电容C5的一端、第十晶体管E10的栅极连接；第十晶体管E10的源极分别与电容C5的另一端、第十一晶体管E11的漏极连接，并作为与或门的输出端；第十一晶体管E11的栅极分别与第十二晶体管E12的源极、第十三晶体管E13的源极连接，第十一晶体管E11的源极接地。
5.根据权利要求4所述的全GaN集成半桥死区时间调节电路，其特征在于，调节电路的第一输入端与驱动电路的PWM输出信号VG连接，调节电路的第二输入端与使能信号EN连接，调节电路的第一输出端和第二输出端与半桥电路连接。
6.根据权利要求5所述的全GaN集成半桥死区时间调节电路，其特征在于，所述半桥电路包括第十四晶体管M1和第十五晶体管M2，第十四晶体管M1的源极与第十五晶体管M2的漏极连接，第十四晶体管M1的栅极与调节电路的第一输出端连接，第十四晶体管M1的漏极与电源正极连接；第十五晶体管M2的源极接地，第十五晶体管的栅极与调节电路的第二输出端连接。
7.根据权利要求6所述的全GaN集成半桥死区时间调节电路，其特征在于，所述第一晶体管E1、第二晶体管E2、第三晶体管E3、第四晶体管E4、第五晶体管E5、第六晶体管E6、第七晶体管E7、第八晶体管E8、第九晶体管E9、第十E10、第十一E11、第十二E12、第十三E13、第十四晶体管M1和第十五晶体管M2均为增强型GaN功率晶体管；所述第一二极管D1和第二二极管D2结构相同，均为GaN基二极管。
CN202010147072.4A 2020-03-05 2020-03-05 一种全GaN集成半桥死区时间调节电路 Active CN111181375B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010147072.4A CN111181375B (zh) 2020-03-05 2020-03-05 一种全GaN集成半桥死区时间调节电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010147072.4A CN111181375B (zh) 2020-03-05 2020-03-05 一种全GaN集成半桥死区时间调节电路

Publications (2)

Publication Number Publication Date
CN111181375A true CN111181375A (zh) 2020-05-19
CN111181375B CN111181375B (zh) 2021-04-02

Family

ID=70623810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010147072.4A Active CN111181375B (zh) 2020-03-05 2020-03-05 一种全GaN集成半桥死区时间调节电路

Country Status (1)

Country Link
CN (1) CN111181375B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112532121A (zh) * 2020-12-03 2021-03-19 中国电子科技集团公司第二十四研究所 三相无刷电机驱动电路、三相无刷电机驱动器及补偿方法
CN113162373A (zh) * 2021-01-15 2021-07-23 电子科技大学 一种带有死区时间控制的全GaN集成栅驱动电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102170228A (zh) * 2011-04-29 2011-08-31 电子科技大学 一种用于dc-dc变换器的死区时间控制电路
US20150123710A1 (en) * 2013-11-05 2015-05-07 Texas Instruments Incorporated Cross-conduction detector for switching regulator
CN109921779A (zh) * 2019-02-28 2019-06-21 电子科技大学 一种半桥电路直通保护电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102170228A (zh) * 2011-04-29 2011-08-31 电子科技大学 一种用于dc-dc变换器的死区时间控制电路
US20150123710A1 (en) * 2013-11-05 2015-05-07 Texas Instruments Incorporated Cross-conduction detector for switching regulator
CN109921779A (zh) * 2019-02-28 2019-06-21 电子科技大学 一种半桥电路直通保护电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112532121A (zh) * 2020-12-03 2021-03-19 中国电子科技集团公司第二十四研究所 三相无刷电机驱动电路、三相无刷电机驱动器及补偿方法
CN113162373A (zh) * 2021-01-15 2021-07-23 电子科技大学 一种带有死区时间控制的全GaN集成栅驱动电路
CN113162373B (zh) * 2021-01-15 2022-05-24 电子科技大学 一种带有死区时间控制的全GaN集成栅驱动电路

Also Published As

Publication number Publication date
CN111181375B (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
US10044349B2 (en) Radio frequency (RF) switch with on and off switching acceleration
US10340906B2 (en) Integrated bootstrap high-voltage driver chip and technological structure thereof
US20060290388A1 (en) High frequency control of a semiconductor switch
US20160336442A1 (en) Integrated high side gate driver structure and circuit for driving high side power transistors
WO2011079155A2 (en) Over voltage protection of a switching converter
US8717086B2 (en) Adaptive cascode circuit using MOS transistors
CN111181375B (zh) 一种全GaN集成半桥死区时间调节电路
US10630160B2 (en) Gate drive adapter
CN103095108A (zh) 一种磁隔离驱动电路
CN100380809C (zh) 半导体开关的高频控制
CN111865053A (zh) 基于宽禁带功率器件的负压关断驱动电路
CN106487343A (zh) 用于d类放大器的功率级的驱动器电路
CN109921779B (zh) 一种半桥电路直通保护电路
CN102545560B (zh) 一种功率开关驱动器、ic芯片及直流-直流转换器
CN116566176A (zh) 一种功率管的驱动方法和功率管驱动电路
US11646732B1 (en) Power module
US20110068832A1 (en) Driving circuit for power mosfet
CN113162373B (zh) 一种带有死区时间控制的全GaN集成栅驱动电路
CN203840190U (zh) 一种大功率抗干扰的场效应管高速驱动电路
CN114268219B (zh) 一种驱动高边nmos管的自举电路
CN201918891U (zh) 高压mosfet驱动电路
TWI543503B (zh) 開關電路
US20120313611A1 (en) Self-Driven Synchronous Rectification Boost Converter Having High Step-Up Ratio
CN211183798U (zh) 一种直流电源的脉冲调制电路
US20160104699A1 (en) Semiconductor apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant