CN115428085A - 基于存储器子系统中的编程位计数调整读取电压电平 - Google Patents
基于存储器子系统中的编程位计数调整读取电压电平 Download PDFInfo
- Publication number
- CN115428085A CN115428085A CN202180021992.4A CN202180021992A CN115428085A CN 115428085 A CN115428085 A CN 115428085A CN 202180021992 A CN202180021992 A CN 202180021992A CN 115428085 A CN115428085 A CN 115428085A
- Authority
- CN
- China
- Prior art keywords
- program
- bit
- read voltage
- voltage level
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 143
- 238000005259 measurement Methods 0.000 claims abstract description 27
- 230000009471 action Effects 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 37
- 238000012545 processing Methods 0.000 claims description 26
- 238000009826 distribution Methods 0.000 claims description 11
- 230000006870 function Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 8
- 230000001186 cumulative effect Effects 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000000875 corresponding effect Effects 0.000 description 18
- 230000008569 process Effects 0.000 description 15
- 238000004891 communication Methods 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 102100040678 Programmed cell death protein 1 Human genes 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101710089372 Programmed cell death protein 1 Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
针对存储器子系统的一组编程分布中的每一编程分布确立编程位的目标值。施加读取电压电平来确定所述一组编程分布中的一或多个编程分布中的编程位的测量值。比较编程位的所述目标值与编程位的所述测量值以确定比较结果且鉴于所述比较结果执行动作。
Description
技术领域
本公开的实施例大体上涉及存储器子系统，且更明确来说，涉及基于存储器子系统中的编程位计数调整读取电压电平。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置及易失性存储器装置。一般来说，主机系统可利用存储器子系统将数据存储于存储器装置处及从存储器装置检索数据。
附图说明
将从下文给出的详细描述及从本公开的各个实施例的附图更完全理解本公开。然而，图式不应被视为将本公开限于特定实施例，而是仅用于解释及理解。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2是根据一些实施例的用于鉴于编程分布中的编程位的测量值与编程分布中的编程位的目标值的比较来管理读取电压电平的实例方法的流程图。
图3说明根据一些实施例的具有由读取电平调整组件确立的编程位的目标值的实例存储器装置的一组实例编程分布。
图4说明根据一些实施例的对应于实例读取电平调整组件及对应功能性的实例电路图。
图5是说明根据一些实施例的对应于外加感测电压电平的数个编程位的作图的曲线图。
图6是说明可由读取电平调整组件用于鉴于编程位的测量值与编程位的目标值的比较来调整外加读取电压电平以锁定于期望读取电压电平的各种技术的曲线图。
图7是本公开的实施方案可操作于其中的实例计算机系统的框图。
具体实施方式
本公开的方面涉及基于存储器子系统中的编程位计数调整读取电平。存储器子系统可为存储装置、存储器模块或存储装置与存储器模块的混合。下文结合图1描述存储装置及存储器模块的实例。一般来说，主机系统可利用包含例如存储数据的存储器装置的一或多个组件的存储器子系统。主机系统可提供存储于存储器子系统处的数据且可请求从存储器子系统检索的数据。
存储器子系统可包含具有用于存储数据的一或多个存储器单元阵列的多个存储器装置。单元是存储信息的电子电路。取决于单元类型，单元可存储一或多个二进制信息位，且具有与所存储位的数目相关的各种逻辑状态。逻辑状态可由例如“0”及“1”或此类值的组合的二进制值表示。存储器装置可由布置成二维网格的位组成。存储器单元以列(下文也称为位线)及行(下文也称为字线)的阵列蚀刻到硅晶片上。字线可指代存储器装置的一或多行存储器单元，其与一或多个位线一起用于产生存储器单元中的每一者的地址。位线与字线的相交点构成存储器单元的地址。块在下文指代用于存储数据的存储器装置的单元且可包含存储器单元群组、字线群组、字线或个别存储器单元。
存储器装置可基于对应于与相应数据值相关联的多个编程分布的编程电平电压或阈值电压(Vt)将一定量的电荷存储到存储器单元中。存储器装置可使用对应于用于存储器单元的每一编程分布的阈值电压的读取电平电压(也称为“读取电平”)读取或确定存储于存储器单元中的数据值。
然而，当存储器单元随时间经历编程、感测及擦除循环时，对应于存储器单元的编程分布的阈值电压可改变，其可导致错误地读取存储器单元。即，在对存储器单元执行的读取操作期间存储器单元的确定状态可为除存储器单元可编程到的状态之外的状态。
本公开的方面通过具有存储器子系统来解决上述及其它缺点，存储器子系统包含反馈系统以动态调整到对应于存储器子系统的编程分布的读取电平阈值电压的变化。在编程过程期间，系统确立用于存储器装置的每一编程分布的编程位与擦除位的固定或目标比(本文中称为“编程位的目标比”)。编程位的目标比在编程分布中的每一者中可包含基本上相等数目个编程位(例如，针对具有四个编程分布的MLC存储器装置，用于每一分布的编程位的目标比可为1/4)。
在读取操作期间，施加与分布状态相关联的读取电压电平且执行求和函数以确定或测量对应于外加读取电压电平的编程位的累积数或总数。编程位的测量总数用于识别编程位的测量比，其与编程位的目标比比较以产生比较结果。比较结果由系统用作将外加读取电压电平驱动到目标读取电压电平的信号。举例来说，使用比较结果，系统可调整(例如增大或减小)外加读取电压电平以确立用于执行读取操作的目标读取电压电平。
有利地，根据本公开的实施例的系统无需实施昂贵校准算法来连续预测存储器装置内的读取电平。此导致更高效读取路径以导致改进触发速率(即，装置错误校正失败且需要额外校正读取来回传请求数据的速率)。此外，对应于编程分布中的每一者的目标读取电平基于位信号个别调谐以反映期望收敛。本公开的优点进一步包含在执行读取处理时确立最佳读取值且不增加额外延时。此外，由于读取操作在每一读取内使用反馈系统内部校准，因此追踪读取电平的移动(例如，由于干扰机制)。因此，无需额外校准方案来预测阈值电压电平由于操作或环境相关损耗的变化或随时间的变化。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如存储器装置140)、一或多个非易失性存储器装置(例如存储器装置130)或其组合。
存储器子系统110可为存储装置、存储器模块或存储装置与存储器模块的混合。存储装置的实例包含固态硬盘(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小形DIMM(SO-DIMM)及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为例如桌上型计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如飞机、无人机、火车、汽车或其它运输工具)、物联网(IoT)启用装置、嵌入式计算机(例如包含于交通工具、工业设备或联网商用装置中的嵌入式计算机)的计算装置或包含存储器及处理装置的此计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中使用，“耦合到”或“与…耦合”一般指代组件之间的连接，其可为间接通信连接或直接通信连接(例如，没有中介组件)，无论有线还是无线，包含例如电、光学、磁性等的连接。
主机系统120可包含处理器芯片组及由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如NVDIMM控制器)及存储协议控制器(例如PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110(例如)将数据写入到存储器子系统110及从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含(但不限于)串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、双倍数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如支持双倍数据速率(DDR)的DIMM插槽接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口存取组件(例如存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据及其它信号的接口。图1将存储器子系统110说明为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接及/或通信连接的组合来存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置及/或易失性存储器装置的任何组合。易失性存储器装置(例如存储器装置140)可为(但不限于)随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)。
非易失性存储器装置的一些实例(例如存储器装置130)包含与非(NAND)型快闪存储器及原位写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其是非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可基于体电阻变化结合可堆叠交叉栅格式数据存取阵列执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行原位写入操作，其中非易失性存储器单元可在无需事先擦除非易失性存储器单元的情况下编程。NAND型快闪存储器包含例如二维NAND(2D NAND)及三维NAND(3D NAND)。
存储器装置130中的每一者可包含一或多个存储器单元阵列。例如单电平单元(SLC)的一种类型的存储器单元可每单元存储一个位。例如多电平单元(MLC)、三电平单元(TLC)、四电平单元(QLC)及五电平单元(PLC)的其它类型的存储器单元可每单元存储多个位。在一些实施例中，存储器装置130中的每一者可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或其任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可经分组为页面，其可指代用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如NAND)，页面可经分组以形成块。
尽管已描述例如非易失性存储器单元的3D交叉点阵列及NAND型快闪存储器(例如2D NAND、3D NAND)的非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选择存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器及电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或简称控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据及其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路及/或离散组件、缓冲存储器或其组合。硬件可包含具有用于执行本文中描述的操作的专用(即，硬编码)逻辑的数字电路系统。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适处理器。
存储器子系统控制器115可为经配置以执行存储于本地存储器119中的指令的处理装置，其包含一或多个处理器(例如处理器117)。在所说明实例中，存储器子系统控制器115的本地存储器119包含经配置以存储用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程及例程的指令的嵌入式存储器。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储寄存器。本地存储器119还可包含用于存储微代码的只读存储器(ROM)。虽然已将图1中的实例存储器子系统110说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依赖外部控制(例如，由外部主机或与存储器子系统分离的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作且可将命令或操作转换成指令或适当命令以实现对存储器装置130的期望存取。存储器子系统控制器115可负责其它操作，例如损耗均衡操作、废弃项目收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作及与存储器装置130相关联的逻辑块地址(例如逻辑块地址(LBA)、命名空间)与物理块地址(例如物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含用于经由物理主机接口与主机系统120通信的主机接口电路系统。主机接口电路系统可将从主机系统接收的命令转换成用于存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如DRAM)及地址电路系统(例如行解码器及列解码器)，其可从存储器子系统控制器115接收地址且解码地址以存取存储器装置130。
在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其是与本地控制器(例如本地控制器135)组合用于同一存储器装置封装内的媒体管理的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
存储器子系统110包含读取电平调整组件113，其可用于鉴于存储器装置的每一编程分布中的编程位(或位线)的数目来调整到目标读取电压电平值。在实施例中，在写入或编程过程期间，读取电平调整组件113确立用于每一编程分布状态的编程位的目标值。在实施例中，目标值是基于用于任何类型的存储器子系统(例如SLC存储器装置、MLC存储器装置、QLC存储器装置等)的每一编程分布状态的编程位与擦除位的比率。在一个实例中，针对具有四个编程分布的MLC存储器子系统，目标值或目标比可经确立使得每一编程分布包含编程位的总数的1/4。
在读取操作期间，读取电平调整组件113施加初始读取电压电平以确定编程分布中编程位的测量值。在实施例中，测量值可基于用于编程分布的编程位与擦除位的比率。读取电平调整组件113可执行求和函数以测量编程位的计数及编程位的对应测量比。编程位的测量值与编程位的目标值比较以确定比较结果。鉴于比较结果，读取电平调整组件113执行对应动作。在实施例中，如果比较结果指示编程位的测量值基本上等于(例如，在预定义公差或范围内)编程位的目标值，那么读取电平调整组件113执行读取操作且使用外加读取电压电平读取数据。在实施例中，如果比较结果指示编程位的测量值大于编程位的目标值，那么读取电平调整组件113将外加读取电压电平减小到经调整读取电压电平。在实施例中，如果比较结果指示编程位的测量值小于编程位的目标值，那么读取电平调整组件113将外加读取电压电平增大到经调整读取电压电平。读取电平调整组件113可迭代地施加经调整读取电压电平，直到编程位的测量值基本上等于(例如，在一公差或阈值内)编程位的目标值。
图2是用于在执行读取操作以读取存储器装置中的数据期间管理读取电压电平的实例方法200的流程图。方法200可由处理逻辑执行，处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如运行或执行于处理装置上的指令)或其组合。在一些实施例中，方法200由图1的读取电平调整组件113执行。尽管以特定序列或顺序展示，但除非另外指定，否则过程的顺序可修改。因此，所说明实施例应仅被理解为实例，且所说明过程可以不同顺序执行，且一些过程可并行执行。另外，在各个实施例中可省略一或多个过程。因此，不是每个实施例中需要所有过程。其它过程流程是可能的。
如图2中展示，在操作210，处理逻辑针对存储器子系统的一组编程分布中的每一编程分布确立编程位的目标值。在实施例中，编程位的目标值可为编程分布的编程位与擦除位的比率。在实施例中，对应于编程分布中的每一者的编程位的目标值可在存储器子系统的编程时间期间确立。
举例来说，针对具有四个编程分布的MLC存储器装置，处理逻辑可确立编程位的目标值，其中四个编程分布中的每一者包含编程位的1/4。图3说明具有由读取电平调整组件113(例如，根据图2中展示的过程200的操作210)确立的编程位的目标值的实例MLC存储器装置的一组实例编程分布210(例如编程分布(PD)0、PD 1、PD 2及PD 3)。如说明，在编程过程期间，确立用于编程分布(PD 0、PD 1、PD 2及PD 3)中的每一者的编程位的目标值。在此实例中，四个编程分布中的每一者可经编程以包含编程位的总数的1/4。
在操作220，处理逻辑施加读取电压电平来确定对应于编程分布组中的一或多个编程分布的编程位的测量值。在实施例中，测量值可为编程分布中的编程位与擦除位的比率。在实施例中，测量值可通过执行求和函数以加总或计数对应于编程分布的编程位线的总数来确定。读取电压电平的施加及编程位的测量值的总和在下文关于图4更详细描述。举例来说，如图3中展示，可施加读取电压电平(RL2)来确定或测量编程分布1(PD1)的编程位的数目。如图3中展示，与PD 1相关联的编程位的目标值是编程(例如可读)位的总数的1/2。
在操作230，处理逻辑比较编程位的目标值与编程位的测量值以确定比较结果。在实施例中，可在用于编程分布的编程位与擦除位的目标比与用于编程分布的编程位与擦除位的测量比之间进行比较。
在操作240，处理逻辑鉴于比较结果执行动作。在实施例中，动作可包含响应于确定比较结果指示编程位的测量值基本上等于编程位的目标值而使用外加读取电平电压执行读取操作。在实施例中，如果编程位的测量值及编程位的目标值相等或在预定公差或范围内，那么确定两个值基本上相等。在实施例中，动作可包含响应于确定比较结果指示编程位的测量值大于编程位的目标值而将外加读取电压电平减小到经调整读取电压电平。在实施例中，动作可包含响应于确定比较结果指示编程位的测量值小于编程位的目标值而将外加读取电压电平增大到经调整读取电压电平。
在实施例中，每当产生经调整读取电压电平时，可迭代地执行操作220、230及240。在这方面，施加经调整读取电压电平来确定编程位的更新测量值(如同操作220)以与编程位的目标值比较(在操作230中)直到比较结果指示编程位的更新测量值基本上等于编程位的目标值。
图4说明对应于本申请案的实例读取电平调整组件113的实例电路图400。将读取电压电平施加到存储器装置420的字线且执行求和函数410以确定编程位线(例如BL1、BL2、BL3…BLN)的数目计数。求和或累积值由读取电平调整组件113用于确定编程位的测量值(例如编程位线的数目)且比较其与编程位的目标值。在430，读取电压调整组件113可确定编程位的测量值基本上等于编程位的目标值。基于此比较结果，在435，读取电压调整组件113使用外加读取电压电平执行读取操作。
在实施例中，在440，读取电压调整组件113可确定编程位的测量值大于编程位的目标值。基于此比较结果，在445，读取电压调整组件113将外加读取电压电平减小到经调整(减小)读取电压电平。反馈经调整读取电压电平且在420施加到字线且重复求和运算以识别编程位的更新测量值。
在实施例中，在450，读取电压调整组件113可确定编程位的测量值小于编程位的目标值。基于此比较结果，在455，读取电压调整组件113将外加读取电压电平增大到经调整(减小)读取电压电平。反馈经调整读取电压电平且在420施加到字线且重复求和函数以识别编程位的更新测量值。
图5是说明用共同外加测量电压进行独立位线设置时编程位的数目的作图的曲线图。如展示，读取电压电平调整组件可使用比较结果将读取阈值电平(例如RL1、RL2及RL3)驱动到其中编程位的测量值基本上等于编程位的目标值的一值。如展示，确立编程位的目标值(或目标编程位级)且其对应于相邻编程分布之间的谷值。有利地，通过鉴于比较结果执行动作，可调整外加读取电压电平且在实现编程位的目标值时锁定。在图5中展示的实例中，RL1的目标编程位级是总编程位的1/4，RL2的目标编程位级是总编程位的1/2，且RL3的目标编程位级是总编程位的3/4。
图6是说明可由读取电平调整组件用于调整外加读取电压电平以锁定于期望读取电压电平(例如产生基本上等于编程位的目标值的编程位的测量值的读取电压电平)的各种技术的曲线图。如图6中展示，在实施例中，读取电平调整组件可使施加到字线的读取电压电平斜变，其中求和函数迭代地对编程位的测量值进行取样且在确定编程位的测量值基本上等于编程位的目标值之后锁定于读取电压电平。在实施例中，读取电压电平可由读取电平调整组件过度驱动以使读取电压电平过冲或饱和且接着从饱和回退以确定期望读取电压电平(例如导致编程位的测量值基本上等于编程位的目标值的读取电压电平)。在实施例中，读取电平调整组件可调整读取电压电平以接近收敛点，不过度驱动(例如欠阻尼)，取决于存储器装置及上述反馈系统的特性。
根据本申请案的实施例，鉴于编程位的目标数目设置读取电压电平能够用干扰机制进行显著共模抑制，如阵列条件从编程状态(例如瞬态VT)的变化、读取干扰、编程干扰、数据保持、热校正等。特定来说，本文中描述的系统及方法用于解决在替换栅极存储器装置(例如NAND装置)上预期的电荷损耗。
另外，读取电压调整组件及对应功能性鉴于读取电压电平的动态调整及内部监测来降低芯片复杂度且减少上市时间。因此，包含读取电压调整组件的存储器装置采用内部信号确定优化或期望读取点。此使存储器装置能够动态调整到经移位或受干扰数据。
有利地，为了读取中间状态，存储器装置可调整或驱动到编程位的目标值且锁存于读取中。本文中描述的系统及方法补偿位置差且回传正确数据。另外，读取重试路径由读取电平调整组件缩短，因为内部提供的信号主动用于确定谷值位置(例如，减轻响应于不准确初始读取电平偏移而执行第二读取的需要)。因而，将无需特定偏移用于数据保持或交叉温度。
另外，本文中描述的系统及方法移除对所有字线的相同点处的放置分布的约束。由于读取过程切断内部信号，因此可以谷值位置的实质变化为目标且对触发速率没有不利影响。此在产生读取窗预算时产生额外灵活性。在实施例中，可针对所读取的每一存储器单元调谐读取电压电平。
图7说明计算机系统700的实例机器，可在计算机系统700内执行用于致使机器执行本文中论述的方法论中的任何一或多者的一组指令。在一些实施例中，计算机系统700可对应于主机系统(例如图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的读取电平调整组件113的操作)。在替代实施例中，机器可连接(例如，联网)到LAN、内联网、外联网及/或因特网中的其它机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的身份操作，在对等(或分布式)网络环境中操作为对等机器，或在云计算基础设施或环境中操作为服务器或客户端机器。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络路由器、交换机或网桥、数字或非数字电路系统或能够执行指定由机器采取的动作的一组指令(循序或其它)的任何机器。此外，虽然说明了单个机器，但术语“机器”还应被视为包含个别或联合执行一组(或多组)指令以执行本文中论述的方法论中的任何一或多者的任何机器集合。
实例计算机系统700包含处理装置702、主存储器704(例如只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)(例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM))等)、静态存储器706(例如快闪存储器、静态随机存取存储器(SRAM)等)及数据存储系统718，其经由总线730彼此通信。
处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元或类似物。更特定来说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器或实施指令集组合的处理器。处理装置702也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置702经配置以执行用于执行本文中论述的操作及步骤的指令726。计算机系统700可进一步包含网络接口装置708以经由网络720通信。
数据存储系统718可包含其上存储一或多组指令726或体现本文中描述的方法论或功能中的任何一或多者的软件的机器可读存储媒体724(也称为计算机可读媒体)。指令726还可在其由计算机系统700执行期间完全或至少部分驻存于主存储器704及/或处理装置702内，主存储器704及处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718及/或主存储器704可对应于图1的存储器子系统110。
在一个实施例中，指令726包含用于实施对应于数据保护组件(例如图1的读取电平调整组件113)的功能性的指令。虽然在实例实施例中将机器可读存储媒体724展示为单个媒体，但术语“机器可读存储媒体”应被视为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”也应被视为包含能够存储或编码由机器执行的一组指令且致使机器执行本公开的方法论中的任何一或多者的任何媒体。术语“机器可读存储媒体”应相应地被视为包含(但不限于)固态存储器、光学媒体及磁性媒体。
已依据对计算机存储器内的数据位的操作的算法及符号表示呈现前述详细描述的一些部分。这些算法描述及表示是由数据处理领域的技术人员用于向所属领域的其它技术人员最有效传达其工作实质的方式。算法在本文通常被设想为导致期望结果的自相一致操作序列。操作是需要物理操纵物理量的操作。通常但不一定，这些量采用能够被存储、组合、比较及否则操纵的电或磁信号的形式。有时主要由于习惯用法的原因，将这些信号称为位、值、元素、符号、字符、项、数字或类似物已被证明是方便的。
然而，应记住，所有这些及类似术语将与适当物理量相关联且仅为应用于这些量的方便标签。本公开可涉及计算机系统或类似电子计算装置的动作及过程，其将表示为计算机系统的寄存器及存储器内的物理(电子)量的数据操纵或变换成类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
本公开还涉及用于执行本文中的操作的设备。此设备可出于预期目的而专门构造，或其可包含由存储于计算机中的计算机程序选择性激活或重新配置的通用计算机。此计算机程序可存储于计算机可读存储媒体中，例如(但不限于)任何类型的磁盘(包含软盘、光盘、CD-ROM及磁光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
本文中呈现的算法及显示不与任何特定计算机或其它设备内在相关。各种通用系统可结合根据本文中的教示的程序使用，或可证明构造更专门设备来执行方法是方便的。各种这些系统的结构将如下文描述中陈述那样出现。另外，本公开未参考任何特定编程语言描述。应了解，各种编程语言可用于实施本文中描述的本公开的教示。
本公开可经提供为计算机程序产品或软件，其可包含其上存储有指令的机器可读媒体，指令可用于编程计算机系统(或其它电子装置)执行根据本公开的过程。机器可读媒体包含用于以可由机器(例如计算机)读取的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明中，已参考本公开的特定实例实施例描述其实施例。显而易见，在不背离所附权利要求书中陈述的本公开的实施例的更宽精神及范围的情况下，可对其做出各种修改。因此，说明书及图式应被视作意在说明而非限制。
Claims (20)
1.一种方法，其包括：
由处理装置针对存储器子系统的一组编程分布中的每一编程分布确立编程位的目标值；
施加读取电压电平来确定所述一组编程分布中的一或多个编程分布中的编程位的测量值；
比较编程位的所述目标值与编程位的所述测量值以确定比较结果；及
鉴于所述比较结果执行动作。
2.根据权利要求1所述的方法，其中所述比较结果指示编程位的所述测量值基本上等于编程位的所述目标值；且其中所述动作包括使用所述读取电压电平执行读取操作。
3.根据权利要求1所述的方法，其中所述比较结果指示编程位的所述测量值大于编程位的所述目标值；且其中所述动作包括将所述读取电压电平减小到经调整读取电压电平。
4.根据权利要求3所述的方法，其进一步包括：
施加所述经调整读取电压电平来确定编程位的更新测量值；
比较编程位的所述更新测量值与编程位的所述目标值以确定更新比较结果，其中所述更新比较结果指示编程位的所述更新测量值基本上等于编程位的所述目标值；及
鉴于所述更新比较结果执行后续动作，其中所述后续动作包括使用所述经调整读取电压电平执行所述读取操作。
5.根据权利要求1所述的方法，其中所述比较结果指示编程位的所述测量值小于编程位的所述目标值；且其中所述动作包括将所述读取电压电平增大到经调整读取电压电平。
6.根据权利要求5所述的方法，其进一步包括：
施加所述经调整读取电压电平来确定编程位的更新测量值；
比较编程位的所述更新测量值与编程位的所述目标值以确定更新比较结果，其中所述更新比较结果指示编程位的所述更新测量值基本上等于编程位的所述目标值；及
鉴于所述更新比较结果执行后续动作，其中所述后续动作包括使用所述经调整读取电压电平执行所述读取操作。
7.根据权利要求1所述的方法，其中用于第一编程分布的编程位的所述目标值包括所述第一编程分布中编程位的第一数目与擦除位的第二数目的目标比。
8.根据权利要求1所述的方法，其中执行求和函数以鉴于所述读取电压电平来确定对应于所述一或多个编程分布的编程位的计数。
9.一种非暂时性计算机可读媒体，其包括指令，所述指令在由处理装置执行时致使所述处理装置执行包括以下的操作：
由处理装置针对存储器子系统的一组编程分布确立编程位的目标值，其中编程位的所述目标值包括用于所述一组编程分布中的每一编程分布的相等数目个编程位；
将第一读取电压电平施加到所述存储器子系统的字线部分；
执行求和函数以确定对应于所述第一读取电压电平的一或多个编程分布中的编程位的累积计数；
鉴于编程位的所述累积计数确定编程位的测量值；
比较编程位的所述目标值与编程位的所述测量值以确定比较结果；
鉴于所述比较结果设置经调整读取电压电平；及
将所述经调整读取电压电平施加到所述存储器子系统的所述字线部分。
10.根据权利要求9所述的非暂时性计算机可读媒体，其中所述经调整读取电压电平通过响应于所述比较结果指示编程位的所述测量值大于编程位的所述目标值而减小所述第一读取电压电平来产生。
11.根据权利要求9所述的非暂时性计算机可读媒体，其中所述经调整读取电压电平通过响应于所述比较结果指示编程位的所述测量值小于编程位的所述目标值而增大所述第一读取电压电平来产生。
12.根据权利要求9所述的非暂时性计算机可读媒体，所述操作进一步包括：
鉴于对应于所述经调整读取电压电平的编程位的更新累积计数来确定编程位与擦除位的更新测量比；及
响应于确定编程位与擦除位的所述更新测量量基本上等于编程位与擦除位的所述目标比而执行读取操作。
13.根据权利要求9所述的非暂时性计算机可读媒体，其中用于第一编程分布的编程位的所述目标值包括所述第一编程分布中编程位的第一数目与擦除位的第二数目的目标比。
14.一种系统，其包括：
存储器装置；及
处理装置，其可操作地与所述存储器装置耦合以执行包括以下的操作：
针对存储器子系统的一组编程分布中的每一编程分布确立编程位的目标值；
施加读取电压电平来确定所述一组编程分布中的一或多个编程分布中的编程位的测量值；
比较编程位的所述目标值与编程位的所述测量值以确定比较结果；及
鉴于所述比较结果执行动作。
15.根据权利要求14所述的系统，其中所述比较结果指示编程位的所述测量值基本上等于编程位的所述目标值；且其中所述动作包括使用所述读取电压电平执行读取操作。
16.根据权利要求14所述的系统，其中所述比较结果指示编程位的所述测量值大于编程位的所述目标值；且其中所述动作包括将所述读取电压电平减小到经调整读取电压电平。
17.根据权利要求16所述的系统，所述操作进一步包括：
施加所述经调整读取电压电平来确定编程位的更新测量值；
比较编程位的所述更新测量值与编程位的所述目标值以确定更新比较结果，其中所述更新比较结果指示编程位的所述更新测量值基本上等于编程位的所述目标值；及
鉴于所述更新比较结果执行后续动作，其中所述后续动作包括使用所述经调整读取电压电平执行所述读取操作。
18.根据权利要求14所述的系统，其中所述比较结果指示编程位的所述测量值小于编程位的所述目标值；且其中所述动作包括将所述读取电压电平增大到经调整读取电压电平。
19.根据权利要求18所述的系统，所述操作进一步包括：
施加所述经调整读取电压电平来确定编程位的更新测量值；
比较编程位的所述更新测量值与编程位的所述目标值以确定更新比较结果，其中所述更新比较结果指示编程位的所述更新测量值基本上等于编程位的所述目标值；及
鉴于所述更新比较结果执行后续动作，其中所述后续动作包括使用所述经调整读取电压电平执行所述读取操作。
20.根据权利要求14所述的系统，其中用于第一编程分布的编程位的所述目标值包括所述第一编程分布中编程位的第一数目与擦除位的第二数目的目标比。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/822,561 US11361830B2 (en) | 2020-03-18 | 2020-03-18 | Adjusting read voltage levels based on a programmed bit count in a memory sub-system |
| US16/822,561 | 2020-03-18 | ||
| PCT/US2021/022828 WO2021188720A1 (en) | 2020-03-18 | 2021-03-17 | Adjusting read voltage levels based on a programmed bit count in a memory sub-system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115428085A true CN115428085A (zh) | 2022-12-02 |
Family
ID=77748200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180021992.4A Pending CN115428085A (zh) | 2020-03-18 | 2021-03-17 | 基于存储器子系统中的编程位计数调整读取电压电平 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US11361830B2 (zh) |
| EP (1) | EP4121963A1 (zh) |
| JP (1) | JP2023518243A (zh) |
| KR (1) | KR20220149748A (zh) |
| CN (1) | CN115428085A (zh) |
| WO (1) | WO2021188720A1 (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100799018B1 (ko) * | 2006-12-27 | 2008-01-28 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자 및 자기 보상 방법 |
| US7489563B2 (en) * | 2007-01-30 | 2009-02-10 | Qimonda Flash Gmbh & Co. Kg | Memory device with adaptive sense unit and method of reading a cell array |
| US7898885B2 (en) | 2007-07-19 | 2011-03-01 | Micron Technology, Inc. | Analog sensing of memory cells in a solid state memory device |
| KR101434404B1 (ko) | 2008-07-30 | 2014-08-29 | 삼성전자주식회사 | 파라미터를 추출하는 불휘발성 메모리 장치 및 그것을포함하는 불휘발성 메모리 시스템 |
| US8923041B2 (en) | 2012-04-11 | 2014-12-30 | Everspin Technologies, Inc. | Self-referenced sense amplifier for spin torque MRAM |
| KR102320955B1 (ko) | 2015-02-02 | 2021-11-05 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것의 읽기 방법 |
| US9792998B1 (en) | 2016-03-29 | 2017-10-17 | Sandisk Technologies Llc | System and method for erase detection before programming of a storage device |
| US11139035B2 (en) * | 2018-12-28 | 2021-10-05 | Micron Technology, Inc. | Memory device error detection with improved scanning |
-
2020
- 2020-03-18 US US16/822,561 patent/US11361830B2/en active Active
-
2021
- 2021-03-17 KR KR1020227034611A patent/KR20220149748A/ko unknown
- 2021-03-17 JP JP2022555922A patent/JP2023518243A/ja active Pending
- 2021-03-17 WO PCT/US2021/022828 patent/WO2021188720A1/en unknown
- 2021-03-17 EP EP21772648.8A patent/EP4121963A1/en active Pending
- 2021-03-17 CN CN202180021992.4A patent/CN115428085A/zh active Pending
-
2022
- 2022-06-13 US US17/838,594 patent/US11756631B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP4121963A1 (en) | 2023-01-25 |
| US20210295928A1 (en) | 2021-09-23 |
| US20220310176A1 (en) | 2022-09-29 |
| JP2023518243A (ja) | 2023-04-28 |
| KR20220149748A (ko) | 2022-11-08 |
| WO2021188720A1 (en) | 2021-09-23 |
| US11361830B2 (en) | 2022-06-14 |
| US11756631B2 (en) | 2023-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111954863B (zh) | 基于可调整错误率提供存储器系统的数据 | |
| US11393534B2 (en) | Adjustment of a starting voltage corresponding to a program operation in a memory sub-system | |
| US20230205463A1 (en) | Implementing variable number of bits per cell on storage devices | |
| US11500588B2 (en) | Adjusting read voltage levels based on a temperature-dependent slope of the threshold voltage drift of a memory sub-system | |
| US11923021B2 (en) | Selection of read offset values in a memory sub-system based on temperature and time to program levels | |
| US11923030B2 (en) | Optimized storage charge loss management | |
| US11756631B2 (en) | Adjusting read voltage levels based on a programmed bit count in a memory sub-system | |
| US11881284B2 (en) | Open translation unit management using an adaptive read threshold | |
| US11837303B2 (en) | Optimizing memory access operation parameters | |
| US11823722B2 (en) | Determining voltage offsets for memory read operations | |
| US11599300B2 (en) | Voltage threshold prediction-based memory management | |
| US12001680B2 (en) | Utilizing last successful read voltage level in memory access operations | |
| US11687452B2 (en) | Dynamic program-verify voltage adjustment for intra-block storage charge loss uniformity | |
| US20240177781A1 (en) | Read operation with capacity usage detection scheme | |
| US20230207028A1 (en) | Managing an adaptive data path selection threshold for a memory sub-system | |
| CN115132255A (zh) | 使用存储电荷损失裕度检查进行开放块管理 | |
| CN115080339A (zh) | 存储器装置中的温度相关操作 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |