CN115412098A - 模拟数字转换器及其操作方法 - Google Patents

模拟数字转换器及其操作方法 Download PDF

Info

Publication number
CN115412098A
CN115412098A CN202110589183.5A CN202110589183A CN115412098A CN 115412098 A CN115412098 A CN 115412098A CN 202110589183 A CN202110589183 A CN 202110589183A CN 115412098 A CN115412098 A CN 115412098A
Authority
CN
China
Prior art keywords
capacitance
capacitor
array
selection circuit
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110589183.5A
Other languages
English (en)
Inventor
林楷越
王维骏
黄诗雄
刘凯尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202110589183.5A priority Critical patent/CN115412098A/zh
Publication of CN115412098A publication Critical patent/CN115412098A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

模拟数字转换器包含第一电容阵列、第一选择电路、第二电容阵列、第二选择电路及控制逻辑电路。模拟数字转换器的操作方法包含在第一取样期间，将交换信号切换至第一电平，以使第一选择电路以第一电压设置重置第一电容阵列以及使第二选择电路以第一电压设置重置第二电容阵列，以及在第二取样期间，将交换信号切换至第二电平，以使第一选择电路以第二电压设置重置第一电容阵列，以及使第二选择电路以第二电压设置重置第二电容阵列。控制逻辑电路在多个取样期间依据均匀顺序将交换信号在第一电平和第二电平之间进行切换。

Description

模拟数字转换器及其操作方法
技术领域
本发明关于电子电路，特别是一种模拟数字转换器及其操作方法。
背景技术
模拟数字转换器(analog-to-digital converter,ADC)是用于将模拟形式的连续信号转换为数字形式的离散信号的装置，在音频系统、视频系统、通讯系统、以及各种数字信号处理系统中得到广泛运用。逐次逼近寄存器(successive approximation register,SAR)模拟数字转换器是一种模拟数字转换器，使用电容阵列进行模拟至数字转换，具有低功耗的特性，适用于移动装置或便携装置。然而，由于SAR ADC采用的电容阵列中电容的不匹配，会造成SAR ADC的非线性误差，降低SAR ADC的精确度。
发明内容
本发明的实施例提供一种模拟数字转换器的操作方法。模拟数字转换器包含第一电容阵列、第一选择电路、第二电容阵列、第二选择电路及控制逻辑电路。第一电容阵列中的每组电容包含第一电容及第二电容，具有实质上相等的电容值。第二电容阵列中的每组电容包含第一电容及第二电容，具有实质上相等的电容值。第一选择电路耦接于第一电容阵列，第二选择电路耦接于第二电容阵列，控制逻辑电路耦接于第一选择电路及第二选择电路。操作方法包含在第一取样期间，将交换信号切换至第一电平，以使第一选择电路将第一参考电压输出至第一电容阵列中的每组电容的第一电容以及将第二参考电压输出至第一电容阵列中的每组电容的第二电容，以及使第二选择电路将第一参考电压输出至第二电容阵列中的每组电容的第一电容以及将第二参考电压输出至第二电容阵列中的每组电容的第二电容；以及在第二取样期间，将交换信号切换至第二电平，以使第一选择电路将第二参考电压输出至第一电容阵列中的每组电容的第一电容以及将第一参考电压输出至第一电容阵列中的每组电容的第二电容，以及使第二选择电路将第二参考电压输出至第二电容阵列中的每组电容的第一电容以及将第一参考电压输出至第二电容阵列中的每组电容的第二电容。控制逻辑电路在多个取样期间依据均匀(uniform)顺序将交换信号在第一电平和第二电平之间进行切换，且第一电平和第二电平相异。
本发明的实施例提供一种模拟数字转换器，包含第一电容阵列、第一选择电路、第二电容阵列、第二选择电路、比较器及控制逻辑电路。第一电容阵列耦接于第一选择电路，包含多组电容，第一电容阵列中的每组电容包含第一电容及第二电容。第二电容阵列耦接于第二选择电路，包含多组电容，第二电容阵列中的每组电容包含第一电容及第二电容。比较器，包含第一输入端，耦接于第一电容阵列，第二输入端，耦接于第二电容阵列，以及输出端。控制逻辑电路，耦接于比较器的输出端以及第一选择电路和第二选择电路。在第一取样期间，控制逻辑电路用以将交换信号切换至第一电平，以使第一选择电路将第一参考电压输出至第一电容阵列中的每组电容的第一电容以及将第二参考电压输出至第一电容阵列中的每组电容的第二电容，以及使第二选择电路将第一参考电压输出至第二电容阵列中的每组电容的第一电容以及将第二参考电压输出至第二电容阵列中的每组电容的第二电容。在第二取样期间，控制逻辑电路用以将交换信号切换至第二电平，以使第一选择电路将第二参考电压输出至第一电容阵列中的每组电容的第一电容以及将第一参考电压输出至第一电容阵列中的每组电容的第二电容，以及使第二选择电路将第二参考电压输出至第二电容阵列中的每组电容的第一电容以及将第一参考电压输出至第二电容阵列中的每组电容的第二电容。控制逻辑电路在多个取样期间依据均匀顺序将交换信号在第一电平和第二电平之间进行切换，且第一电平和第二电平相异。
附图说明
图1A是本发明实施例中的一种模拟数字转换器的电路示意图。
图1B是图1A中第一选择电路和/或第二选择电路的电路示意图。
图2是图1A中的模拟数字转换器的操作方法的流程图。
图3A是本发明实施例中的另一种模拟数字转换器的电路示意图。
图3B是图3A中第一选择电路和/或第二选择电路的电路示意图。
图4A和图4B是图3A中的模拟数字转换器的另一种操作方法的流程图。
具体实施方式
图1A是本发明实施例中的一种模拟数字转换器1的电路示意图。模拟数字转换器1是3位分裂电容(split capacitor)逐次逼近寄存器(successive approximationregister,SAR)模拟数字转换器，可依据逐次逼近方法(如二元搜寻法)将差动输入电压Vip,Vin转换为数字输出数据Dout。差动输入电压Vip,Vin可分别由第一信号源及第二信号源提供。数字输出数据Dout可包含3位。模拟数字转换器1可在每个操作周期内产生一组数字输出数据Dout。每个操作周期可包含取样阶段(或称为采集阶段)及量化阶段(或称为转换阶段)，模拟数字转换器1可在取样阶段对差动输入电压Vip,Vin进行取样以产生一对取样信号，以及在量化阶段将该对取样信号进行量化以产生数字输出数据Dout。量化阶段可包含多(3)次转换，用以依次产生数字输出数据Dout的多个(3)位。在多个取样阶段中，模拟数字转换器1可依据2种电压设置而被重置，由此降低由于电容性元件失配产生的电压误差，降低其积分非线性(integral nonlinearity，INL)误差及微分非线性(differentialnonlinearity，DNL)误差，同时提供高速模拟至数字转换。
模拟数字转换器1可包含开关SW1及开关SW2、第一电容阵列141、第一选择电路121、第二电容阵列142、第二选择电路122、比较器16及控制逻辑电路18。第一选择电路121及开关SW1耦接于第一电容阵列141，第二选择电路122及开关SW2耦接于第二电容阵列142。比较器16可包含第一接收端，耦接于第一电容阵列141，第二接收端，耦接于第二电容阵列142，及输出端，耦接于控制逻辑电路18。控制逻辑电路18耦接于第一选择电路121及第二选择电路122。
第一电容阵列141可包含3组电容，3组电容的电容值各不相同，每组电容包含第一电容及第二电容，第一电容及第二电容具有实质上相等的电容值。第一电容阵列141的第一组电容可包含第一电容C1pa及第二电容C1pb，第二组电容可包含第一电容C2pa及第二电容C2pb，第三组电容可包含第一电容C3pa及第二电容C3pb。第一电容阵列141的第一组电容、第二组电容及第三组电容可分别对应数字输出数据Dout的最高有效位(most significantbit,MSB)至最低有效位(least significant bit,LSB)。第一电容C1pa及第二电容C1pb可分别具有实质上相等的电容值3C，且第一电容阵列141的第一组电容可具有电容值6C；第一电容C2pa及第二电容C2pb可分别具有实质上相等的电容值2C，且第一电容阵列141的第二组电容可具有电容值4C；第一电容C3pa及第二电容C3pb可分别具有实质上相等的电容值1C，且第一电容阵列141的第三组电容可具有电容值2C。电容C1pa,C1pb,C2pa,C2pb,C3pa,C3pb,可各自包含上板及下板。电容C1pa,C1pb,C2pa,C2pb,C3pa,C3pb的上板可耦接至开关SW1。
相似地，第二电容阵列142也包含3组电容，3组电容的电容值各不相同，每组电容包含第一电容及第二电容，第一电容及第二电容具有实质上相等的电容值。第二电容阵列142的第一组电容可包含第一电容C1na及第二电容C1nb，第二组电容可包含第一电容C2na及第二电容C2nb，第三组电容可包含第一电容C3na及第二电容C3nb。第二电容阵列142的第一组电容、第二组电容及第三组电容可分别对应数字输出数据Dout的最高有效位至最低有效位。第一电容C1na及第二电容C1nb可分别具有实质上相等的电容值3C，且第二电容阵列142的第一组电容可具有电容值6C；第一电容C2na及第二电容C2nb可分别具有实质上相等的电容值2C，且第二电容阵列142的第二组电容可具有电容值4C；第一电容C3na及第二电容C3nb可分别具有实质上相等的电容值1C，且第二电容阵列142的第三组电容可具有电容值2C。电容C1na,C1nb,C2na,C2nb,C3na,C3nb可各自包含上板及下板。电容C1na,C1nb,C2na,C2nb,C3na,C3nb的上板可耦接至开关SW2。
第一选择电路121可接收第一参考电压V1及第二参考电压V2以设置第一电容阵列141的3组电容，第二选择电路122可接收第一参考电压V1及第二参考电压V2以设置第二电容阵列142的3组电容。在一些实施例中，第一参考电压V1可以是供电电压，例如1.8V，第二参考电压V2可以是接地电压，例如0V。在另一些实施例中，第一参考电压V1可以是接地电压，第二参考电压V2可以是供电电压。第一选择电路121可耦接于电容C1pa,C1pb,C2pa,C2pb,C3pa,C3pb的下板。第二选择电路122可耦接于电容C1na,C1nb,C2na,C2nb,C3na,C3nb的下板。
第一选择电路121及第二选择电路122可由一个或多个连接至参考电压的开关以及一个或多个多路复用器实现，但不限于此。图1B是第一选择电路121/第二选择电路122的一种实施例的电路示意图。以下针对第一选择电路121进行解释，第二选择电路122可依据与第一选择电路121相似的原则而设置及运行。第一选择电路121可包含反向器1a,1b,2a,2b,3a,3b、多路复用器M1a,M1b,M2a,M2b,M3a,M3b及开关电路S1a,S1b,S2a,S2b,S3a,S3b。反向器1a,1b,2a,2b,3a,3b可耦接于控制逻辑电路18及可分别耦接于多路复用器M1a,M1b,M2a,M2b,M3a,M3b，多路复用器M1a,M1b,M2a,M2b,M3a,M3b可耦接于控制逻辑电路18及可分别耦接于开关电路S1a,S1b,S2a,S2b,S3a,S3b，开关电路S1a,S1b,S2a,S2b,S3a,S3b可分别耦接于第一电容阵列141的电容C1pa,C1pb,C2pa,C2pb,C3pa,C3pb的下板。
反向器1a,1b,2a,2b,3a,3b可分别从控制逻辑电路18接收对应选择信号。多路复用器M1a,M1b,M2a,M2b,M3a,M3b可分别从控制逻辑电路18接收对应选择信号以及分别从反向器1a,1b,2a,2b,3a,3b接收对应选择信号的反向的对应选择信号，依据交换信号Sswp分别从对应选择信号及反向的对应选择信号选择其中之一作为对应多路复用器输出信号，以及分别将对应多路复用器输出信号输出至开关电路S1a,S1b,S2a,S2b,S3a,S3b。每个开关电路S1a,S1b,S2a,S2b,S3a,S3b均包含开关SV1及SV2，开关SV1可接收第一参考电压V1，开关SV2可接收第二参考电压V2。每个开关电路S1a,S1b,S2a,S2b,S3a,S3b可由多路复用器M1a,M1b,M2a,M2b,M3a,M3b的对应多路复用器输出信号进行控制而输出第一参考电压V1或第二参考电压V2。
参考图1A，在取样阶段时，开关SW1及开关SW2可被导通，且第一电容阵列141及第二电容阵列142可分别取样差动输入电压Vip,Vin。控制逻辑电路18可产生交换信号Sswp，以及可在多个取样期间依据均匀顺序将交换信号Sswp在第一电平和第二电平之间进行切换，且第一电平和第二电平相异。第一电平可以是逻辑”0”，第二电平可以是逻辑”1”。均匀顺序可以是交替顺序、随机顺序或其他特定顺序。当均匀顺序为交替顺序时，控制逻辑电路18可将交换信号Sswp轮流在第一电平和第二电平之间进行切换。当均匀顺序为随机顺序时，控制逻辑电路18可将交换信号Sswp随机在第一电平和第二电平之间进行切换，且交换信号Sswp切换至第一电平和第二电平的机率实质上相同。其他特定顺序可以是非属纯交替或非属纯随机的顺序。例如，其他特定顺序可以是N个取样期间中交换信号Sswp为第一电平，接续的N个取样期间中交换信号Sswp为第二电平的顺序，又在另一些实施例中，其可由先前取样的信息来决定本笔数据的操作的交换信号Sswp为第一电平或第二电平。在取样期间，第一选择电路121及第二选择电路122可依据交换信号Sswp将第一种电压设置或第二种电压设置中的电压输出至电容C1pa,C1pb,C2pa,C2pb,C3pa,C3pb及电容C1na,C1nb,C2na,C2nb,C3na,C3nb。表格1和2分别显示第一种电压设置及第二种电压设置:
表格1
电容 C1pa C1pb C2pa C2pb C3pa C3pb
下板电压 V1 V2 V1 V2 V1 V2
电容 C1na C1nb C2na C2nb C3na C3nb
下板电压 V1 V2 V1 V2 V1 V2
表格2
电容 C1pa C1pb C2pa C2pb C3pa C3pb
下板电压 V2 V1 V2 V1 V2 V1
电容 C1na C1nb C2na C2nb C3na C3nb
下板电压 V2 V1 V2 V1 V2 V1
当进行取样且交换信号Sswp在第一电平时，第一选择电路121可将第一种电压设置中的对应电压输出至电容C1pa,C1pb,C2pa,C2pb,C3pa,C3pb的下板，开关SW1可被导通以将差动输入电压Vip传送至电容C1pa,C1pb,C2pa,C2pb,C3pa,C3pb的上板，由此在比较器16的第一接收端建立电压Vp；第二选择电路122可将第一种电压设置中的对应电压输出至电容C1na,C1nb,C2na,C2nb,C3na,C3nb的下板，开关SW2可被导通以将差动输入电压Vin传送至电容C1na,C1nb,C2na,C2nb,C3na,C3nb的上板，由此在比较器16的第二接收端建立电压Vn。当进行取样且交换信号Sswp在第二电平时，第一选择电路121可将第二种电压设置中的对应电压输出至电容C1pa,C1pb,C2pa,C2pb,C3pa,C3pb的下板，开关SW1可被导通以将差动输入电压Vip传送至电容C1pa,C1pb,C2pa,C2pb,C3pa,C3pb的上板，由此建立电压Vp；第二选择电路122可将第二种电压设置中的对应电压输出至电容C1na,C1nb,C2na,C2nb,C3na,C3nb的下板，开关SW2可被导通以将差动输入电压Vin传送至电容C1na,C1nb,C2na,C2nb,C3na,C3nb的上板，由此建立电压Vn。
在其他实施例中，当交换信号Sswp在第一电平时，第一选择电路121可将第二种电压设置中的对应电压输出至电容C1pa,C1pb,C2pa,C2pb,C3pa,C3pb的下板，开关SW1可被导通以将差动输入电压Vip传送至电容C1pa,C1pb,C2pa,C2pb,C3pa,C3pb的上板，由此建立电压Vp；第二选择电路122可将第二种电压设置中的对应电压输出至电容C1na,C1nb,C2na,C2nb,C3na,C3nb的下板，开关SW2可被导通以将差动输入电压Vin传送至电容C1na,C1nb,C2na,C2nb,C3na,C3nb的上板，由此建立电压Vn。当进行取样且交换信号Sswp在第二电平时，第一选择电路121可将第一种电压设置中的对应电压输出至电容C1pa,C1pb,C2pa,C2pb,C3pa,C3pb的下板，开关SW1可被导通以将差动输入电压Vip传送至电容C1pa,C1pb,C2pa,C2pb,C3pa,C3pb的上板，由此建立电压Vp；第二选择电路122可将第一种电压设置中的对应电压输出至电容C1na,C1nb,C2na,C2nb,C3na,C3nb的下板，开关SW2可被导通以将差动输入电压Vin传送至电容C1na,C1nb,C2na,C2nb,C3na,C3nb的上板，由此建立电压Vn。
在量化阶段，模拟数字转换器1可针对数字输出数据Dout的3位进行3次转换，比较器16可比较电压Vp及Vn以产生3个比较结果，控制逻辑电路18可将每个比较结果储存作为数字输出数据Dout的1位的位值，以及依据每个比较结果产生选择信号，用以设定多路复用器M1pa,M1pb及多路复用器M1na,M1nb以更新电压Vp及Vn。比较结果可为二进位”0”或二进位”1”。举例而言，当进行最高有效位的转换时，若电压Vp大于电压Vn，则比较器16可产生二进位”1”做为比较结果，控制逻辑电路18可将二进位”1”储存作为最高有效位，产生选择信号用以设定多路复用器M1pa,M1pb以输出接地电压至电容C1pa,C1pb的下板以下拉电压Vp，以及产生选择信号用以设定多路复用器M1na,M1nb以输出供电电压至电容C1na,C1nb的下板以提升电压Vn。更新后的电压Vp会较先前的电压Vp低，更新后的电压Vn会较先前的电压Vn高。若电压Vp小于电压Vn，则比较器16可产生二进位”0”做为比较结果，控制逻辑电路18可将二进位”0”储存作为最高有效位，产生选择信号用以设定多路复用器M1pa,M1pb以输出供电电压至电容C1pa,C1pb的下板以提升电压Vp，以及产生选择信号用以设定多路复用器M1na,M1nb以输出接地电压至电容C1na,C1nb的下板以下拉电压Vn。更新后的电压Vp会较先前的电压Vp高，更新后的电压Vn会较先前的电压Vn低。模拟数字转换器1可依序比较以及更新电压Vp及Vn以产生数字输出数据Dout的3位的3位值，以及输出数字输出数据Dout以供后续使用。
图2是模拟数字转换器1的操作方法200的流程图。操作方法200包含步骤S202及S204，用以在多个取样期间使用2种电压设置来重置第一电容阵列141及第二电容阵列142。任何合理的技术变更或是步骤调整都属于本发明所公开的范围。步骤S202及S204如下:
步骤S202:在第一取样期间，将交换信号Sswp切换至第一电平，以使第一选择电路121将第一参考电压V1输出至第一电容阵列141中的每组电容的第一电容以及将第二参考电压V2输出至第一电容阵列141中的每组电容的第二电容，以及使第二选择电路122将第一参考电压V1输出至第二电容阵列142中的每组电容的第一电容以及将第二参考电压V2输出至第二电容阵列142中的每组电容的第二电容；
步骤S204:在第二取样期间，将交换信号Sswp切换至第二电平，以使第一选择电路121将第二参考电压V2输出至第一电容阵列141中的每组电容的第一电容以及将第一参考电压V1输出至第一电容阵列141中的每组电容的第二电容，以及使第二选择电路122将第二参考电压V2输出至第二电容阵列142中的每组电容的第一电容以及将第一参考电压V1输出至第二电容阵列142中的每组电容的第二电容。
第二取样期间可以是第一取样期间之后的下一个取样期间，或可以与第一取样期间相隔几个取样期间。以下结合模拟数字转换器1说明方法200。
在第一取样期间，控制逻辑电路18将交换信号Sswp切换至第一电平，第一选择电路121将第一参考电压V1输出至第一电容阵列141中的第一组电容的第一电容C1pa、第二组电容的第一电容C2pa及第三组电容的第一电容C3pa，及将第二参考电压V2输出至第一电容阵列141中的第一组电容的第二电容C1pb、第二组电容的第二电容C2pb及第三组电容的第二电容C3pb，第二选择电路122将第一参考电压V1输出至第二电容阵列142中的第一组电容的第一电容C1na、第二组电容的第一电容C2na及第三组电容的第一电容C3na，以及将第二参考电压V2输出至第二电容阵列142中的第一组电容的第二电容C1nb、第二组电容的第二电容C2nb及第三组电容的第二电容C3nb，如表格1的第一种电压设置所示(步骤S202)。
在第二取样期间，控制逻辑电路18将交换信号Sswp切换至第二电平，第一选择电路121将第二参考电压V2输出至第一电容阵列141中的第一组电容的第一电容C1pa、第二组电容的第一电容C2pa及第三组电容的第一电容C3pa，以及将第一参考电压V1输出至第一电容阵列141中的第一组电容的第二电容C1pb、第二组电容的第二电容C2pb及第三组电容的第二电容C3pb，第二选择电路122将第二参考电压V2输出至第二电容阵列142中的第一组电容的第一电容C1na、第二组电容的第一电容C2na及第三组电容的第一电容C3na，以及将第一参考电压V1输出至第二电容阵列142中的第一组电容的第二电容C1nb、第二组电容的第二电容C2nb及第三组电容的第二电容C3nb，如表格2的第二种电压设置所示(步骤S204)。
图3A是本发明实施例中的另一种模拟数字转换器3的电路示意图。模拟数字转换器3及模拟数字转换器1之间的差异在于模拟数字转换器3的第一电容阵列341的第一组电容的第一电容C1pa还分为第一电容部分C1pa1及第二电容部分C1pa2，第一选择电路321的设置第二电容阵列342的第一组电容的第一电容C1na还分为第一电容部分C1na1及第二电容部分C1na2。
第一选择电路321及第二选择电路322可由一个或多个连接至参考电压的开关以及一个或多个多路复用器实现，但不限于此。图3B是第一选择电路321/第二选择电路322的一种实施例的电路示意图。以下针对第一选择电路321进行解释，第二选择电路322可依据与第一选择电路321相似的原则而设置及运行。第一选择电路321可包含反向器1a1,1a2,1b1,1b2,2a,2b,3a,3b、多路复用器M1a1,M1a2,M1b1,M1b2,M2a,M2b,M3a,M3b及开关电路S1a1,S1a2,S1b1,S1b2,S2a,S2b,S3a,S3b。反向器1a1,1a2,1b1,1b2,2a,2b,3a,3b可耦接于控制逻辑电路18及可分别耦接于多路复用器M1a1,M1a2,M1b1,M1b2,M2a,M2b,M3a,M3b，多路复用器M1a1,M1a2,M1b1,M1b2,M2a,M2b,M3a,M3b可耦接于控制逻辑电路18及可分别耦接于开关电路S1a1,S1a2,S1b1,S1b2,S2a,S2b,S3a,S3b，开关电路S1a1,S1a2,S1b1,S1b2,S2a,S2b,S3a,S3b可分别耦接于第一电容阵列341的电容C1pa1,C1pa2,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb的下板。
反向器1a1,1a2,1b1,1b2,2a,2b,3a,3b可分别从控制逻辑电路18接收对应选择信号。多路复用器M1a1,M1a2,M1b1,M1b2,M2a,M2b,M3a,M3b可分别从控制逻辑电路18接收对应选择信号及分别从反向器1a1,1a2,1b1,1b2,2a,2b,3a,3b接收对应选择信号的反向的对应选择信号，依据交换信号Sswp分别从对应选择信号及反向的对应选择信号选择其中之一作为对应多路复用器输出信号，及分别将对应多路复用器输出信号输出至开关电路S1a1,S1a2,S1b1,S1b2,S2a,S2b,S3a,S3b。每个开关电路S1a1,S1a2,S1b1,S1b2,S2a,S2b,S3a,S3b均包含开关SV1及SV2，开关SV1可接收第一参考电压V1，开关SV2可接收第二参考电压V2。每个开关电路S1a1,S1a2,S1b1,S1b2,S2a,S2b,S3a,S3b可由多路复用器M1a1,M1a2,M1b1,M1b2,M2a,M2b,M3a,M3b的对应多路复用器输出信号进行控制而输出第一参考电压V1或第二参考电压V2。
第一电容阵列341的一组较大电容的第一电容的第一电容部分的电容值可实质上等于第一电容阵列341的一组较小电容的第一电容的电容值，且第一电容阵列341的该组较大电容的第二电容的第一电容部分的电容值可实质上等于第一电容阵列341的该组较小电容的第一电容的电容值。举例而言，第一电容阵列341的第一组电容的第一电容C1pa的第一电容部分C1pa1的电容值可实质上等于第一电容阵列341的第二组电容的第一电容C2pa的电容值2C，且第一电容阵列341的第一组电容的第二电容C1pb的第一电容部分C1pb1的电容值可实质上等于第一电容阵列341的第二组电容的第一电容C2pa的电容值2C。第一电容阵列341的该组较大电容的第一电容的第二电容部分的电容值可等于该组较大电容的第一电容中除了第一电容部分之外的剩余电容。例如，第一电容阵列341的第一组电容的第一电容C1pa的第二电容部分C1pa2的电容值可等于1C。
第二电容阵列342的一组较大电容的第一电容的第一电容部分的电容值可实质上等于第二电容阵列342的一组较小电容的第一电容的电容值，且第二电容阵列342的该组较大电容的第二电容的第一电容部分的电容值可实质上等于第二电容阵列342的该组较小电容的第一电容的电容值。举例而言，第二电容阵列342的第一组电容的第一电容C1na的第一电容部分C1na1的电容值可实质上等于第二电容阵列342的第二组电容的第一电容C2na的电容值2C，且第二电容阵列342的第一组电容的第二电容C1nb的第一电容部分C1nb1的电容值可实质上等于第二电容阵列342的第二组电容的第一电容C2na的电容值2C。第二电容阵列342的该组较大电容的第一电容的第二电容部分的电容值可等于该组较大电容的第一电容中除了第一电容部分之外的剩余电容。例如，第二电容阵列342的第一组电容的第一电容C1na的第二电容部分C1na2的电容值可等于1C。
以下针对模拟数字转换器3及模拟数字转换器1之间的差异进行说明。
在取样期间，第一选择电路321及第二选择电路322可依据交换信号Sswp将第一种电压设置或第二种电压设置中的电压输出至电容C1pa1,C1pa2,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb及电容C1na1,C1na2,C1nb1,C1nb2,C2na,C2nb,C3na,C3nb。表格3及表格4分别显示第一种电压设置及第二种电压设置:
表格3
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 V1 V1 V2 V2 V1 V2 V1 V2
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 V1 V1 V2 V2 V1 V2 V1 V2
表格4
Figure BDA0003088841270000091
Figure BDA0003088841270000101
模拟数字转换器3也适用于操作方法200。在第一取样期间，控制逻辑电路18将交换信号Sswp切换至第一电平，第一选择电路121将第一参考电压V1输出至第一电容阵列341中的第一组电容的第一电容C1pa的第一电容部分C1pa1及第二电容部分C1pa2、第二组电容的第一电容C2pa及第三组电容的第一电容C3pa，以及将第二参考电压V2输出至第一电容阵列341中的第一组电容的第二电容C1pb的第一电容部分C1pb1及第二电容部分C1pb2、第二组电容的第二电容C2pb及第三组电容的第二电容C3pb，第二选择电路122将第一参考电压V1输出至第二电容阵列342中的第一组电容的第一电容C1na的第一电容部分C1na1及第二电容部分C1na2、第二组电容的第一电容C2na及第三组电容的第一电容C3na，以及将第二参考电压V2输出至第二电容阵列342中的第一组电容的第二电容C1nb的第一电容部分C1nb1及第二电容部分C1nb2、第二组电容的第二电容C2nb及第三组电容的第二电容C3nb(步骤S202)。
在第二取样期间，控制逻辑电路18将交换信号Sswp切换至第二电平，第一选择电路121将第二参考电压V2输出至第一电容阵列341中的第一组电容的第一电容C1pa的第一电容部分C1pa1及第二电容部分C1pa2、第二组电容的第一电容C2pa及第三组电容的第一电容C3pa，以及将第一参考电压V1输出至第一电容阵列341中的第一组电容的第二电容C1pb的第一电容部分C1pb1及第二电容部分C1pb2、第二组电容的第二电容C2pb及第三组电容的第二电容C3pb，第二选择电路122将第二参考电压V2输出至第二电容阵列342中的第一组电容的第一电容C1na的第一电容部分C1na1及第二电容部分C1na2、第二组电容的第一电容C2na及第三组电容的第一电容C3na，以及将第一参考电压V1输出至第二电容阵列342中的第一组电容的第二电容C1nb的第一电容部分C1nb1及第二电容部分C1nb2、第二组电容的第二电容C2nb及第三组电容的第二电容C3nb(步骤S204)。
由于模拟数字转换器1，3及操作方法200在多个取样期间均匀地采用第一种电压设置及第二种电压设置来重置第一电容阵列141,341及第二电容阵列142,342，因此整个模拟数字转换器的输出-输入曲线(transfer curve)等效上会在两种配置中切换，而使得平均非线性误差，在多数的数字码位置将得到正负相抵的效果，降低因电容不匹配造成的微分线性误差以及积分线性误差。
图4A及图4B是模拟数字转换器3的另一种操作方法400的流程图。方法400包含步骤S402至S428，可接续于方法200中的步骤S204之后使用，即第一电容阵列341及第二电容阵列342依据表格4显示的第二种电压设置而在第二取样期间被重置。步骤S402、S412及S422用以在第一转换期间中设定第一电容阵列341及第二电容阵列342。步骤S414至S418及S424至S428用以在第二转换期间中设定第一电容阵列341及第二电容阵列342。任何合理的技术变更或是步骤调整都属于本发明所公开的范围。步骤S402至S428如下:
步骤S402:判断电压Vp是否大于电压Vn；若是，执行步骤S412；若否，执行步骤S422；
步骤S412:在第一转换期间，第一选择电路321将第二参考电压V2输出至第一电容阵列341中的一组较大电容的第二电容C1pb，第二选择电路322将第一参考电压V1输出至第二电容阵列342中的一组较大电容的第一电容C1na；
步骤S414:判断电压Vp是否小于电压Vn；若是，执行步骤S416；若否，执行步骤S418；
步骤S416:在第二转换期间，第一选择电路321将第一参考电压V1输出至第一电容阵列341中的该组较大电容的第一电容C1pa的第一电容部分C1pa1或第一电容阵列341中的该组较大电容的第二电容C1pb的第一电容部分C1pb1，第二选择电路322将第二参考电压V2输出至第二电容阵列342中的该组较大电容的第一电容C1na的第一电容部分C1na1或第二电容阵列342中的该组较大电容的第二电容C1nb的第一电容部分C1nb1。
步骤S418:在第二转换期间，第一选择电路321将第二参考电压V2输出至第一电容阵列341中的一组较小电容，第二选择电路322将第一参考电压V1输出至第二电容阵列342中的一组较小电容。
步骤S422:在第一转换期间，第一选择电路321将第一参考电压V1输出至第一电容阵列341的一组较大电容的第一电容C1pa，第二选择电路322将第二参考电压V2输出至第二电容阵列342的一组较大电容的第二电容C1nb；
步骤S424:判断电压Vp是否大于电压Vn；若是，执行步骤S426；若否，执行步骤S428；
步骤S426:在第二转换期间，第一选择电路321将第二参考电压V2输出至第一电容阵列341的该组较大电容的第一电容C1pa的第一电容部分C1pa1或第一电容阵列341的该组较大电容的第二电容C1pb的第一电容部分C1pb1，第二选择电路322将第一参考电压V1输出至第二电容阵列342中的该组较大电容的第一电容C1na的第一电容部分C1na1或第二电容阵列342的该组较大电容的第二电容C1nb的第一电容部分C1nb1。
步骤S428:在第二转换期间，第一选择电路321将第一参考电压V1输出至第一电容阵列341的一组较小电容的第一电容C2pa，第二选择电路322将第二参考电压V2输出至第二电容阵列342的一组较小电容的第二电容C2nb。
以下结合模拟数字转换器3来说明方法400的步骤。第一选择电路321及第二选择电路322取样期间采用第二种电压设置重置电容C1pa1,C1pa2,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb及电容C1na1,C1na2,C1nb1,C1nb2,C2na,C2nb,C3na,C3nb，如表格4所示。第一参考电压V1可以是供电电压且第二参考电压V2可以是接地电压。在量化阶段开始后，在第一转换期间，比较器16判断电压Vp是否大于电压Vn(步骤S402)。
若电压Vp大于电压Vn，则第一选择电路321将第二参考电压V2输出至第一电容阵列341中的第一组电容的第二电容C1pb的第一电容部分C1pb1及第二电容部分C1pb2，第二选择电路322将第一参考电压V1输出至第二电容阵列342中的第一组电容的第一电容C1na的第一电容部分C1na1及第二电容部分C1na2，如表格5所示(步骤S412):
表格5
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 V2 V2 “V2” “V2” V2 V1 V2 V1
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 “V1” “V1” V1 V1 V2 V1 V2 V1
在第二转换期间，比较器16判断电压Vp是否小于电压Vn(步骤S414)。若电压Vp小于电压Vn，则第一选择电路321将第一参考电压V1输出至第一电容阵列341中的第一组电容的第一电容C1pa的第一电容部分C1pa1或第一电容阵列341中的第一组电容的第二电容C1pb的第一电容部分C1pb1，第二选择电路322将第二参考电压V2输出至第二电容阵列342中的第一组电容的第一电容C1na的第一电容部分C1na1或第二电容阵列342中的第一组电容的第二电容C1nb的第一电容部分C1nb1(步骤S416)。
在一些实施例中，第一选择电路321可将第一参考电压V1输出至第一电容阵列341中的第一组电容的第一电容C1pa的第一电容部分C1pa1，第二选择电路322可将第二参考电压V2输出至第二电容阵列342中的第一组电容的第二电容C1nb的第一电容部分C1nb1，如表格6所示:
表格6
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 “V1” V2 V2 V2 V2 V1 V2 V1
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 V1 V1 “V2” V1 V2 V1 V2 V1
在另一些实施例中，第一选择电路321可将第一参考电压V1输出至第一电容阵列341中的第一组电容的第二电容C1pb的第一电容部分C1pb1以将第一电容部分C1pb1回切至其重置值(V1)，第二选择电路322可将第二参考电压V2输出至第二电容阵列342中的第一组电容的第一电容C1na的第一电容部分C1na1以将第一电容部分C1na1回切至其重置值(V2)，如表格7所示:
表格7
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 V2 V2 “V1” V2 V2 V1 V2 V1
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 “V2” V1 V1 V1 V2 V1 V2 V1
在另一些实施例中，第一选择电路321及第二选择电路322可分别依据均匀顺序将表格7及表格6显示的电压设置的电压输出至第一电容阵列341及第二电容阵列342。均匀顺序可以是交替顺序或随机顺序。当均匀顺序为交替顺序时，第一选择电路321及第二选择电路322分别可在多个转换期间轮流将表格7及表格6的电压设置输出至第一电容阵列341及第二电容阵列342。当均匀顺序为随机顺序时，第一选择电路321及第二选择电路322分别可在多个转换期间随机将表格7及表格6显示的电压设置输出至第一电容阵列341及第二电容阵列342，表格7及表格6显示的电压设置发生的机率实质上相同。
如果在步骤S414比较器16判断电压Vp不小于电压Vn，则第一选择电路321将第二参考电压V2输出至第一电容阵列341中的第二组电容的第二电容C2pb，第二选择电路322将第一参考电压V1输出至第二电容阵列342中的第二组电容的第一电容C2na，如表格8所示(步骤S418)。
表格8
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 V2 V2 V2 V2 V2 “V2” V2 V1
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 V1 V1 V1 V1 “V1” V1 V2 V1
如果在步骤S402比较器16判断电压Vp不大于电压Vn，则第一选择电路321将第一参考电压V1输出至第一电容阵列341的第一组电容的第一电容C1pa的第一电容部分C1pa1及第二电容部分C1pa2，第二选择电路322将第二参考电压V2输出至第二电容阵列342的第一组电容的第二电容C1nb的第一电容部分C1nb1及第二电容部分C1nb2，如表格9所示(步骤S422)。
表格9
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 “V1” “V1” V1 V1 V2 V1 V2 V1
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 V2 V2 “V2” “V2” V2 V1 V2 V1
在第二转换期间，比较器16判断电压Vp是否大于电压Vn(步骤S424)。若电压Vp大于电压Vn，则第一选择电路321将第二参考电压V2输出至第一电容阵列341的第一组电容的第一电容C1pa的第一电容部分C1pa1或第一电容阵列341的第一组电容的第二电容C1pb的第一电容部分C1pb1，第二选择电路322将第一参考电压V1输出至第二电容阵列342中的第一组电容的第一电容C1na的第一电容部分C1na1或第二电容阵列342的第一组电容的第二电容C1nb的第一电容部分C1nb1(步骤S426)。在一些实施例中，第一选择电路321可将第二参考电压V2输出至第一电容阵列341中的第一组电容的第一电容C1pa的第一电容部分C1pa1以将第一电容部分C1pa1回切至其重置值(V2)，第二选择电路322可将第一参考电压V1输出至第二电容阵列342中的第一组电容的第二电容C1nb的第一电容部分C1nb1以将第一电容部分C1nb1回切至其重置值(V2)，如表格10所示。
表格10
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 “V2” V1 V1 V1 V2 V1 V2 V1
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 V2 V2 “V1” V2 V2 V1 V2 V1
在另一些实施例中，第一选择电路321可将第二参考电压V2输出至第一电容阵列341中的第一组电容的第二电容C1pb的第一电容部分C1pb1，第二选择电路322可将第一参考电压V1输出至第二电容阵列342中的第一组电容的第一电容C1na的第一电容部分C1na1，如表格11所示。
表格11
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 V1 V1 “V2” V1 V2 V1 V2 V1
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 “V1” V2 V2 V2 V2 V1 V2 V1
在另一些实施例中，第一选择电路321及第二选择电路322可分别依据均匀顺序将表格10及表格11显示的电压设置的电压输出至第一电容阵列341及第二电容阵列342。均匀顺序可以是交替顺序或随机顺序。当均匀顺序为交替顺序时，第一选择电路321及第二选择电路322分别可在多个转换期间轮流将表格10及表格11的电压设置输出至第一电容阵列341及第二电容阵列342。当均匀顺序为随机顺序时，第一选择电路321及第二选择电路322分别可在多个转换期间随机将表格10及表格11显示的电压设置输出至第一电容阵列341及第二电容阵列342，表格10及表格11显示的电压设置发生的机率实质上相同。
如果在步骤S424比较器16判断电压Vp不大于电压Vn，则第一选择电路321将第一参考电压V1输出至第一电容阵列341的第二组电容的第一电容C2pa，第二选择电路322将第二参考电压V2输出至第二电容阵列342的第二组电容的第二电容C2nb，如表格12所示(步骤S418)。
表格12
电容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板电压 V1 V1 V1 V1 “V1” V1 V2 V1
电容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板电压 V2 V2 V2 V2 V2 “V2” V2 V1
在另一些实施例中，第一选择电路321及第二选择电路322在取样期间采用第二种电压设置重置电容C1pa1,C1pa2,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb及电容C1na1,C1na2,C1nb1,C1nb2,C2na,C2nb,C3na,C3nb，如表格3所示。第一参考电压V1可以是供电电压且第二参考电压V2可以是接地电压。在量化阶段开始后，在第一转换期间，比较器16判断电压Vp是否大于电压Vn(步骤S402)。
上述介绍采用方法400的实施例中，第二转换期间不限于直接接续于第一转换期间。在另一些实施例中，若电容阵列的配置个数较多(例如十位)，可通过将较大一组电容的第一电容及第二电容分别分割为多个电容部分，其分别的容值实质相等于一个或多个较小电容的第一电容的容值大小，即可结合方法400来操作模拟数字转换。
方法400可结合相关技术中的取样方式或结合方法200一起使用。当结合相关技术中的取样方式一起使用时，方法400会降低第一电容阵列341及第二电容阵列342中不同组电容之间的电容失配产生的微分非线性误差及积分非线性误差。当方法400与方法200一起使用时，方法200主要会降低同组电容中的电容失配产生的非线性误差，方法400则主要可降低不同组电容中的电容失配产生的非线性误差，因此还改善整体微分非线性误差及积分非线性误差。在一些实施例中，如果第一电容阵列341以及第二电容阵列342均为10位二进制权重的电容配置，在每组电容都有以百分之二的电容值为标准差的随机飘移下，利用方法200搭配方法400，在不同取样间，以均匀顺序操作各组电容的第一电容及第二电容，且在非最大位转换时，符合方法400条件时均回切对应的该组较大电容的部分电容时，最大微分非线性误差会由0.37LSB降低至0.22LSB，最大积分非线性误差会由0.8LSB降低至0.48LSB。
本发明不限于实施例采用的3位SAR ADC，本领域普通技术人员也可依据本发明的精神将方法200，400应用于其他大小的SAR ADC。模拟数字转换器1，3及操作方法200在多个取样期间均匀地采用第一种电压设置及第二种电压设置重置第一电容阵列141,341及第二电容阵列142,342，模拟数字转换器3及操作方法400使用回切技巧切换第一电容阵列341及第二电容阵列342，降低相同组电容或不同组电容之间的电容失配产生的微分非线性误差及积分非线性误差，大幅改善SAR ADC的线性度。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的等同变化与修改，均应属于本发明的保护范围。
附图标记说明：
1,3:模拟数字转换器
121,321:第一选择电路
122,322:第二选择电路
141,341:第一电容阵列
142,342:第二电容阵列
16:比较器
18:控制逻辑电路
200,400:方法
S202,S204,S402至S428:步骤
C1pa,C1pa1,C1pa2,C1pb,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb,C1na,C1na1,C1na2,C1nb,C1nb1,C1nb2,C2na,C2nb,C3na,C3nb:电容
Dout:数字输出数据
1a,1a1,1a2,1b,1b1,1b2,2a,2b,3a,3b:反向器
M1a,M1a1,M1a2,M1b,M1b1,M1b2,M2a,M2b,M3a,M3b:多路复用器
S1a,S1a1,S1a2,S1b,S1b1,S1b2,S2a,S2b,S3a,S3b:开关电路
Sswp:交换信号
SW1,SW2,SV1,SV2:开关
V1:第一参考电压
V2:第二参考电压
Vip,Vin:差动输入电压
Vp,Vn:电压

Claims (10)

1.一种模拟数字转换器的操作方法，所述模拟数字转换器包含第一电容阵列、第一选择电路、第二电容阵列、第二选择电路及控制逻辑电路，所述第一电容阵列包含多组电容，所述第一电容阵列中的每组电容包含第一电容及第二电容，所述第二电容阵列包含多组电容，所述第二电容阵列中的每组电容包含第一电容及第二电容，所述第一选择电路耦接于所述第一电容阵列，所述第二选择电路耦接于所述第二电容阵列，所述控制逻辑电路耦接于所述第一选择电路及所述第二选择电路，所述操作方法包含：
在第一取样期间，将交换信号切换至第一电平，以使所述第一选择电路将第一参考电压输出至所述第一电容阵列中的所述每组电容的所述第一电容以及将第二参考电压输出至所述第一电容阵列中的所述每组电容的所述第二电容，以及使所述第二选择电路将所述第一参考电压输出至所述第二电容阵列中的所述每组电容的所述第一电容以及将所述第二参考电压输出至所述第二电容阵列中的所述每组电容的所述第二电容；以及
在第二取样期间，将所述交换信号切换至第二电平，以使所述第一选择电路将所述第二参考电压输出至所述第一电容阵列中的所述每组电容的所述第一电容以及将所述第一参考电压输出至所述第一电容阵列中的所述每组电容的所述第二电容，以及使所述第二选择电路将所述第二参考电压输出至所述第二电容阵列中的所述每组电容的所述第一电容以及将所述第一参考电压输出至所述第二电容阵列中的所述每组电容的所述第二电容；
其中所述控制逻辑电路在多个取样期间依据均匀顺序将所述交换信号在所述第一电平和所述第二电平之间进行切换，且所述第一电平和所述第二电平相异。
2.如权利要求1所述的操作方法，其中所述均匀顺序为交替顺序。
3.如权利要求1所述的操作方法，其中所述均匀顺序为随机顺序。
4.如权利要求1所述的操作方法，其中所述均匀顺序为特定顺序。
5.如权利要求1所述的操作方法，其中：
所述第一电容阵列中的每组电容的所述第一电容及所述第二电容具有实质上相等的电容值；以及
所述第二电容阵列中的每组电容的所述第一电容及所述第二电容具有实质上相等的电容值。
6.如权利要求1所述的操作方法，其中：
所述模拟数字转换器还包含比较器，包含第一输入端，耦接于所述第一电容阵列，及第二输入端，耦接于所述第二电容阵列；
所述第一电容阵列的一组较大电容的第一电容的第一电容部分的电容值实质上等于所述第一电容阵列的一组较小电容的第一电容的电容值，且所述第一电容阵列的所述一组较大电容的第二电容的第一电容部分的电容值实质上等于所述第一电容阵列的所述一组较小电容的所述第一电容的所述电容值；
所述第二电容阵列的一组较大电容的第一电容的第一电容部分的电容值实质上等于所述第二电容阵列的一组较小电容的第一电容的电容值，且所述第二电容阵列的所述一组较大电容的第二电容的第一电容部分的电容值实质上等于所述第二电容阵列的所述一组较小电容的所述第一电容的所述电容值；以及
所述操作方法还包含：
在第一转换期间，若所述比较器的所述第一输入端的电压大于所述第二输入端的电压，所述第一选择电路将所述第二参考电压输出至所述第一电容阵列中的所述一组较大电容的所述第二电容，所述第二选择电路将所述第一参考电压输出至所述第二电容阵列中的所述一组较大电容的所述第一电容；以及
在所述第一转换期间其后的第二转换期间，若所述比较器的所述第一输入端的电压小于所述第二输入端的电压，所述第一选择电路将所述第一参考电压输出至所述第一电容阵列中的所述一组较大电容的所述第一电容的所述第一电容部分或所述第一电容阵列中的所述一组较大电容的所述第二电容的所述第一电容部分，所述第二选择电路将所述第二参考电压输出至所述第二电容阵列中的所述一组较大电容的所述第一电容的所述第一电容部分或所述第二电容阵列中的所述一组较大电容的所述第二电容的所述第一电容部分。
7.如权利要求1所述的操作方法，其中：
所述模拟数字转换器还包含比较器，包含第一输入端，耦接于所述第一电容阵列，及第二输入端，耦接于所述第二电容阵列；
所述第一电容阵列的较大电容的第一电容的第一电容部分的电容值实质上等于所述第一电容阵列的较小电容的第一电容的电容值，且所述第一电容阵列的所述较大电容的第二电容的第一电容部分的电容值实质上等于所述第一电容阵列的所述较小电容的所述第一电容的所述电容值；
所述第二电容阵列的较大电容的第一电容的第一电容部分的电容值实质上等于所述第二电容阵列的较小电容的第一电容的电容值，且所述第二电容阵列的所述较大电容的第二电容的第一电容部分的电容值实质上等于所述第二电容阵列的所述较小电容的所述第一电容的所述电容值；以及
所述操作方法还包含：
在第一转换期间，若所述比较器的所述第一输入端的电压小于所述第二输入端的电压，所述第一选择电路将所述第一参考电压输出至所述第一电容阵列的所述较大电容的所述第一电容，所述第二选择电路将所述第二参考电压输出至所述第二电容阵列的所述较大电容的所述第二电容；以及
在所述第一转换期间后的第二转换期间，若所述比较器的所述第一输入端的电压大于所述第二输入端的电压，所述第一选择电路将所述第二参考电压输出至所述第一电容阵列的所述较大电容的所述第一电容的所述第一电容部分或所述第一电容阵列的所述较大电容的所述第二电容的所述第一电容部分，所述第二选择电路将所述第一参考电压输出至所述第二电容阵列中的所述较大电容的所述第一电容的所述第一电容部分或所述第二电容阵列的所述较大电容的所述第二电容的所述第一电容部分。
8.一种模拟数字转换器，包含:
第一选择电路；
第二选择电路；
第一电容阵列，耦接于所述第一选择电路，包含多组电容，所述第一电容阵列中的每组电容包含第一电容及第二电容；
第二电容阵列，耦接于所述第二选择电路，包含多组电容，所述第二电容阵列中的每组电容包含第一电容及第二电容；
比较器，包含第一输入端，耦接于所述第一电容阵列，第二输入端，耦接于所述第二电容阵列，以及输出端；以及
控制逻辑电路，耦接于所述比较器的所述输出端以及所述第一选择电路和所述第二选择电路；
其中在第一取样期间，所述控制逻辑电路用以将交换信号切换至第一电平，以使所述第一选择电路将第一参考电压输出至所述第一电容阵列中的所述每组电容的所述第一电容以及将第二参考电压输出至所述第一电容阵列中的所述每组电容的所述第二电容，以及使所述第二选择电路将所述第一参考电压输出至所述第二电容阵列中的所述每组电容的所述第一电容以及将所述第二参考电压输出至所述第二电容阵列中的所述每组电容的所述第二电容；
在第二取样期间，所述控制逻辑电路用以将所述交换信号切换至第二电平，以使所述第一选择电路将所述第二参考电压输出至所述第一电容阵列中的所述每组电容的所述第一电容以及将所述第一参考电压输出至所述第一电容阵列中的所述每组电容的所述第二电容，以及使所述第二选择电路将所述第二参考电压输出至所述第二电容阵列中的所述每组电容的所述第一电容以及将所述第一参考电压输出至所述第二电容阵列中的所述每组电容的所述第二电容；以及
所述控制逻辑电路在多个取样期间依据均匀顺序将所述交换信号在所述第一电平和所述第二电平之间进行切换，且所述第一电平和所述第二电平相异。
9.如权利要求8所述的模拟数字转换器，其中：
所述第一选择电路包含多个多路复用器，所述第一选择电路的每个多路复用器包含第一输入端，第二输入端，选择端，耦接于所述控制逻辑电路，用以接收所述交换信号，以及输出端，用以依据所述交换信号输出所述第一输入端的电压或所述第二输入端的电压；以及
所述第二选择电路包含多个多路复用器，所述第二选择电路的每个多路复用器包含第一输入端，第二输入端，选择端，耦接于所述控制逻辑电路，用以接收所述交换信号，以及输出端，用以依据所述交换信号输出所述第一输入端的电压或所述第二输入端的电压。
10.如权利要求8所述的模拟数字转换器，其中：
所述第一电容阵列中的每组电容的所述第一电容及所述第二电容具有实质上相等的电容值；以及
所述第二电容阵列中的每组电容的所述第一电容及所述第二电容具有实质上相等的电容值。
CN202110589183.5A 2021-05-28 2021-05-28 模拟数字转换器及其操作方法 Pending CN115412098A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110589183.5A CN115412098A (zh) 2021-05-28 2021-05-28 模拟数字转换器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110589183.5A CN115412098A (zh) 2021-05-28 2021-05-28 模拟数字转换器及其操作方法

Publications (1)

Publication Number Publication Date
CN115412098A true CN115412098A (zh) 2022-11-29

Family

ID=84156322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110589183.5A Pending CN115412098A (zh) 2021-05-28 2021-05-28 模拟数字转换器及其操作方法

Country Status (1)

Country Link
CN (1) CN115412098A (zh)

Similar Documents

Publication Publication Date Title
CN108574487B (zh) 逐次逼近寄存器模数转换器
US8310388B2 (en) Subrange analog-to-digital converter and method thereof
KR970005828B1 (ko) 파이프 라인 구조의 다단 아날로그/디지탈 변환기
US6879277B1 (en) Differential pipelined analog to digital converter with successive approximation register subconverter stages
US6914550B2 (en) Differential pipelined analog to digital converter with successive approximation register subconverter stages using thermometer coding
TWI467924B (zh) 連續近似暫存器類比對數位轉換器及其轉換方法
US9071265B1 (en) Successive approximation analog-to-digital converter with linearity error correction
CN111446964B (zh) 一种新型十四比特流水线-逐次逼近型模数转换器
US9013345B2 (en) Successive approximation AD converter and successive approximation AD conversion method
US9467161B1 (en) Low-power, high-speed successive approximation register analog-to-digital converter and conversion method using the same
CN112751566A (zh) 冗余逐次逼近型模数转换器及其操作方法
KR20190071536A (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
US20190081636A1 (en) Method of Performing Analog-to-Digital Conversion
TWI739722B (zh) 類比數位轉換器及其操作方法
Huang et al. A 10-bit 100 MS/s successive approximation register analog-to-digital converter design
CN115412098A (zh) 模拟数字转换器及其操作方法
US11637559B2 (en) Method of operating analog-to-digital converter by reversed switching technique and analog-to-digital converter utilizing same
CN115499012A (zh) 模拟数字转换器及其操作方法
US11637558B2 (en) Analog-to-digital converter capable of reducing nonlinearity and method of operating the same
Son et al. A 10-bit 10-MS/s single-ended asynchronous SAR ADC with CDAC boosting common-mode voltage and controlling input voltage range
CN115499011A (zh) 模拟数字转换器及其操作方法
CN111294050B (zh) 高线性度的循续渐近式模拟至数字转换器
CN111327322A (zh) 连续逼近式模数转化器及其操作方法
US20210058091A1 (en) Method of calibrating capacitive array of successive approximation register analog-to-digital converter
CN117335804A (zh) 一种逐次逼近型模数转换器及终端设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination