CN115410513A - 一种显示基板、显示面板及显示装置 - Google Patents

Abstract

本申请实施例提供一种显示基板、显示面板及显示装置，显示基板中的移位寄存器包括第一输出单元、第二输出单元、第一电容和第二电容；第一输出单元的输出端及第二输出单元的输出端与移位寄存器的输出端电连接；第一电容与第一输出单元的控制端电连接，第二电容与第二输出单元的控制端电连接；第一输出单元包括第一晶体管，第一晶体管的栅极与第一输出单元的控制端电连接，第二输出单元包括第二晶体管，第二晶体管的栅极与第二输出单元的控制端电连接；沿显示基板的厚度方向，第一电容与第一晶体管的栅极至少部分交叠，和/或，第二电容与第二晶体管的栅极至少部分交叠。本申请可减小移位寄存器的占用空间，有利于实现显示面板的窄边框显示。

Description

一种显示基板、显示面板及显示装置

【技术领域】

本申请涉及显示技术领域，尤其是涉及一种显示基板、显示面板及显示装置。

【背景技术】

随着消费者对显示需求的提高，窄边框显示已成为当下的热门需求，因为其能够提供更好的用户体验。然而在相关技术中，显示面板的周边区域需要设置移位寄存器、外围走线等。其中，移位寄存器较为复杂，在显示面板的周边区域占用的空间较大，限制了显示面板窄边框显示的实现。

【申请内容】

有鉴于此，本申请实施例提供了一种显示基板、显示面板及显示装置，以解决上述问题。

第一方面，本申请实施例提供一种显示基板，包括衬底和位于衬底一侧的移位寄存器；移位寄存器包括第一输出单元、第二输出单元、第一电容和第二电容，第一输出单元的输入端与第一信号线电连接、输出端与移位寄存器的输出端电连接，第一输出单元用于将第一信号线上的信号提供至移位寄存器的输出端；第二输出单元的输入端与第二信号线电连接、输出端与移位寄存器的输出端电连接；第二输出单元用于将第二信号线上的信号提供至移位寄存器的输出端；第一电容与第一输出单元的控制端电连接；第二电容与第二输出单元的控制端电连接；其中，第一输出单元包括第一晶体管，第一晶体管的栅极与第一输出单元的控制端电连接，第二输出单元包括第二晶体管，第二晶体管的栅极与第二输出单元的控制端电连接；沿显示基板的厚度方向，第一电容与第一晶体管的栅极至少部分交叠，和/或，第二电容与第二晶体管的栅极至少部分交叠。

在第一方面的一种实现方式中，第一电容和第二电容均包括第一极板、第二极板，第二极板位于第一极板远离衬底的一侧；第一电容的第一极板与第一晶体管的栅极电连接、第二极板与第一信号线电连接；第二电容的第一极板与第二晶体管的栅极电连接、第二极板与移位寄存器的输出端电连接。

在第一方面的一种实现方式中，第一电容的第一极板包括第一子极板，第一晶体管的至少部分栅极复用为第一电容的第一子极板。

在第一方面的一种实现方式中，第一电容的第一极板还包括第二子极板；在第一电容中，第二子极板与第一子极板电连接，且与第一子极板同层制备。

在第一方面的一种实现方式中，沿显示基板的厚度方向，第一电容的第二极板覆盖第一电容的第一子极板。

在第一方面的一种实现方式中，第二电容的第一极板包括第一子极板，第二晶体管的至少部分栅极复用为第二电容的所述第一子极板。

在第一方面的一种实现方式中，第二电容的第一极板还包括第二子极板；在第二电容中，第二子极板与第一子极板电连接，且与第一子极板同层制备。

在第一方面的一种实现方式中，沿显示基板的厚度方向，第二电容的第二极板覆盖第二电容的第一子极板。

在第一方面的一种实现方式中，第一晶体管的第一极与第一信号线电连接、第二极与移位寄存器的输出端电连接；第二晶体管的第一极与第二信号线电连接、第二极与移位寄存器的输出端电连接；第一信号线用于传输固定电位信号，第二信号线用于传输时钟信号。

第二方面，本申请实施例提供一种显示面板，包括如第一方面提供的显示基板。

第三方面，本申请实施例提供一种显示装置，包括如第二方面提供的显示面板。

本申请实施例中，设置第一电容与第一晶体管的栅极至少部分交叠，和/或，第二电容与第二晶体管的栅极至少部分交叠，则在第一电容及第二电容占用面积不变的情况下，可以减小第一晶体管、第一电容及第二晶体管、第二电容作为一个整体在显示基板上占用的空间，从而可以减小移位寄存器在显示基板上占用的空间，有利于实现显示面板的窄边框显示。

【附图说明】

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请实施例提供的一种显示基板的示意图；

图2为本申请实施例提供的一种移位寄存器的示意图；

图3为本申请实施例提供的一种移位寄存器的版图示意图；

图4为本申请实施例提供的又一种移位寄存器的版图示意图；

图5为本申请实施例提供的又一种移位寄存器的版图示意图；

图6为现有技术中移位寄存器的一种版图示意图；

图7为图3中沿NN’切线的一种剖面示意图；

图8为本申请实施例提供的一种移位寄存器的等效电路图；

图9为图8所示移位寄存器的一种时序图；

图10为本申请实施例提供的又一种移位寄存器的版图示意图；

图11为图10中沿PP’切线的一种剖面示意图；

图12为图10中沿SS’切线的一种剖面示意图；

图13为本申请实施例提供的一种显示面板的示意图；

图14为本申请实施例提供的一种显示装置的示意图。

【具体实施方式】

为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本说明书的描述中，需要理解的是，本申请权利要求及实施例所描述的“基本上”、“近似”、“大约”、“约”、“大致”“大体上”等词语，是指在合理的工艺操作范围内或者公差范围内，可以大体上认同的，而不是一个精确值。

应当理解，尽管在本申请实施例中可能采用术语第一、第二等来描述电容、极板、子极板等，但这些电容、极板、子极板等不应限于这些术语。这些术语仅用来将电容、极板、子极板等彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一电容也可以被称为第二电容，类似地，第二电容也可以被称为第一电容。

在显示技术领域，显示面板的像素阵列通常包括多行栅线和与栅线交错的多列数据线。为了简化设计，降低成本，通常采用包括多个级联的移位寄存器的栅极驱动电路来对栅线进行驱动。例如，可以采用包括多个级联的移位寄存器的阵列基板栅极驱动集成(GateDriven on Array，GOA)为像素阵列的多行栅线提供扫描信号，从而控制多行栅线依序传输开启信号。

像素阵列通常位于显示面板的显示区，移位寄存器通常位于围绕显示区的周边区，在显示面板规格一定的情况下，移位寄存器的数量是确定的，单个移位寄存器占用空间的大小直接影响周边区的大小，尤其是在沿周边区指向显示区的方向上，移位寄存器占用空间的大小对显示面板边框大小的影响非常明显。

现有技术中，在沿周边区指向显示区的方向上，移位寄存器占用的空间通常较大，不利于显示面板窄边框的实现。

本案申请人通过细致深入研究，对于现有技术中所存在的问题，而提供了一种解决方案。

图1为本申请实施例提供的一种显示基板的示意图，图2为本申请实施例提供的一种移位寄存器的示意图，图3为本申请实施例提供的一种移位寄存器的版图示意图，图4为本申请实施例提供的又一种移位寄存器的版图示意图，图5为本申请实施例提供的又一种移位寄存器的版图示意图。

本申请实施例提供一种显示基板100，如图1所示，显示基板100包括衬底10和位于衬底10一侧的移位寄存器11。衬底10包括显示区AA和位于显示区AA周边的周边区NA，周边区NA可以围绕显示区AA。

显示区AA包括阵列排布的像素单元Pi，移位寄存器11位于周边区NA，多个级联的移位寄存器11组成栅极驱动电路，用于向显示区AA中阵列排布的像素单元Pi提供栅极扫描信号。每级移位寄存器指向显示区AA的方向可以为第一方向X。

可选地，第一方向X为显示基板100的行方向。

如图2所示，移位寄存器11包括第一输出单元111、第二输出单元112、第一电容C1和第二电容C2。

第一输出单元111的输入端与第一信号线L1电连接、输出端与移位寄存器11的输出端OUT电连接，第一输出单元111用于接收第一信号线L1所传输的信号并将第一信号线L1上的信号提供至移位寄存器11的输出端OUT。即当第一输出单元11开启时，第一信号线L1上所传输的信号传输至移位寄存器11的输出端OUT。

第二输出单元112的输入端与第二信号线L2电连接、输出端与移位寄存器11的输出端OUT电连接，第二输出单元112用于接收第二信号线L2所传输的信号并将第二信号线L2上的信号提供至移位寄存器11的输出端OUT。即当第二输出单元112开启时，第二信号线L2上所传输的信号传输至移位寄存器11的输出端OUT。

其中，第一输出单元111可以向移位寄存器11的输出端OUT输出非使能信号，第二输出单元112可以向移位寄存器11的输出端OUT输出使能信号。此处所指使能信号为，移位寄存器11的输出端OUT将该使能信号提供给像素单元Pi后，像素单元Pi中接收该使能信号的晶体管开启；此处所指非使能信号为，移位寄存器11的输出端OUT将该使能信号提供给像素单元Pi后，像素单元Pi中接收该使能信号的晶体管关断。

此外，第一输出单元111与第二输出单元112不同时向移位寄存器11的输出端OUT输出信号。

例如，如图2所示，移位寄存器11还包括第一控制单元113和第二控制单元114，第一控制单元113的输出端与第一输出单元111的控制端电连接，第二控制单元114的输出端与第二输出单元112的控制端电连接。第一控制单元113用于控制第一输出单元111开启，且第二控制单元114用于控制第二输出单元112开启。

第一电容C1与第一输出单元111的控制端电连接，用于控制第一输出单元111的控制端的电位；第二电容C2与第二输出单元112的控制端电连接，用于控制第二输出单元112的控制端的电位。

请结合图1-图5，第一输出单元111包括第一晶体管M1，第一晶体管M1的栅极与第一输出单元111的控制端电连接，即第一电容C1与第一晶体管M1的栅极电连接，通过控制第一晶体管M1的栅极电位实现对第一输出单元111控制端电位的控制。

第二输出单元112包括第二晶体管M2，第二晶体管M2的栅极与第二输出单元112的控制端电连接，即第二电容C2与第二晶体管M2的栅极电连接，通过控制第二晶体管M2的栅极电位实现对第二输出单元112控制端电位的控制。

沿显示基板100的厚度方向，第一电容C1与第一晶体管M1的栅极至少部分交叠，和/或，第二电容C2与第二晶体管M2的栅极至少部分交叠。

也就是说，在本申请实施例提供的显示基板100中，沿显示基板100的厚度方向，如图3所示，移位寄存器11的第一电容C1可以与第一晶体管M1的栅极至少部分交叠，且第二电容C2与第二晶体管M2的栅极至少部分交叠；或如图4所示，移位寄存器11的第一电容C1与第一晶体管M1的栅极至少部分交叠，第二电容C2与第二晶体管M2的栅极无交叠；或如图5所示，移位寄存器11的第二电容C2与第二晶体管M2的栅极至少部分交叠，第一电容C1与第一晶体管M1的栅极无交叠。

图6为现有技术中移位寄存器的一种版图示意图。在现有技术中，如图6所示，第一方向X为移位寄存器11’指向显示区的方向，第一电容C1设置在第一晶体管M1靠近显示区的一侧，且第一电容C1与第一晶体管M1的栅极无交叠，第二电容C2设置在第二晶体管M2靠近显示区的一侧，且与第二晶体管M2的栅极无交叠，使得移位寄存器11’在第一方向X上占用的空间较大，不利于显示面板窄边框的实现。

与图6所示移位寄存器的版图相比，本申请实施例中，设置第一电容C1与第一晶体管M1的栅极至少部分交叠，和/或，第二电容C2与第二晶体管M2的栅极至少部分交叠，则在第一电容C1及第二电容C2占用面积不变的情况下，可以减小第一晶体管M1、第一电容C1及第二晶体管M2、第二电容C2作为一个整体在第一方向X上占用的空间，从而可以减小移位寄存器11在第一方向X上占用的空间，有利于减小周边区NA在第一方向X上的宽度，实现显示面板的窄边框显示。

图7为图3中沿NN’切线的一种剖面示意图。

在本申请的一个实施例中，如图7所示，第一电容C1和第二电容C2均包括第一极板F1和第二极板F2，第二极板F2位于第一极板F1远离衬底10的一侧。即第一电容C1和第二电容C2中，第二极板F2均位于第一极板F1远离衬底10的一侧。

如图2所示，第一电容C1的第一极板F1与第一晶体管M1的栅极电连接、第二极板F2与第一信号线L1电连接；第二电容C2的第一极板F1与第二晶体管M2的栅极电连接、第二极板F2与移位寄存器11的输出端OUT电连接。

也就是说，第一电容C1通过接收的第一信号线L1上的信号控制第一晶体管M1的栅极电位，进而实现对第一输出单元111控制端电位的控制；第二电容C2通过接收的移位寄存器11输出端OUT的信号控制第二晶体管M2的栅极电位，进而实现对第二输出单元112控制端电位的控制。

可选地，请继续参考图2，第一输出单元111可以仅包括一个第一晶体管M1，第一晶体管M1的第一极与第一信号线L1电连接、第二极与移位寄存器11的输出端OUT电连接。第二输出单元112可以仅包括一个第二晶体管M2，第二晶体管M2的第一极与第二信号线L2电连接、第二极与移位寄存器11的输出端OUT电连接。

其中，第一信号线L1可以用于传输固定电位信号，第二信号线L2用于传输时钟信号。可选地，第一信号线L1传输的固定电位信号为直流高电平信号。

需要说明的是，第一晶体管M1的第一极可以为其源极、第二极可以为其漏极；第二晶体管M2的第一极可以为其源极、第二极可以为其漏极。但在一些其他的实施例中，第一晶体管M1的第一极可以为其漏极、第二极为其源极；第二晶体管M2的第一极可以为其漏极、第二极为其源极。

本申请实施例设置第一极板F1及第二极板F2在显示基板100的厚度方向上排布，在减小移位寄存器11在第一方向X上的占用空间的同时，可以保证第一电容C1及第二电容C2具有较大的容值，可以具备较好的稳压效果，从而保证移位寄存器11性能的稳定性。

图8为本申请实施例提供的一种移位寄存器的等效电路图，图9为图8所示移位寄存器的一种时序图。

为了将本申请技术方案阐述的更加清楚，下面结合图8和图9对图8所示移位寄存器的工作过程进行说明。

如图8所示，第一输出单元111包括第一晶体管M1，第一晶体管M1的第一极与第一信号线L1电连接、第二极与移位寄存器11的输出端OUT电连接、栅极与第一输出单元111的控制端电连接。第二输出单元112包括第二晶体管M2，第二晶体管M2的第一极与第二信号线L2电连接、第二极与移位寄存器11的输出端OUT电连接、栅极与第二输出单元112的控制端电连接。其中，第一信号线L1用于传输固定电位信号，该固定电位信号可以为第一固定电位信号VGH，第二信号线L2用于传输时钟信号，该时钟信号可以为第一时钟信号XCK。

第一控制单元113包括第三晶体管M3及第四晶体管M4。第三晶体管M3的栅极与第三信号线L3电连接、第三晶体管M3的第一极与第四信号线L4电连接、第三晶体管M3的第二极与第一晶体管M1的栅极电连接。第四晶体管M4的栅极与第二晶体管M2的栅极电连接、第四晶体管M4的第一极与第三信号线L3电连接、第四晶体管M4的第二极与第一晶体管M1的栅极电连接。其中，第三信号线L3用于传输第二时钟信号CK，第四信号线L4用于传输第二固定电位信号VGL。

第二控制单元114包括第五晶体管M5、第六晶体管M6及第七晶体管M7。第五晶体管M5的栅极与第三信号线L3电连接、第五晶体管M5的第一极为触发端IN且用于接收触发信号、第五晶体管M5的第二极与第二晶体管M2的栅极电连接。第六晶体管M6的栅极与第二信号线L2电连接、第六晶体管M6的第一极与第二晶体管M2的栅极电连接、第六晶体管M6的第二极与第七晶体管M7的第一极电连接。第七晶体管M7的栅极与第一晶体管M1的栅极电连接、第七晶体管M7的第二极与第一信号线L1电连接。

此外，第二控制单元114还可以包括第八晶体管M8，第八晶体管M8的栅极与第四信号线L4电连接，且第四信号线L4传输的信号可以使第八晶体管M8一直处于导通状态。第八晶体管M8的第一极与第四晶体管M4的栅极及第六晶体管M6的第一极电连接、第八晶体管M8的第二极与第二晶体管M2的栅极电连接。

则第一控制单元113可接收第二固定电位信号VGL以及第二时钟信号CK，并输出信号至第一晶体管M1的栅极，从而控制第一晶体管M1的开关状态。第二控制单元114可接收第一固定电位信号VGH、触发信号，并输出信号至第二晶体管M2的栅极，从而控制第二晶体管M2的开关状态。

请继续参考图8，第一电容C1的第一极板F1与第一晶体管M1的栅极电连接、第一电容C1的第二极板F2与第一信号线L1电连接；第二电容C2的第一极板F1与第二晶体管M2的栅极电连接、第二电容C2的第二极板F2与移位寄存器11的输出端OUT电连接。

以下，以移位寄存器11中的第一晶体管M1～第八晶体管M8均为P型晶体管、第一固定电位信号VGH为直流高电平信号且第二固定电位信号VGL为直流低电平信号为例进行说明。移位寄存器11的工作过程包括第一阶段t1、第二阶段t2和第三阶段t3。

在第一阶段t1：触发信号是低电平信号，第二时钟信号CK为低电平信号，第一时钟信号XCK为高电平信号。因为第二时钟信号CK是低电平信号，第五晶体管M5和第三晶体管M3导通，第二固定电位信号VGL经过导通的第三晶体管M3传输至第一晶体管M1的栅极，第二晶体管M2以及第七晶体管M7导通，第一晶体管M1输出高电平信号至移位寄存器11的输出端OUT。触发信号此时为低电平信号且通过导通的第五晶体管M5的第一极传输至第八晶体管M8的第一极，因为第八晶体管M8的栅极连接固定的第二固定电位信号VGL，所以第八晶体管M8始终处于导通状态，则触发信号通过导通的第八晶体管M8传输至第二晶体管M2的栅极，第二晶体管M2导通，第一时钟信号XCK此时为高电平信号且通过第二晶体管M2输出至移位寄存器11的输出端OUT。

在第二阶段t2：触发信号为高电平信号，第二时钟信号CK为高电平信号，第一时钟信号XCK为低电平信号。此时，由于第二电容C2的作用，第二晶体管M2的栅极保持低电位且第二晶体管M2及第四晶体管M4开启，此时为低电平的第一时钟信号XCK传输至移位寄存器11的输出端OUT，此时为高电平的第二时钟信号CK传输至第一晶体管M1的栅极使得第一晶体管M1及第七晶体管M7关断。

在第三阶段t3：触发信号为高电平信号，第二时钟信号CK为低电平信号，第一时钟信号XCK为高电平信号。由于第二时钟信号CK是低电平信号，第五晶体管M5和第三晶体管M3导通，此时为高电平的触发信号通过第五晶体管M5传输至第四晶体管M4的栅极，第四晶体管M4关断；第二固定电位信号VGL通过第三晶体管M3输出至第一晶体管M1的栅极，第一晶体管M1以及第七晶体管M7导通，移位寄存器11的输出端OUT输出高电平。并且，此时为高电平的触发信号通过第五晶体管M5及第八晶体管M8传输至第二晶体管M2的栅极，使得第二晶体管M2关断。此后，移位寄存器11的输出端OUT可以保持输出高电平，直到再次重新进入第一阶段t1、第二阶段t2。

需要说明的是，图8仅为移位寄存器11的一种电路结构示意图，基于本申请的发明构思，其他结构的移位寄存器11也在本申请所保护范围之内。

此外，在相邻两级的移位寄存器11中，下一级的移位寄存器11接收的触发信号可以由上一级移位寄存器11的输出端OUT提供，即下一级移位寄存器11的触发端IN与上一级移位寄存器11的输出端OUT电连接。

在本申请的一个实施例中，结合图3和图7，第一电容C1的第一极板F1包括第一子极板F11，第一晶体管M1的至少部分栅极G1复用为第一电容C1的第一子极板F11。

也就是说，在第一电容C1中，第一极板F1包括第一晶体管M1的至少部分栅极。

可选地，结合图3和图7所示，第一电容C1的第一极板F1仅包括第一子极板F11。即第一晶体管M1的至少部分栅极复用为第一电容C1的第一极板F1。

当然，沿显示基板100的厚度方向，第一电容C1的第二极板F2覆盖第一电容C1的第一子极板F11。

在第一电容C1中，第二极板F2与第一极板F1的大小可以相同或者近似相同。

本申请实施例中，设置第一晶体管M1的至少部分栅极复用为第一电容C1的第一子极板F11，则有利于简化第一电容C1的制备难度，降低第一电容C1的制备成本。

而且，第一电容C1包括第一晶体管M1的至少部分栅极，可以保证第一电容C1及第一晶体管M1作为一个整体在第一方向X上占用的空间较小，有利于实现显示面板的榨边框显示。

图10为本申请实施例提供的又一种移位寄存器的版图示意图，图11为图10中沿PP’切线的一种剖面示意图。

在本申请的一个实施例中，结合图10和图11所示，第一电容C1的第一极板F1还包括第二子极板F12。在第一电容C1中，第二子极板F12与第一子极板F11电连接，并且第二子极板F12与第一子极板F11同层制备。

可选地，第二子极板F12与第一子极板F11一体成型。

当然，沿显示基板100的厚度方向，第一电容C1的第二极板F2覆盖第一电容C1的第二子极板F12。

本申请实施例在保证第一电容C1及第一晶体管M1作为一个整体在第一方向X上占用空间较小的情况下，可以使得第一电容C1具有较大的容值，从而具备较好的稳压效果。

请继续结合图3和图7，在本申请的一个实施例中，第二电容C2的第一极板F1包括第一子极板F11，第二晶体管M2的至少部分栅极G2复用为第二电容C2的第一子极板F11。

也就是说，在第二电容C2中，第一极板F1包括第二晶体管M2的至少部分栅极。

可选地，结合图3和图7所示，第二电容C2的第一极板F1仅包括第一子极板F11。即第二晶体管M2的至少部分栅极复用为第二电容C2的第一极板F1。

当然，沿显示基板100的厚度方向，第二电容C2的第二极板F2覆盖第二电容C2的第一子极板F11。

在第二电容C2中，第二极板F2与第一极板F1的大小可以相同或者近似相同。

本申请实施例中，设置第二晶体管M2的至少部分栅极复用为第二电容C2的第一子极板F11，则有利于简化第二电容C2的制备难度，降低第二电容C2的制备成本。

而且，第二电容C2包括第二晶体管M2的至少部分栅极，可以保证第二电容C2及第二晶体管M2作为一个整体在第一方向X上占用的空间较小，有利于实现显示面板的榨边框显示。

图12为图10中沿SS’切线的一种剖面示意图。

结合图10和图12，在本申请的一个实施例中，第二电容C2的第一极板F1还包括第二子极板F12。在第二电容C2中，第二子极板F12与第一子极板F11电连接，并且第二子极板F12与第一子极板F11同层制备。

可选地，在第二电容C2中，第二子极板F12与第一子极板F11一体成型。

当然，沿显示基板100的厚度方向，第二电容C2的第二极板F2覆盖第二电容C2的第二子极板F12。

本申请实施例在保证第二电容C2及第二晶体管M2作为一个整体在第一方向X上占用空间较小的情况下，可以使得第二电容C2具有较大的容值，从而具备较好的稳压效果。

需要说明的是，在第一电容C1包括第一晶体管M1的至少部分栅极的同时，第二电容C2也可以包括第二晶体管M2的至少部分栅极。当然，在第一电容C1包括第二子极板F12的同时，第二电容C2也可以包括第二子极板F12。

图13为本申请实施例提供的一种显示面板的示意图。

本申请实施例提供一种显示面板200，如图13所示，显示面板200包括如上述任意一个实施例所提供的显示基板100。示例性地，显示面板200可以为液晶显示面板、有机发光二极管显示面板、次毫米发光二极管显示面板(mini-LED)、微型发光二极管显示面板(micro-LED)，本申请实施例对此不作限定。

在显示面板200中，设置第一电容C1与第一晶体管M1的栅极至少部分交叠，和/或，第二电容C2与第二晶体管M2的栅极至少部分交叠，则在第一电容C1及第二电容C2占用面积不变的情况下，可以减小第一晶体管M1、第一电容C1及第二晶体管M2、第二电容C2作为一个整体在第一方向X上占用的空间，从而可以减小移位寄存器11在第一方向X上占用的空间，有利于减小周边区NA在第一方向X上的宽度，实现显示面板200的窄边框显示。

图14为本申请实施例提供的一种显示装置的示意图。

如图14所示，本申请实施例提供一种显示装置300，包括如上一实施例提供的显示面板200，示例性的，显示装置300可为手机、电脑、智能可穿戴设备(例如，智能手表)以及车载显示设备等电子设备，本申请实施例对此不作限定。

在显示装置300中，设置第一电容C1与第一晶体管M1的栅极至少部分交叠，和/或，第二电容C2与第二晶体管M2的栅极至少部分交叠，则在第一电容C1及第二电容C2占用面积不变的情况下，可以减小第一晶体管M1、第一电容C1及第二晶体管M2、第二电容C2作为一个整体在第一方向X上占用的空间，从而可以减小移位寄存器11在第一方向X上占用的空间，有利于减小周边区NA在第一方向X上的宽度，实现显示装置300的窄边框显示。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (11)

1.一种显示基板，其特征在于，包括衬底和位于所述衬底一侧的移位寄存器，所述移位寄存器包括：

第一输出单元，所述第一输出单元的输入端与第一信号线电连接、输出端与所述移位寄存器的输出端电连接；所述第一输出单元用于将所述第一信号线上的信号提供至所述移位寄存器的输出端；

第二输出单元，所述第二输出单元的输入端与第二信号线电连接、输出端与所述移位寄存器的输出端电连接；所述第二输出单元用于将所述第二信号线上的信号提供至所述移位寄存器的输出端；

第一电容，所述第一电容与所述第一输出单元的控制端电连接；

第二电容，所述第二电容与所述第二输出单元的控制端电连接；

其中，所述第一输出单元包括第一晶体管，所述第一晶体管的栅极与所述第一输出单元的控制端电连接，所述第二输出单元包括第二晶体管，所述第二晶体管的栅极与所述第二输出单元的控制端电连接；沿所述显示基板的厚度方向，所述第一电容与所述第一晶体管的栅极至少部分交叠，和/或，所述第二电容与所述第二晶体管的栅极至少部分交叠。

2.根据权利要求1所述的显示基板，其特征在于，所述第一电容和所述第二电容均包括第一极板、第二极板，所述第二极板位于所述第一极板远离所述衬底的一侧；

所述第一电容的第一极板与所述第一晶体管的栅极电连接、第二极板与所述第一信号线电连接；所述第二电容的第一极板与所述第二晶体管的栅极电连接、第二极板与所述移位寄存器的输出端电连接。

3.根据权利要求2所述的显示基板，其特征在于，所述第一电容的第一极板包括第一子极板，所述第一晶体管的至少部分栅极复用为所述第一电容的所述第一子极板。

4.根据权利要求3所述的显示基板，其特征在于，所述第一电容的第一极板还包括第二子极板；在所述第一电容中，所述第二子极板与所述第一子极板电连接，且与所述第一子极板同层制备。

5.根据权利要求3所述的显示基板，其特征在于，沿所述显示基板的厚度方向，所述第一电容的第二极板覆盖所述第一电容的第一子极板。

6.根据权利要求2所述的显示基板，其特征在于，所述第二电容的第一极板包括第一子极板，所述第二晶体管的至少部分栅极复用为所述第二电容的所述第一子极板。

7.根据权利要求6所述的显示基板，其特征在于，所述第二电容的第一极板还包括第二子极板；在所述第二电容中，所述第二子极板与所述第一子极板电连接，且与所述第一子极板同层制备。

8.根据权利要求6所述的显示基板，其特征在于，沿所述显示基板的厚度方向，所述第二电容的第二极板覆盖所述第二电容的第一子极板。

9.根据权利要求1所述的显示基板，其特征在于，所述第一晶体管的第一极与所述第一信号线电连接、第二极与所述移位寄存器的输出端电连接；所述第二晶体管的第一极与所述第二信号线电连接、第二极与所述移位寄存器的输出端电连接；

所述第一信号线用于传输固定电位信号，所述第二信号线用于传输时钟信号。

10.一种显示面板，其特征在于，包括如权利要求1-9任意一项所述的显示基板。

11.一种显示装置，其特征在于，包括如权利要求10所述的显示面板。

Images