CN115394851A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN115394851A
CN115394851A CN202210729165.7A CN202210729165A CN115394851A CN 115394851 A CN115394851 A CN 115394851A CN 202210729165 A CN202210729165 A CN 202210729165A CN 115394851 A CN115394851 A CN 115394851A
Authority
CN
China
Prior art keywords
source
gate
region
trench
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210729165.7A
Other languages
English (en)
Other versions
CN115394851B (zh
Inventor
张须坤
朱春林
姜克
左慧玲
向军利
施金汕
方园
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anshi Semiconductor Technology Shanghai Co ltd
Nexperia BV
Original Assignee
Anshi Semiconductor Technology Shanghai Co ltd
Nexperia BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anshi Semiconductor Technology Shanghai Co ltd, Nexperia BV filed Critical Anshi Semiconductor Technology Shanghai Co ltd
Priority to CN202210729165.7A priority Critical patent/CN115394851B/zh
Publication of CN115394851A publication Critical patent/CN115394851A/zh
Priority to US18/340,583 priority patent/US20230420558A1/en
Priority to EP23181117.5A priority patent/EP4297096A1/en
Application granted granted Critical
Publication of CN115394851B publication Critical patent/CN115394851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种半导体器件及其制备方法，半导体器件包括:半导体层,具有相对的第一和第二表面；沟槽栅,其处于半导体层中，沿着与第一和第二表面平行的第一方向延伸并且从第一表面延伸到半导体层内部,沟槽栅具有远离第二表面的栅开口端；第一导电类型的源极区和第二导电类型的沟道区，在沟槽栅的深度方向上源极区和沟道区在第二表面上的正投影至少部分重叠，源极区具有远离第二表面的源开口端，源开口端越远离第二表面在第二方向上的宽度越小，第二方向与第一和第二表面平行，第一方向垂直于第二方向；绝缘层，处于源开口端的远离第二表面的一侧；接触沟槽，其在沟槽栅的深度方向上从绝缘层延伸穿过源开口端到达沟道区。

Description

半导体器件及其制备方法
技术领域
本发明属于电子器件领域，具体涉及一种半导体器件及其制备方法。
背景技术
诸如沟槽栅型场效应晶体管之类的半导体器件由于其优良性能而受到越来越多的关注。如图1和图2所示，沟槽栅型场效应晶体管通常包括形成在半导体层中的源极区10、沟道区11、漏极区12、沟槽栅13和连接至沟道区11的接触沟槽14。该半导体器件的沟道区11(即，两个相邻的沟槽栅13之间的台面)的第一宽度W1决定了该半导体器件沟道区11的电流密度。为了增大电流密度，需要减小沟道区11的第一宽度W1。减小的第一宽度W1相应地会导致其上方的接触沟道14的第二宽度W2变得更小。对于图1所示的现有技术的半导体器件，采用目前常用的0.18微米功率平台工艺接触光刻技术，沟道区11的第一宽度W1可以做到大致小于1微米，而第二宽度W2可以做到大致小于0.3微米。
为了进一步增大电流密度，需要进一步减小沟道区11的第一宽度W1和对应的接触沟槽14的第二宽度W2，而采用这一目标对于目前常用的0.18微米功率平台工艺接触光刻技术而言是很难准确形成更窄的接触沟道14。
发明内容
本发明公开了一种半导体器件及其制备方法。
所述半导体器件包括:半导体层,具有相对的第一表面和第二表面；沟槽栅,其处于所述半导体层中，沿着与第一表面和第二表面平行的第一方向延伸并且在深度方向上从第一表面延伸到半导体层内部,所述沟槽栅具有远离所述第二表面的栅开口端；第一导电类型的源极区和第二导电类型的沟道区，处于半导体层中并且在所述沟槽栅的深度方向上所述源极区和所述沟道区在所述第二表面上的正投影至少部分重叠，所述源极区相对于所述沟道区远离所述第二表面，以及所述源极区具有远离所述第二表面的源开口端，所述源开口端越远离所述第二表面在第二方向上的宽度越小，其中，第二方向与第一表面和第二表面平行，并且第一方向垂直于第二方向；绝缘层，所述绝缘层处于所述源开口端的远离所述第二表面的一侧；以及接触沟槽，其在所述沟槽栅的深度方向上从所述绝缘层延伸穿过所述源开口端到达所述沟道区。
在一些实施例中，所述源开口端的远离所述第二表面的源顶面相对于所述栅开口端的远离所述第二表面的栅顶面更加远离所述第二表面。
在一些实施例中，所述源顶面与所述栅顶面在所述沟槽栅的深度方向上的距离在0.45μm至0.9μm范围内。
在一些实施例中，所述栅顶面具有在第二方向上从边缘区域向中间区域凹入的凹陷部分。
在一些实施例中，所述绝缘层还处于所述沟槽栅的远离所述第二表面的一侧；以及所述绝缘层在与所述栅顶面的凹陷部分对应的位置具有在第二方向上从边缘区域向中间区域凹入的凹陷部分。
在一些实施例中，所述绝缘层与所述沟槽栅的栅顶面共形。
在一些实施例中，所述绝缘层还处于所述沟槽栅的远离所述第二表面的一侧；以及所述绝缘层在远离所述第二表面的一侧具有平坦表面。
在一些实施例中，所述绝缘层完全覆盖所述沟槽栅和所述源极区二者的远离所述第二表面的一侧。
在一些实施例中，所述绝缘层还延伸到所述半导体层中作为所述沟槽栅的栅绝缘层，以将所述沟槽栅与所述源极区和所述沟道区隔离开。
在一些实施例中，所述半导体层的材料是以下材料的最少一种：Si、SiC或GaN，以及所述绝缘层的材料是以下材料的最少一种：SiO、SION、SICN、SIOF或SIOCN。
在一些实施例中，所述沟道区在第二方向上的宽度小于0.6μm；以及所述接触沟槽在第二方向上的宽度小于0.2μm。
在一些实施例中，所述源开口端沿着所述第二方向和所述沟槽栅的深度方向的平面的截面为梯形；所述梯形的朝向所述第二表面的一侧为所述梯形的顶边，所述梯形与所述第二表面相对的一侧为所述梯形的底边，所述梯形的顶边长度小于所述底边的长度，并且所述顶边与所述底边之间为所述梯形的斜边；以及所述斜边与所述底边之间的角度范围在55°至85°之间。
本发明的把制造半导体器件的方法包括以下步骤：制备半导体层，其具有相对的第一表面和第二表面；从所述第一表面一侧在所述半导体层中形成沟槽栅，使所述沟槽栅沿着平行于所述第一表面和所述第二表面的第一方向延伸、从所述第一表面延伸到半导体层内部并且具有远离所述第二表面的栅开口端；从所述第一表面一侧在所述半导体层中形成第一导电类型的源极材料区和第二导电类型的沟道区，使得在所述沟槽栅的深度方向上所述源极材料区和所述沟道区在所述第二表面上的正投影至少部分重叠，并且所述源极材料区相对于所述沟道区远离所述第二表面；在所述源极材料区的远离所述第二表面的一侧形成绝缘层，使得所述源极材料区具有远离所述第二表面的源开口端以形成源极区，其中，所述源开口端越远离所述第二表面在第二方向上的宽度越小，其中，第二方向与第一表面和第二表面平行，并且第一方向垂直于第二方向；以及从所述绝缘层的远离所述第二表面的一侧形成接触沟槽，使得所述接触沟槽在所述沟槽栅的深度方向上从所述绝缘层延伸穿过所述源开口端到达所述沟道区。
在一些实施例中，在所述源极材料区的远离所述第二表面的一侧形成绝缘层的步骤包括：对所述源极材料区进行热氧化生长处理来形成绝缘材料层；以及以所述源开口端的远离所述第二表面的一侧作为停止层通过蚀刻或平坦化工艺来去除所述绝缘材料层的远离所述第二表面的一部分以至少暴露所述源开口端的远离所述第二表面的一侧的一部分以形成绝缘层。
在一些实施例中，从所述绝缘层的远离所述第二表面的一侧形成接触沟槽的步骤包括经由暴露的所述源开口端的一部分通过针对所述源极区的材料的干法蚀刻工艺去除所述源极区的材料的一部分来形成接触沟槽。
在一些实施例中，从所述第一表面一侧在所述半导体层中形成沟槽栅的步骤包括：在所述半导体层中形成沟槽；在所述沟槽的表面和所述半导体层的远离所述第二表面的一侧上形成栅氧化物层；在表面上形成有栅氧化物层的沟槽中填充栅极材料以填满所述沟槽；对所述栅极材料和栅氧化物层进行蚀刻以暴露所述半导体层的远离所述第二表面的一部分和所述沟槽内的一部分栅极材料，并且使得在所述沟槽的深度方向上所述沟槽内的栅极材料的远离所述第二表面的栅顶面比暴露的所述半导体层的远离所述第二表面的源顶面更加远离所述第二表面，以形成所述沟槽栅。
在一些实施例中，所述源顶面与所述栅顶面在所述沟槽栅的深度方向上的距离在0.4μm至0.8μm范围内。
在一些实施例中，所述栅顶面具有在第二方向上从边缘区域向中间区域凹入的凹陷部分。
在一些实施例中，从所述第一表面一侧在所述半导体层中形成第一导电类型的源极材料区和第二导电类型的沟道区的步骤包括：从所述第一表面一侧向所述半导体层中注入第二导电类型的载流子并且将其驱入半导体层内部以形成所述沟道区；以及从所述第一表面一侧向所述半导体层内注入第一导电类型的载流子以形成所述源极材料区。
在一些实施例中，所述半导体层的所述半导体层的材料是以下材料的最少一种：Si、SiC或GaN，以及所述绝缘层的材料是以下材料的最少一种：SiO、SION、SICN、SIOF或SIOCN，在所述源极材料区的远离所述第二表面的一侧形成绝缘层的步骤包括对所述源极材料区进行热氧化生长处理来形成所述源极区并且形成完全覆盖所述源极区和所述沟槽栅的绝缘材料层；以及对所述绝缘材料层进行蚀刻以至少暴露所述源极区的远离所述第二表面的一侧的一部分以形成与所述沟槽栅的远离所述第二表面的栅顶面共形的绝缘层。
在一些实施例中，所述半导体层的材料为硅，所述栅氧化物层的材料为氧化硅，在所述源极材料区的远离所述第二表面的一侧形成绝缘层的步骤包括对所述源极材料区进行热氧化生长处理来形成所述源极区并且形成完全覆盖所述源极区和所述沟槽栅的绝缘材料层；以及对所述绝缘材料层进行平坦化处理以至少暴露所述源极区的远离所述第二表面的一侧的一部分以形成在远离所述第二表面的栅顶面具有平坦表面的绝缘层。
在一些实施例中，所述方法包括利用导电材料填充所述接触沟槽以形成所述沟道区的沟道接触区。
与现有技术不同，本发明在制备例如沟槽栅型场效应晶体管之类的半导体器件时利用热氧化工艺对突出的源极基础结构进行氧化以形成上窄下宽的自对准源极区结构，从而限定出接触沟槽的尺寸，然后利用各向异性蚀刻方法对由绝缘层包围的自对准源极区结构进行蚀刻，以形成接触沟槽。通过此方法，可以根据需要形成较窄的接触沟槽，从而可以避免目前常用的0.18微米功率平台工艺接触光刻技术的工艺限制，形成具有更大电流密度的半导体器件。
附图说明
附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。通过参考附图对详细示例实施例进行描述，以上和其它特征和优点对本领域技术人员将变得更加显而易见，在附图中：
图1示出了现有技术中沟槽栅型场效晶体管的截面示意图；
图2示出了现有技术中沟槽栅型场效应晶体管的俯视示意图；
图3示出了根据本公开实施例的沟槽栅型场效应晶体管的截面示意图；
图4示出了根据本公开实施例的沟槽栅型场效应晶体管的俯视示意图；
图5示出了根据本公开实施例的沟槽栅型场效应晶体管的制备方法的流程图；
图6示出了根据本公开实施例的沟槽栅型场效应晶体管的制备方法中在半导体层中形成沟槽后得到的结构示意图；
图7示出了根据本公开实施例的沟槽栅型场效应晶体管的制备方法中在沟槽中形成栅氧化物层后得到的结构示意图；
图8示出了根据本公开实施例的沟槽栅型场效应晶体管的制备方法中在形成了栅氧化物层的沟槽中填充栅极材料后得到的结构示意图；
图9示出了根据本公开实施例的沟槽栅场效应晶体管的制备方法中在对栅极材料和部分栅氧化物材料进行蚀刻后得到的结构示意图；
图10示出了根据本公开实施例的沟槽栅场效应晶体管的制备方法中进行沟道区和源极区注入以及随后的热氧化生长后得到的结构示意图；
图11示出了根据本公开实施例的沟槽栅型场效应晶体管的制备方法中进一步沉积氧化层材料后得到的结构示意图；
图12示出了根据本公开实施例的沟槽栅型场效应晶体管的制备方法中对绝缘层进行蚀刻以暴露源极区的顶端后得到的结构示意图；
图13示出了根据本公开实施例的沟槽栅型场效应晶体管的制备方法中对绝缘层进行化学机械抛光工艺以暴露源极区的顶端后得到的结构示意图；
图14和图15分别示出了根据本公开实施例的沟槽栅型场效应晶体管的制备方法中通过源极区顶端进行化学蚀刻得到接触沟槽后得到的结构示意图；以及
图16示出了根据本公开实施例的沟槽栅型场效应晶体管的制备方法中在接触沟槽中填充导电材料形成沟道接触后得到的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
图1和图2分别示出了现有技术的沟槽栅型场效应晶体管的截面图和俯视图，其中，图1为沿着图2所示的AA’线截取的沟槽栅型场效应晶体管的截面示意图。由图1和图2所示，在半导体层上沿着第二方向X并排设置多个沟槽栅场效应晶体管，具体地，其包括彼此平行排列的多个条形单元2。各条形单元2由条形沟槽栅13分隔开。彼此相邻的沟槽栅3之间的间距(即，各条形单元2(也成为台面)沿着第二方向X的宽度W1)例如大概为1μm。在每个条形单元2中形成了一个在图2所示的平面图中呈矩形的细长接触沟槽14，即接触沟槽14沿着第一方向Y延伸。接触沟槽14从相应条形单元2的一个纵向端延伸到另一个纵向端。接触沟槽14沿着第二方向X的宽度W2例如大概为0.3μm。
基于现有技术，为了进一步增大例如沟槽栅型场效应晶体管的半导体器件的电流密度，需要进一步减小沟道区的宽度，减小的沟道区宽度必然导致很难对准形成尺寸更小的延伸穿过源极区到达沟道区的接触沟槽，鉴于此，本发明提供了一种半导体器件，其具有更小尺寸的沟道区宽度和更小宽度的接触沟槽。
本发明的半导体器件包括:半导体层,具有相对的第一表面和第二表面；沟槽栅,其处于所述半导体层中，沿着与第一表面和第二表面平行的第一方向延伸并且从第一表面延伸到半导体层内部,所述沟槽栅具有远离所述第二表面的栅开口端；第一导电类型的源极区和第二导电类型的沟道区，处于半导体层中并且在所述沟槽栅的深度方向上所述源极区和所述沟道区在所述第二表面上的正投影至少部分重叠，即，在本发明中，越靠近第一表面所述沟槽栅的开口越大，所述源极区越靠近第一表面的宽度越小；所述源极区相对于所述沟道区远离所述第二表面，以及所述源极区具有远离所述第二表面的源开口端，所述源开口端越远离所述第二表面在第二方向上的宽度越小，其中，第二方向与第一表面和第二表面平行，并且第一方向垂直于第二方向。至于绝缘层，所述绝缘层处于所述源开口端的远离所述第二表面的一侧。同时，接触沟槽，其在所述沟槽栅的深度方向上从所述绝缘层延伸穿过所述源开口端到达所述沟道区。
在本公开中，术语“处于”表示在描述半导体器件时各个要素的位置以及各个要素之间的位置关系，例如，“沟槽栅处于半导体层中”表示沟槽栅的位置是在半导体层中；“绝缘层处于源开口端的远离第二表面一侧”表示源极层的位置相对于源开口端的位置更加远离第二表面。接下来的描述中，术语“覆盖”表示“一个要素直接形成在另一个要素表面上”，而术语“完全覆盖”表示“一个要素直接形成在另一个要素的整个表面上”。
进一步地说，在本发明的一个实施例中，图3和图4分别示出了本发明的沟槽栅型场效应晶体管的截面图和俯视图。其中，图3为沿着图4所示的BB’线截取的沟槽栅型场效应晶体管的截面示意图。由图3和图4所示，在半导体层上沿着第二方向X并排设置多个沟槽栅场效应晶体管，具体地，其包括彼此平行排列的多个条形单元3。各条形单元3由条形沟槽栅130分隔开。彼此相邻的沟槽栅130之间的间距(即，各条形单元3(常称为台面)沿着第二方向X的宽度W3)例如大概为小于0.6μm，例如可以为0.4μm或0.5μm。在每个条形单元3中形成了一个在图4所示的平面图中呈矩形的细长接触沟槽140，即接触沟槽140沿着第一方向Y延伸。接触沟槽140从相应条形单元3的一个纵向端延伸到另一个纵向端。接触沟槽140沿着第二方向X的宽度W4例如大概可以小于0.2μm，例如为0.15μm。
具体地，在本发明的一个实施例中，如图3所示，该半导体器件包括沿着半导体层的深度方向(图3所示的第三方向Z)上布置的漏极区120、沟道区110、源极区100、沟槽栅130和绝缘层160。在该实施例中，绝缘层160从第一表面20延伸到沟道栅130的底部，其围绕沟槽栅130的部分作为该沟槽栅的栅绝缘层。绝缘层160的材料是以下材料的最少一种：SiO、SION、SICN、SIOF或SIOCN,例如氧化硅。在该实施例中，在沟道栅130的深度方向Z上，漏极区120、沟道区110和源极区100在第二表面30上的正投影至少部分重叠。
与图1所示的现有技术的沟槽栅型场效应晶体管不同的是，如图3所示，本发明的沟槽栅型场效应晶体管的源极区100随着距离第二表面30越远沿着第二方向X的宽度逐渐减小，即，源极区100沿着第二方向X和第三方向Z的平面的截面大致为一个上窄下宽的结构，因此源极区100距离第二表面30最远的一部分(即，源顶面1000)的宽度小于源极区100距离第二表面30最近的一部分(即，源底面)的宽度。例如，可以根据实际工艺的选择，该上窄下款的结构可以为逐渐缩窄的结构，或者可以仅仅一部分为缩窄结构，本发明对此不进行限定。例如，源极区的上窄下宽的结构沿着第二方向X和第三方向Z的平面的截面可以为一个梯形,此梯形距离第二表面30最远的一部分的宽度小于源极区100距离第二表面30最近的一部分的宽度。
在一些实施例中，所述源开口端沿着所述第二方向和所述沟槽栅的深度方向的平面的截面为梯形；所述梯形的朝向所述第二表面的一侧为所述梯形的顶边，所述梯形与所述第二表面相对的一侧为所述梯形的底边，所述梯形的顶边长度小于所述底边的长度，并且所述顶边与所述底边之间为所述梯形的斜边；以及所述斜边与所述底边之间的角度范围在55°至85°之间。
如图3所示，绝缘层160覆盖整个半导体器件的第一表面侧，可以根据工艺需要仅仅暴露源顶面1000的一部分或者全部，这取决于所要形成的接触沟槽140的尺寸。接触沟槽140将从绝缘层160的暴露源顶面1000的部分延伸穿过源极区100到达沟道区110。进一步地，该半导体器件包括填充接触沟槽140的金属材料以构成沟槽接触150。
在图3所示的实施例中，源极区100可以为第一导电类型，沟道区110为第二导电类型。第一导电类型例如为N+型，而第二导电类型例如为P+型，具体掺杂浓度可以根据实际需要来进行设置，例如可以设置为1×1017至5×1017cm-3。
如图3所示，沟槽栅130远离第二表面30的栅顶面1300相对于源顶面1000更加靠近第二表面30，例如，源顶面1000与栅顶面1300在沟槽栅140的深度方向上的距离大概在0.45μm至0.9μm范围内，例如在0.43μm至0.888μm范围内。
绝缘层160覆盖源极区100的侧面和栅顶面1300，而仅仅暴露栅顶面1300的一部分，这样即可以利用不同材料之间的特异性蚀刻工艺来形成宽度较窄的接触沟槽140。例如，在半导体层的材料为硅，源极区100的材料也为硅，而绝缘层可以为基于硅的材料氧化形成的氧化硅，此时沟道区100在第二方向X上的宽度W3小于0.6μm；而接触沟槽140在第二方向X上的宽度可以小于0.2μm。
如图3所示，栅顶面1300具有在第二方向X上从边缘区域向中间区域凹入的凹陷部分。绝缘层160还覆盖沟槽栅130的远离第二表面30的一侧，绝缘层160在与栅顶面1300的凹陷部分对应的位置通常具有在第二方向X上从边缘区域向中间区域凹入的凹陷部分。例如，绝缘层160与沟槽栅130的栅顶面1300共形，即，将沟槽栅130沿着第三方向Z平移至与绝缘层160的远离第二表面30的表面接触时，二者的凹陷部分将大致重叠。但是，本发明不限于此，如图16所示，绝缘层160远离第二表面30的一侧为平坦表面，例如可以通过机械抛光工艺来形成平坦的绝缘层160。
在本发明中，通过将相邻沟槽栅极130之间的台面上形成的源极区100设置为在远离半导体层第二表面30的一侧逐渐缩窄的结构，可以形成较窄的接触沟槽140，因此可以减小台面的宽度，从而可以获得更窄的沟道区110，进而能够提高半导体器件的电流密度。
对于图3和图4示出的沟槽栅型场效应晶体管，可以采用如图5所示的沟槽栅型场效应晶体管的制备方法来制备。
具体地，图5示出了根据本发明实施例的沟槽栅型场效应晶体管的制备方法的流程图。该方法可以包括步骤S1至S10。
在步骤S1中，制备半导体层。半导体层的材料可以为N型半导体材料，也可以是P型半导体材料，其中，N型和P型半导体材料的主要掺杂类型可以为磷和硼。半导体层的掺杂浓度范围可以在1013cm-3至1014cm-3范围内，半导体层的靠近第二表面的部分可以直接作为要形成的沟槽栅型场效应晶体管的源极区，如图3所示的源极区120。
在步骤S2中，形成栅极沟槽。
在一个实施例中，可以采用化学气相沉积工艺(CVD)在半导体层表面沉积一层氧化层作为沟槽栅刻蚀工艺期间使用的掩膜层，其厚度可以在0.3μm到0.8μm范围内。作为选择，可以使用光刻胶作为沟槽栅刻蚀工艺期间的掩膜层。
利用掩膜层，对半导体层进行蚀刻形成栅极沟槽，栅极沟槽的深度范围可以处于2μm至8μm(例如，在3μm至6μm)的范围内，而栅极沟槽的侧壁的倾斜角度例如在87°至90°之间，如图6所示。该步骤将会限定出沟道区的宽度W3。如上所述，本发明的沟槽栅型场效应晶体管的沟道区的宽度可以设计为小于0.6μm，以增大沟道区的电流密度，改善半导体器件的性能。这同时也会减小两个相邻的沟槽栅极之间的台面的宽度，从而为后续形成与沟道区连接的接触沟槽带来困难。本发明中特定结构的源极区及覆盖源极区的绝缘层可以在沟道区宽度较小的情况下形成可靠的对准的沟道区的接触沟槽。
如图6所示，由于所形成的栅极沟槽具有一个非常小的斜度，因此在栅极沟槽的深度方向上，沟道区的宽度从半导体层的第二表面到第一表面的方向上会有一个小的波动，如上所述的小于0.6μm宽度的沟道区可以视为一个平均值或者在栅极沟槽的深度方向上沟道区的中间位置的宽度。
在步骤S3，形成栅绝缘层。
在一个实施例中，可以先在栅极沟槽内氧化生长厚度为80nm至150nm之间的牺牲层，然后再在牺牲层上继续生长800nm至120nm之间的栅氧化物层，作为栅绝缘层1600，如图7所示。
在步骤S4，在形成有栅绝缘层的栅极沟槽中填充栅极材料。
在一个实施例中，栅极材料为多晶硅，也可以使用钨或者钨的硅化物作为栅极材料，例如，可以在形成有栅绝缘层的栅极沟槽中沉积多晶硅，对于1μm或者更窄的栅极沟槽，多晶硅沉积的厚度在0.6μm到1μm之间，如图8所示。
在步骤S5，去除一部分栅极材料以形成栅极并且暴露一部分半导体层。
在一个实施例中，从半导体层的第一表面一侧例如通过蚀刻工艺去除例如多晶硅的栅极材料。在该步骤中，不仅去除作为栅极材料的多晶硅的一部分还去除将要形成源极区的一部分半导体层上的栅绝缘层以暴露一部分半导体层，如图9所示。即，在去除一部分栅极材料和一部分栅绝缘层的该步骤中，可以进行过度蚀刻，使得栅极沟槽内的多晶硅凹槽的深度H1(从第一表面到栅极沟槽侧壁多晶硅之间的距离)在0.4μm到0.8μm的范围内。
在本发明中，由于沟槽栅内的多晶硅的过度回蚀，则相邻的两个沟槽栅之间的台面将变得突出，然后进行N型注入形成源区，此时源极区的顶面和部分侧壁连同沟槽栅极的栅顶面一起被暴露出来。
在步骤S6，注入掺杂剂以分别形成漏极区、沟道区和基础源极区。
在一个实施例中，可以从半导体层的第一表面一侧注入P型掺杂剂并且将P型掺杂剂进一步驱入到半导体层内部以便形成沟道区。在该步骤中，可以先进行P阱注入，所采用的屏蔽氧化层厚度可以为30nm至50nm，然后进行P阱驱入，之后进行注入能量约为2MeV-4MeV的高能磷注入，以形成沟道区。
在形成沟道区之后，可以从半导体层的第一表面一侧注入N型掺杂剂并且将N型掺杂剂进一步驱入到半导体层内部以便形成基础源极区，从而使得所形成的沟道区和源极区在第二表面上的正投影至少部分重叠。
另外，可以从半导体层的第二表面一侧注入N型掺杂剂并且对其进行驱入来形成漏极区120。作为选择，在一个实施例中，可以直接选择N型掺杂剂的半导体层的靠近第二表面30的部分作为漏极区120。
本发明对以上注入和驱入掺杂剂来形成沟道区110、漏极区120和源极区100的工艺步骤不做具体限定，本领域技术人员可以根据所需的场效应晶体管性能的要求来选择掺杂浓度和驱入能量。另外，也可以在制备半导体层的步骤S1之前就进行沟道区110、漏极区120和源极区100的掺杂剂掺杂和驱入的步骤。本发明对此不进行限定。
在步骤S7中，对基础源极区进行氧化以形成源极区和覆盖源极区的基础绝缘层。
在一个实施例中，对于本发明的相邻栅极沟槽之间的距离为0.6μm或者更小的例如沟槽栅型场效应晶体管的半导体器件而言，氮化硅材料不能绝缘层形成在相邻沟道栅之间的台面上，这是因为氮化硅材料容易脱落。因此，在本发明中，如图10所示，在作为栅极材料的多晶硅材料被部分蚀刻掉后，对暴露的一部分半导体层和沟槽栅表面进行氧化处理，该氧化处理可以为热氧化温度为的800℃至900℃的低温热氧化，所形成的氧化层作为绝缘层覆盖了半导体层的整个第一表面，其厚度可以为100nm至200nm，如图10所示。然后，可以采用高密度等离子体(HDP)或层间介电层(ILD)沉积工艺来增大氧化层厚度以获得例如大约1000nm至2000nm的氧化层，如图11所示。
如图10和图11所示，在进行氧化物生长的步骤中，由于要形成源极区的半导体层的暴露部分相对于栅顶面突出，因此，在该半导体层的暴露部分的侧壁和顶面以及栅顶面上将同时生长氧化物，这一过程将会消耗掉一部分暴露的半导体层，例如通过800℃至900℃的低温热氧化可以形成如图10和图11所示的源极区结构，即所形成的源极区为逐渐缩窄的结构，根据所使用的氧化工艺可以使得源顶面在第二方向X上的宽度较小，例如可以小到0.15μm的宽度。这样形成的源极区100在沿着第二方向X和第三方向Z的平面上的截面类似于一个梯形。
在该氧化过程中，因为沟槽栅内的高掺杂多晶硅的氧化速率高于源极区的硅表面的氧化速率的，大概是1.7-2倍之间，因此在上述步骤中在栅极沟槽内的多晶硅凹槽的深度H1(从第一表面到栅极沟槽侧壁多晶硅之间的距离)在0.4μm到0.8μm的范围内时，源顶面1000与栅顶面1300在沟槽栅140的深度方向上的距离大概在0.45μm至0.9μm范围内，例如在0.43μm至0.888μm范围内，即高度差大概会增加0.03μm-0.088μm。
在源极区以限定其源顶面的宽度的工艺过程中，有几个重要的因素：两个相邻的栅极沟槽之间的距离(即，台面的宽度)、在步骤S5中形成的栅极沟槽内的多晶硅凹槽的深度H1、低温热氧化工艺的各个参数等。通过设定这些影响因素，可以形成所需宽度的源极区的源顶面，这将决定后续所形成的接触沟道的宽度。
在一个实施例中，可以采用硅(Si)、碳化硅(SiC)或氮化镓(GaN)等材料作为半导体层的材料，而采用掺杂有氮、碳或氟等对上述半导体材料进行氧化，形成Low-K的绝缘层的材料，比如，氮氧化硅(SiON),氮碳化硅(SiCN),氟氧化硅(SiOF)或碳氮氧化硅(SiOCN)，因此在步骤S5中暴露的半导体层的材料为硅，低温热氧化生长的氧化硅将连同包围栅极材料的氧化硅层将成为一体的结构，如图10所示。
在步骤S8，以源极区的源顶面作为蚀刻停止层去除基础绝缘层的一部分以形成绝缘层。
在一个实施例中，可以采用层间介电层各向异性蚀刻工艺以例如硅材料的源极区作为蚀刻停止层对氧化层进行蚀刻来形成如图12所示的结构，以暴露源极区的远离第二表面的源顶面的至少一部分。在该步骤中，如图12所示所形成的绝缘层160与沟槽栅极130可以为共形的，即，绝缘层160在与沟槽栅极130的栅顶面的凹陷部分对应的位置也具有在第二方向X上从边缘区域向中间区域凹入的凹陷部分，如图12所示，沟槽栅极130上的氧化层呈现例如为“氧化翼”的形状。
在另一个实施例中，也可以采用例如化学机械抛光工艺(CMP)的平坦化工艺以源极区的源顶面作为蚀刻停止层来去除一部分基础绝缘层以暴露源极区的远离第二表面的源顶面的至少一部分，如图13所示。
如上所述，半导体层的材料可以为硅，则绝缘层的材料为氧化硅。在步骤S8中，对绝缘层的材料进行回蚀，直到蚀刻到源极区的源顶面被暴露出来位置。此时，可以根据需要选择要暴露出源顶面的面积。例如，如果想要获得减小宽度的接触沟槽，则可以仅仅暴露一小部分源顶面，而如果想要获得稍微较宽的接触沟槽，则可以控制蚀刻时间和/或蚀刻强度更大一些，以暴露出更多的源顶面。通过这种方式，可以控制后续自对准形成接触沟道的宽度。
在步骤S9，经由源极区的源顶面形成穿过源极区到达沟道区的接触沟槽。
如图14和图15所示，通过暴露的源顶面的部分利用干法刻蚀工艺去除源极区的一部分材料从而形成深度大概为0.6μm至1μm的接触沟槽。
在步骤S10，利用导电材料填充接触沟槽以形成连接至沟道区的沟槽接触。
如图16和图3所示，利用导电材料填充接触沟槽140形成连接至沟道区110的沟槽接触150。
以上给出了制备本发明的具有较小沟道宽度和较窄接触沟槽的半导体器件的制备方法，但是本发明不限于以上步骤。例如，可以在步骤S10之间，增加一个通过接触沟槽在沟道区110顶部上进一步注入第二导电类型掺杂剂以形成沟道接触区，来减小沟槽接触150与其接触的沟道区110之间的接触电阻。本发明要形成的接触沟槽连接沟道区，还可以在沟道区上形成掺杂浓度更大的部分作为沟道接触区，就像源极接触区一样。
如上所述，在形成栅极沟槽以限定出具有更小沟道尺寸的沟道区时，为了能够准确地对准沟道区上形成的接触沟道，本发明在形成源极区时形成了特定结构的基础源极区，使其相对于沟槽栅极而言在沟槽栅极的厚度方向上突出一定距离，从而暴露基础源极区的一部分的侧壁和顶面，这确保了在后续的氧化生长绝缘层的过程中，基础源极区的侧壁和顶面同时被氧化处理，从而可以形成在沟槽栅极的深度方向上逐渐缩窄的源极区，以获得较窄的源顶面，以便后续可以采用特定的蚀刻工艺在源极区中自对准地形成接触沟道。如此形成的半导体器件的沟道区具有较小的宽度和较大的电流密度，并且能够具有自对准的接触沟槽。
本发明的例如沟槽栅型场效应晶体管的半导体器件可以为绝缘栅双极晶体管。本发明的沟槽型场效应晶体管的相邻的两个沟槽栅之间的台面较窄，例如在第二方向X上的宽度可以小于0.6μm，例如为0.4μm或0.5μm，从而可以改善电流密度；另外，半导体器件的沟道区上的源极区及其外部的绝缘层具有特定结构：源极区在远离沟道区的方向上为逐渐缩窄的结构，使得源极区的源顶面被绝缘层暴露出的部分在第二方向X上的宽度可以小于0.2μm，例如为0.15μm，基于此可以准确对准地形成沟道区的接触沟槽。从而可以获得高电流密度的半导体器件。
对于上述的半导体器件，在制备例如沟槽栅型场效应晶体管之类的半导体器件时在相邻沟槽栅极之间的台面较窄时，对多晶硅栅极进行回蚀时一并去除了源极基础结构顶端的一部分绝缘层以暴露半导体层的一部分例如硅的半导体材料，然后利用热氧化工艺对突出的源极基础结构进行氧化以形成逐渐缩窄的自对准源极区结构，再利用例如硅的源极区的源顶面作为蚀刻停止层来去除源极区上的一部分绝缘层从而限定出接触沟槽的尺寸，然后利用例如针对硅材料的源极区的硅干法蚀刻工艺对由绝缘层包围的自对准源极区结构进行蚀刻，以形成接触沟槽。通过此方法，可以根据需要形成较窄的接触沟槽，从而可以避免目前常用的0.18微米功率平台工艺接触光刻技术的工艺限制，形成具有更大电流密度的半导体器件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (23)

1.一种半导体器件,包括:
半导体层,具有相对的第一表面和第二表面；
沟槽栅,其处于所述半导体层中，沿着与第一表面和第二表面平行的第一方向延伸并且在深度方向上从第一表面延伸到半导体层内部,所述沟槽栅具有远离所述第二表面的栅开口端；
第一导电类型的源极区和第二导电类型的沟道区，处于半导体层中并且在所述沟槽栅的深度方向上所述源极区和所述沟道区在所述第二表面上的正投影至少部分重叠，所述源极区相对于所述沟道区远离所述第二表面，以及所述源极区具有远离所述第二表面的源开口端，所述源开口端越远离所述第二表面在第二方向上的宽度越小，其中，第二方向与第一表面和第二表面平行，并且第一方向垂直于第二方向；
绝缘层，所述绝缘层处于所述源开口端的远离所述第二表面的一侧；以及
接触沟槽，其在所述沟槽栅的深度方向上从所述绝缘层延伸穿过所述源开口端到达所述沟道区。
2.根据权利要求1所述的半导体器件，其中，
所述源开口端的远离所述第二表面的源顶面相对于所述栅开口端的远离所述第二表面的栅顶面更加远离所述第二表面。
3.根据权利要求2所述的半导体器件，其中，
所述源顶面与所述栅顶面在所述沟槽栅的深度方向上的距离在0.45μm至0.9μm范围内。
4.根据权利要求2所述的半导体器件，其中，所述栅顶面具有在第二方向上从边缘区域向中间区域凹入的凹陷部分。
5.根据权利要求4所述的半导体器件，其中，所述绝缘层还处于所述沟槽栅的远离所述第二表面的一侧；以及所述绝缘层在与所述栅顶面的凹陷部分对应的位置具有在第二方向上从边缘区域向中间区域凹入的凹陷部分。
6.根据权利要求5所述的半导体器件，其中，所述绝缘层与所述沟槽栅的栅顶面共形。
7.根据权利要求4所述的半导体器件，其中，所述绝缘层还处于所述沟槽栅的远离所述第二表面的一侧；以及所述绝缘层在远离所述第二表面的一侧具有平坦表面。
8.根据权利要求5至7中任意一项所述的半导体器件，其中，所述绝缘层完全覆盖所述沟槽栅和所述源极区二者的远离所述第二表面的一侧。
9.根据权利要求1至8中任意一项所述的半导体器件，其中，所述绝缘层还延伸到所述半导体层中作为所述沟槽栅的栅绝缘层，以将所述沟槽栅与所述源极区和所述沟道区隔离开。
10.根据权利要求1至9中任意一项所述的半导体器件，其中，
所述半导体层的材料是以下材料的最少一种：Si、SiC或GaN，以及
所述绝缘层的材料为是以下材料的最少一种：SiO、SION、SICN、SIOF或SIOCN。
11.根据权利要求1至10中任一项所述的半导体器件，其中，
所述沟道区在第二方向上的宽度小于0.6μm；以及
所述接触沟槽在第二方向上的宽度小于0.2μm。
12.根据权利要求1至11中任一项所述的半导体器件,其中,所述源开口端沿着所述第二方向和所述沟槽栅的深度方向的平面的截面为梯形；
所述梯形的朝向所述第二表面的一侧为所述梯形的顶边，所述梯形与所述第二表面相对的一侧为所述梯形的底边，所述梯形的顶边长度小于所述底边的长度，并且所述顶边与所述底边之间为所述梯形的斜边；以及
所述斜边与所述底边之间的角度范围在55°至85°之间。
13.一种制造半导体器件的方法，包括以下步骤：
制备半导体层，其具有相对的第一表面和第二表面；
从所述第一表面一侧在所述半导体层中形成沟槽栅，使所述沟槽栅沿着平行于所述第一表面和所述第二表面的第一方向延伸、从所述第一表面延伸到半导体层内部并且具有远离所述第二表面的栅开口端；
从所述第一表面一侧在所述半导体层中形成第一导电类型的源极材料区和第二导电类型的沟道区，使得在所述沟槽栅的深度方向上所述源极材料区和所述沟道区在所述第二表面上的正投影至少部分重叠，并且所述源极材料区相对于所述沟道区远离所述第二表面；
在所述源极材料区的远离所述第二表面的一侧形成绝缘层，使得所述源极材料区具有远离所述第二表面的源开口端以形成源极区，其中，所述源开口端越远离所述第二表面在第二方向上的宽度越小，其中，第二方向与第一表面和第二表面平行，并且第一方向垂直于第二方向；以及
从所述绝缘层的远离所述第二表面的一侧形成接触沟槽，使得所述接触沟槽在所述沟槽栅的深度方向上从所述绝缘层延伸穿过所述源开口端到达所述沟道区。
14.根据权利要求13所述的方法，其中，在所述源极材料区的远离所述第二表面的一侧形成绝缘层的步骤包括：
对所述源极材料区进行热氧化生长处理来形成绝缘材料层；以及
以所述源开口端的远离所述第二表面的一侧作为停止层通过蚀刻或平坦化工艺来去除所述绝缘材料层的远离所述第二表面的一部分以至少暴露所述源开口端的远离所述第二表面的一侧的一部分以形成绝缘层。
15.根据权利要求13或14所述的方法，其中，从所述绝缘层的远离所述第二表面的一侧形成接触沟槽的步骤包括经由暴露的所述源开口端的一部分通过针对所述源极区的材料的干法蚀刻工艺去除所述源极区的材料的一部分来形成接触沟槽。
16.根据权利要求13至15中任意一项所述的方法，其中，从所述第一表面一侧在所述半导体层中形成沟槽栅的步骤包括：
在所述半导体层中形成沟槽；
在所述沟槽的表面和所述半导体层的远离所述第二表面的一侧上形成栅氧化物层；
在表面上形成有栅氧化物层的沟槽中填充栅极材料以填满所述沟槽；
对所述栅极材料和栅氧化物层进行蚀刻以暴露所述半导体层的远离所述第二表面的一部分和所述沟槽内的一部分栅极材料，并且使得在所述沟槽的深度方向上所述沟槽内的栅极材料的远离所述第二表面的栅顶面比暴露的所述半导体层的远离所述第二表面的源顶面更加远离所述第二表面，以形成所述沟槽栅。
17.根据权利要求16所述的方法，其中，所述源顶面与所述栅顶面在所述沟槽栅的深度方向上的距离在0.4μm至0.8μm范围内。
18.根据权利要求16或17所述的方法，其中，所述栅顶面具有在第二方向上从边缘区域向中间区域凹入的凹陷部分。
19.根据权利要求16至18中任意一项所述的方法，其中，从所述第一表面一侧在所述半导体层中形成第一导电类型的源极材料区和第二导电类型的沟道区的步骤包括：
从所述第一表面一侧向所述半导体层中注入第二导电类型的载流子并且将其驱入半导体层内部以形成所述沟道区；以及
从所述第一表面一侧向所述半导体层内注入第一导电类型的载流子以形成所述源极材料区。
20.根据权利要求16至19中任意一项所述的方法，其中，所述半导体层的所述半导体层的材料是以下材料的最少一种：Si、SiC或GaN，以及所述绝缘层的材料是以下材料的最少一种：SiO、SION、SICN、SIOF或SIOCN，
在所述源极材料区的远离所述第二表面的一侧形成绝缘层的步骤包括对所述源极材料区进行热氧化生长处理来形成所述源极区并且形成完全覆盖所述源极区和所述沟槽栅的绝缘材料层；以及
对所述绝缘材料层进行蚀刻以至少暴露所述源极区的远离所述第二表面的一侧的一部分以形成与所述沟槽栅的远离所述第二表面的栅顶面共形的绝缘层。
21.根据权利要求16至19中任一项所述的方法，其中，所述半导体层的材料为硅，所述栅氧化物层的材料为氧化硅，
在所述源极材料区的远离所述第二表面的一侧形成绝缘层的步骤包括对所述源极材料区进行热氧化生长处理来形成所述源极区并且形成完全覆盖所述源极区和所述沟槽栅的绝缘材料层；以及
对所述绝缘材料层进行平坦化处理以至少暴露所述源极区的远离所述第二表面的一侧的一部分以形成在远离所述第二表面的栅顶面具有平坦表面的绝缘层。
22.根据权利要求13所述的方法，还包括：
利用导电材料填充所述接触沟槽以形成所述沟道区的沟道接触区。
23.根据权利要求22所述的方法，其中，
所述沟道区在第二方向上的宽度小于0.6μm；以及
所述沟槽接触区在第二方向上的宽度小于0.2μm。
CN202210729165.7A 2022-06-24 2022-06-24 半导体器件及其制备方法 Active CN115394851B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210729165.7A CN115394851B (zh) 2022-06-24 2022-06-24 半导体器件及其制备方法
US18/340,583 US20230420558A1 (en) 2022-06-24 2023-06-23 Semiconductor device and manufacturing method thereof
EP23181117.5A EP4297096A1 (en) 2022-06-24 2023-06-23 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210729165.7A CN115394851B (zh) 2022-06-24 2022-06-24 半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN115394851A true CN115394851A (zh) 2022-11-25
CN115394851B CN115394851B (zh) 2023-09-01

Family

ID=84116461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210729165.7A Active CN115394851B (zh) 2022-06-24 2022-06-24 半导体器件及其制备方法

Country Status (3)

Country Link
US (1) US20230420558A1 (zh)
EP (1) EP4297096A1 (zh)
CN (1) CN115394851B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273382A1 (en) * 2005-06-06 2006-12-07 M-Mos Sdn. Bhd. High density trench MOSFET with low gate resistance and reduced source contact space
US20090146209A1 (en) * 2007-12-10 2009-06-11 Kabushiki Kaisha Toshiba Semiconductor device
CN109119477A (zh) * 2018-08-28 2019-01-01 上海华虹宏力半导体制造有限公司 沟槽栅mosfet及其制造方法
CN110098124A (zh) * 2018-01-30 2019-08-06 美格纳半导体有限公司 功率半导体器件和用于制造功率半导体器件的方法
CN111370487A (zh) * 2018-12-26 2020-07-03 深圳尚阳通科技有限公司 沟槽栅mosfet器件及其制造方法
CN113725300A (zh) * 2021-08-30 2021-11-30 深圳真茂佳半导体有限公司 多源mos管共用栅极的芯片结构及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008536316A (ja) * 2005-04-06 2008-09-04 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタおよびその形成方法
US8497551B2 (en) * 2010-06-02 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned contact for trench MOSFET
JP2014063852A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置及びその製造方法
KR101832334B1 (ko) * 2013-03-05 2018-02-27 매그나칩 반도체 유한회사 반도체소자 및 그 제조방법
KR20150035198A (ko) * 2013-09-27 2015-04-06 삼성전자주식회사 반도체 소자 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273382A1 (en) * 2005-06-06 2006-12-07 M-Mos Sdn. Bhd. High density trench MOSFET with low gate resistance and reduced source contact space
US20090146209A1 (en) * 2007-12-10 2009-06-11 Kabushiki Kaisha Toshiba Semiconductor device
CN110098124A (zh) * 2018-01-30 2019-08-06 美格纳半导体有限公司 功率半导体器件和用于制造功率半导体器件的方法
CN109119477A (zh) * 2018-08-28 2019-01-01 上海华虹宏力半导体制造有限公司 沟槽栅mosfet及其制造方法
CN111370487A (zh) * 2018-12-26 2020-07-03 深圳尚阳通科技有限公司 沟槽栅mosfet器件及其制造方法
CN113725300A (zh) * 2021-08-30 2021-11-30 深圳真茂佳半导体有限公司 多源mos管共用栅极的芯片结构及其制造方法

Also Published As

Publication number Publication date
US20230420558A1 (en) 2023-12-28
EP4297096A1 (en) 2023-12-27
CN115394851B (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
US9722070B2 (en) Methods of manufacturing trench semiconductor devices with edge termination structures
TWI542009B (zh) 用於功率mosfet應用的端接溝槽及其製備方法
US10355125B2 (en) Electrode contact structure for semiconductor device
KR102043770B1 (ko) 깔때기형 트랜치를 갖는 차폐된 게이트 ｍｏｓｆｅｔ 소자
TWI518803B (zh) 用於負載開關和直流－直流器件的高密度ｍｏｓｆｅｔ的器件結構及其制備方法
TWI509809B (zh) 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法
US8785280B2 (en) Super-self-aligned Trench-DMOS structure and method
KR101255401B1 (ko) 실드 게이트 전계 효과 트랜지스터를 형성하는 구조 및방법
US6365942B1 (en) MOS-gated power device with doped polysilicon body and process for forming same
US8969953B2 (en) Method of forming a self-aligned charge balanced power DMOS
US6987040B2 (en) Trench MOSFET with increased channel density
KR0169275B1 (ko) 소자분리영역용의 트렌치구조를 갖춘 반도체장치
EP1085577A2 (en) Power field-effect transistor having a trench gate electrode and method of making the same
EP1052690A2 (en) Process or forming MOS-gated devices having self-aligned trenches
JP2008546216A (ja) 電荷平衡電界効果トランジスタ
US6777745B2 (en) Symmetric trench MOSFET device and method of making same
US8921184B2 (en) Method of making an electrode contact structure and structure therefor
US20130221431A1 (en) Semiconductor device and method of manufacture thereof
CN108122746B (zh) 用于制造半导体器件和功率半导体器件的方法
JP2003086800A (ja) 半導体装置及びその製造方法
US7923330B2 (en) Method for manufacturing a semiconductor device
CN115394851B (zh) 半导体器件及其制备方法
CN113809148B (zh) 功率元件及其制造方法
CN114038743A (zh) 沟槽栅器件的制造方法
KR102062050B1 (ko) 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant