CN115378375A - 放大装置 - Google Patents

放大装置 Download PDF

Info

Publication number
CN115378375A
CN115378375A CN202210550252.6A CN202210550252A CN115378375A CN 115378375 A CN115378375 A CN 115378375A CN 202210550252 A CN202210550252 A CN 202210550252A CN 115378375 A CN115378375 A CN 115378375A
Authority
CN
China
Prior art keywords
terminal
coupled
signal
unit
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210550252.6A
Other languages
English (en)
Inventor
万光烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richwave Technology Corp
Original Assignee
Richwave Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richwave Technology Corp filed Critical Richwave Technology Corp
Publication of CN115378375A publication Critical patent/CN115378375A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/12—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of attenuating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/105—A non-specified detector of the power of a signal being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Abstract

一种放大装置包含一放大单元、一阻抗单元及一对数功率侦测器。该放大单元包含一输入端用以接收一射频信号，一输出端用以输出一放大射频信号，及一侦测端用以输出一侦测信号，该侦测信号相关于该射频信号。该阻抗单元是用以提供一阻抗，该阻抗单元包含一输入端耦接于该放大单元的该侦测端及用以接收该侦测信号，及一输出端用以输出一功率信号。该对数功率侦测器是用以根据该功率信号产生一功率指示信号，该对数功率侦测器包含一输入端耦接于该阻抗单元的该输出端，及一输出端用以输出该功率指示信号。

Description

放大装置
技术领域
本发明是关于一种用以降低负载效应的放大装置，特指一种借由提供适当的阻抗以降低负载效应的放大装置。
背景技术
为了侦测一组功率放大器的输入信号的功率，可将耦合器(coupler)耦接于该组功率放大器，再将对数功率侦测器耦接于耦合器。由于对数功率侦测器的输出信号可相关于该组功率放大器的输入信号，故对数功率侦测器的输出信号可用以指示该组功率放大器的输入信号的功率。上述电路结构虽可堪用，但耦合器会增加插入损耗(insertion loss)，而不利于信号质量。
在另一种电路结构中，可将对数功率侦测器直接耦接于一组功率放大器，且对数功率侦测器的输出信号可用以指示该组功率放大器的输入信号的功率。然而，对数功率侦测器所引发的负载效应(loading effect)会使该组功率放大器的输入信号、及对数功率侦测器的输出信号之间的线性度降低，导致难以透过量测对数功率侦测器的输出信号而得知该组功率放大器的输入信号的功率。
发明内容
实施例提供一种放大装置，包含一放大单元、一阻抗单元及一对数功率侦测器。该放大单元包含一输入端用以接收一射频信号，一输出端用以输出一放大射频信号，及一侦测端用以输出一侦测信号，该侦测信号相关于该射频信号。该阻抗单元是用以提供一阻抗，且该阻抗单元包含一输入端耦接于该放大单元的该侦测端及用以接收该侦测信号，及一输出端用以输出一功率信号。该对数功率侦测器是用以根据该功率信号产生一功率指示信号，且该对数功率侦测器包含一输入端耦接于该阻抗单元的该输出端，及一输出端用以输出该功率指示信号。该对数功率侦测器具有一并联结构。
另一实施例提供一种放大装置，包含一放大单元、一阻抗单元及一对数功率侦测器。该放大单元包含一输入端用以接收一射频信号，一输出端用以输出一放大射频信号，及一侦测端用以输出一侦测信号，该侦测信号相关于该射频信号。该阻抗单元是用以提供一阻抗，且该阻抗单元包含一输入端耦接于该放大单元的该侦测端及用以接收该侦测信号，及一输出端用以输出一功率信号。该对数功率侦测器是用以根据该功率信号产生一功率指示信号，且该对数功率侦测器包含一输入端耦接于该阻抗单元的该输出端，及一输出端用以输出该功率指示信号。该对数功率侦测器具有一级联结构。
附图说明
图1为实施例中，放大装置的示意图。
图2为另一实施例中，放大装置的示意图。
图3为实施例中，阻抗单元的示意图。
图4为另一实施例中，阻抗单元的示意图。
图5为另一实施例中，阻抗单元的示意图。
图6为另一实施例中，阻抗单元的示意图。
图7为另一实施例中，阻抗单元的示意图。
图8为另一实施例中，阻抗单元的示意图。
图9为实施例中，对数功率侦测器的结构。
图10为图9的对数功率侦测器的局部示意图。
图11为另一实施例中，对数功率侦测器的结构。
图12为实施例中，图11的对数功率侦测器的局部示意图。
图13为实施例中，操作单元的示意图。
图14、图15及图16为实施例中，以图2的阻抗单元处理的信号的波形图。
图17为实施例中，线性度不足的曲线示意图。
图18为实施例中，线性度足够的曲线示意图。
符号说明
100,200:放大装置
110:放大单元
120:阻抗单元
122,322,422:移相器
124,324,424,524,624,824:二极管
130:对数功率侦测器
150:匹配电路
526,626,720:放大器
A9,A11:加法器
AT1,AT2,AT3:衰减电路
BB:第三端
Ca,Ca1,Ca2,C2,C91,C92,C93,C9R,C111,C112,C11R,C13:电容
CV9,CV11:电流转电压转换器
GG:第四端
I4,I5:电流
IN:第一端
IT:结果信号
N9:节点
P1,P2,P3:路径
PD4,PD131:寄生二极管
Q4,Q5,Q102,Q122,Q131,Q132:晶体管
R7,R1,R5,R10,R9,R90,R104,R111,R112,R113,R11A,R124,R131,R132,R133:电阻
RA1,RA2,RA3,RA111,RA112,RA113:操作单元
S1:侦测信号
Sd:功率信号
So:放大射频信号
Spd:功率指示信号
SRFIN:射频信号
SRFOUT:输出信号
SS:第二端
V4,V5,V10,V12:电压
VREF0,VREF,VREF2,VREF3,VREF4,VREF5,VREF6:参考电压
Z1,Z2:阻抗
具体实施方式
图1为实施例中，放大装置100的示意图。放大装置100包含放大单元110及对数功率侦测器130。如图1所示，放大单元110包含输入端、输出端及侦测端，其中输入端用以接收射频信号SRFIN，输出端用以输出放大射频信号So，侦测端用以输出侦测信号S1，且侦测信号S1相关于射频信号SRFIN。对数功率侦测器130用以根据侦测信号S1产生功率指示信号Spd，对数功率侦测器130包含输入端及输出端，其中输入端耦接于放大单元110的侦测端，且输出端用以输出功率指示信号Spd。在一实施例中，对数功率侦测器130的输入端可耦接一电阻，而为了提高低功率(low power)区的分辨率(resolution)，则可省略该电阻。在一实施例中，放大装置100另包含匹配电路150(例如，匹配电感)耦接于放大单元110的输出端。
图2为另一实施例中，放大装置200的示意图。放大装置200相似于图1的放大装置100，但放大装置200另包含阻抗单元120。阻抗单元120用以提供预定阻抗，如图2所示，阻抗单元120包含输入端及输出端，其中输入端耦接于放大单元110的侦测端以接收侦测信号S1，且输出端用以输出功率信号Sd至对数功率侦测器130的输入端。图2中，对数功率侦测器130可根据功率信号Sd产生功率指示信号Spd。
在一实施例中，阻抗单元120的阻抗值可为放大单元110的阻抗值的5倍至7倍。
图2中，从阻抗单元120的输入端看入所得的阻抗Z1，可高于从对数功率侦测器130的输入端看入所得的阻抗Z2。
根据一实施例，对数功率侦测器130可具有并联(parallel)结构，也可具有级联(cascade)结构。关于并联结构及级联结构，将述于后文。
在一实施例中，若对数功率侦测器130具有级联结构，则从放大单元110看入对数功率侦测器130所得的阻抗不至于过低，故如图1所示，可不设置阻抗单元120。
在一实施例中，若对数功率侦测器130具有并联结构，则从放大单元110看入对数功率侦测器130所得的阻抗可能过低，此将引发负载效应，故可如图2所示设置阻抗单元120，以降低负载效应。根据另一实施例，若对数功率侦测器130具有级联结构，仍可如图2所示，设置阻抗单元120以调整阻抗。
如图1及图2所示，匹配电路150(例如，匹配电感)可耦接于放大单元110的输出端，以输出相关于射频信号SRFIN的输出信号SRFOUT。输出信号SRFOUT可被处理及解析，以求得载于射频信号SRFIN的信息。如图1及图2所示，可设置一组电容Ca以阻挡信号的直流部分。该组电容Ca可耦接于匹配电路150的输出端。在一实施例中，该组电容Ca包含第一电容Ca1及第二电容Ca1，第一电容Ca1可耦接于匹配电路150，并包含第一端以接收输出信号SRFOUT；第二电容Ca2包含第一端用以接收参考电压VREF0且第二端耦接于匹配电路150。参考电压VREF0可为地端电压。但本发明不限于此。
放大单元110可另包含n个串联的放大器，其中n为大于1的整数。放大单元110中，第i放大器的输出端可耦接于第(i+1)放大器的输入端，其中i为整数且0<i<n。放大单元110中，第1放大器的输入端是放大单元110的输入端，且第n放大器的输出端是放大单元110的输出端。第n放大器的输入端及输出端的一者，可为放大单元110的侦测端。在一实施例中，放大单元110中，最后一级放大器的输出端、或倒数第二级放大器的输出端，可为放大单元110的侦测端。但本发明不限于此。
图2中，放大单元110的侦测端可透过导电路径，直接电性连接于阻抗单元120的输入端。所述导电路径可为导线、金属路径或导电走线的至少一者。阻抗单元120可包含二极管。阻抗单元120可包含移相器(phase shifter)，举例而言，移相器可包含一组被动组件及/或一组衰减器，以于史密斯图(Smith Chart)中调整相位，从而调整阻抗。透过使用阻抗单元120，可提高及调整看入阻抗单元120所得的阻抗，从而改善相关于放大单元110的线性度。
图3为实施例中，阻抗单元120的示意图。如图3所示，阻抗单元120可包含串联的移相器322及二极管324，其中移相器322的输入端可耦接于阻抗单元120的输入端，移相器322的输出端可耦接于二极管322的输入端，且二极管324的输出端可耦接于阻抗单元120的输出端。
图4为另一实施例中，阻抗单元120的示意图。如图4所示，阻抗单元120可包含串联的二极管424及移相器422，其中二极管124的输入端可耦接于阻抗单元120的输入端，移相器422的输入端可耦接于二极管424的输出端，且移相器422的输出端可耦接于阻抗单元120的输出端。
图5为另一实施例中，阻抗单元120的示意图。如图5所示，阻抗单元120可包含串联的放大器526及二极管524，其中放大器526的输入端可耦接于阻抗单元120的输入端，及放大器526的输出端可耦接于二极管524的输入端，且二极管524的输出端可耦接于阻抗单元120的输出端。
图6为另一实施例中，阻抗单元120的示意图。如图6所示，阻抗单元120可包含串联的二极管624及放大器626，其中二极管624的输入端可耦接于阻抗单元120的输入端，放大器626的输入端可耦接于二极管624的输出端，且放大器626的输出端可耦接于阻抗单元120的输出端。
图7为另一实施例中，阻抗单元120的示意图。如图7所示，阻抗单元120可包含放大器720，其中放大器720的输入端可耦接于阻抗单元120的输入端，且放大器720的输出端可耦接于阻抗单元120的输出端。在一实施例中，放大器720可为单位增益放大器，用以操作为缓冲器。但本发明不限于此。
图8为另一实施例中，阻抗单元120的示意图。如图8所示，阻抗单元120可包含二极管824，且二极管824可包含晶体管Q4及晶体管Q5。晶体管Q5包含第一端、第二端及控制端，其中控制端耦接于晶体管Q5的第一端。晶体管Q4包含第一端、第二端及控制端，其中控制端耦接于晶体管Q5的控制端及二极管824的输入端。
阻抗单元120的二极管824的输出端，可耦接于晶体管Q4的第一端或第二端。于图8的举例中，二极管824的输出端是耦接于晶体管Q4的第二端，且晶体管Q4的控制端及第二端之间的寄生二极管PD4可提供二极管及整流器的功效。相对来说，若二极管824的输出端是耦接于晶体管Q4的第一端，则晶体管Q4的第一端及控制端之间寄生二极管可提供二极管的功效。晶体管Q4及晶体管Q5的每一者，可为双极性(bipolar)晶体管或金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect)晶体管。
如图8所示，阻抗单元120的二极管824可另包含电阻R1、电阻R5、电阻R10、电阻R9及电容C2，其中每一者可包含第一端及第二端。电阻R1的第一端用以接收参考电压VREF，且第二端耦接于晶体管Q5的第一端。电阻R5的第一端耦接于晶体管Q5的第二端，且第二端用以接收参考电压VREF2。参考电压VREF2可为地端电压。电阻R10的第一端可耦接于电阻R1的第一端，且第二端可耦接于晶体管Q4的第一端。电阻R9的第一端可耦接于晶体管Q4的第二端，且第二端可耦接于电阻R5的第二端。电容C2的第一端可耦接于二极管824的输入端，且第二端可耦接于晶体管Q4的控制端。二极管824可选择性地另包含电阻R7，电阻R7包含第一端及第二端，其中第一端耦接于二极管824的输入端，且第二端耦接于电容C2的第一端。上文提及的二极管324、二极管424、二极管524及二极管624的每一者，可具有图8的二极管824的结构，但本发明不限于此。
关于图8，阻抗单元120可进行温度补偿，从而在温度变化时，稳定功率信号Sd。举例来说，在图8中，电压V4及电压V5(例如，晶体管Q4及晶体管Q5的基极-射极电压)可为相等，其可表示为V4＝V5。当温度上升，电压V4及电压V5会下降。流经晶体管Q5的第一端的电流I5可表示为I5＝(VREF-V5-VREF2)÷(R1+R5)，其中参考电压VREF及参考电压VREF2可为定值。由于晶体管Q5及晶体管Q4构成电流镜，流经晶体管Q4的第一端的电流I4可被表示为I4＝I5。在此，晶体管Q5及晶体管Q4的控制端的电流可予以忽略以求简洁。如图8所示，晶体管Q4的第二端的电压位准可为电流I4及电阻R9的电阻值的乘积，其可表示为I4×R9。当电流I4增强，电阻R9两端的电压差会增加，且功率信号Sd的电压位准也随的增加。当温度上升，功率信号Sd的电压位准增加，可补偿功率信号Sd的电压位准的下降。换言之，当温度变化时，可进行温度补偿，从而稳定功率信号Sd。由于阻抗单元120可进行温度补偿以稳定功率信号Sd，故可随之稳定(如图2所示)功率指示信号Spd。
图9为实施例中，对数功率侦测器130的结构。图9的结构为并联结构，所述并联结构包含至少第一衰减电路AT1、第一操作单元RA1、第二衰减电路AT2及第二操作单元RA2。在一实施例中，其可另包含第三衰减电路AT3及第三操作单元RA3，但本发明不限于此。
第一衰减电路AT1及第二衰减电路AT2的每一者可包含第一端及第二端。第一操作单元RA1及第二操作单元RA2的每一者可包含第一端IN、第二端SS、第三端BB及第四端GG。
第一衰减电路AT1可用以于第一功率范围内衰减功率信号Sd，且第一衰减电路AT1的第一端可耦接于对数功率侦测器130的输入端。
第一操作单元RA1的第一端IN可耦接于第一衰减电路AT1的第二端。
第二衰减电路AT2可用以于第二功率范围内衰减功率信号Sd，且第二衰减电路AT2的第一端可耦接于对数功率侦测器130的输入端。
第二操作单元RA2的第一端IN可耦接于第二衰减电路AT2的第二端。
多个路径可分别耦接于二节点间，而形成并联结构。在一实施例中，如图9所示，相关于第一衰减电路AT1及第一操作单元RA1的路径P1可耦接于节点N9与加法器A9间，相关于第二衰减电路AT2及第二操作单元RA2的路径P2亦可耦接于节点N9与加法器A9间，因此，由节点N9观之，路径P1及路径P2可形成并联结构。但本发明不限于此。
除了第一衰减电路AT1、第二衰减电路AT2、第一操作单元RA1及第二操作单元RA2，对数功率侦测器130的并联结构还可扩展以包含更多衰减电路及操作单元。例如图9所示，对数功率侦测器130可另包含第三衰减电路AT3及第三操作单元RA3，以形成路径P3。由节点N9观之，路径P3可与路径P1及路径P2共同形成并联结构。除了第一衰减电路AT1及第二衰减电路AT2可如上述用以衰减功率信号Sd，第三衰减电路AT3可用以于第三功率范围内衰减功率信号Sd。
上述的第一功率范围、第二功率范围及第三功率范围可形成一功率范围，当射频信号SRFIN(如图1及图2所示)的功率在该功率范围之内，则可根据对数功率侦测器130所产生的功率指示信号Spd侦测射频信号SRFIN的功率。
举例而言，第一功率范围可为5至15dbm(decibel-milliwatts，分贝毫瓦)，第二功率范围可为15至20dbm，且第三功率范围可为20至30dbm。因此，第一功率范围、第二功率范围及第三功率范围形成的功率范围可为5至30dbm。于此例中，当射频信号SRFIN的功率在5至30dbm之内，则可根据对数功率侦测器130所产生的功率指示信号Spd侦测射频信号SRFIN的功率。在此功率范围(5至30dbm)中，功率指示信号Spd的位准及射频信号SRFIN的功率之间可呈正相关及线性相关，其可如下文的图18所示。
如图9所示，可选择性设置电阻R90，电阻R90可耦接于对数功率侦测器130及节点N9以调整信号的强度。电容C91可耦接于节点N9及第一衰减电路AT1以阻挡信号的直流部分。同理，电容C92可耦接于节点N9及第二衰减电路AT2以阻挡信号的直流部分，且电容C93可耦接于节点N9及第三衰减电路AT3以阻挡信号的直流部分。
在一实施例中，第一衰减电路AT1、第二衰减电路AT2及第三衰减电路AT3的每一者可包含一电阻，该电阻的第一端及第二端可分别耦接至对应的衰减电路的第一端及第二端。但本发明不限于此。
如图9所示，电阻R91可包含第一端及第二端，其中第一端可接收参考电压VREF3，且第二端可耦接至第一操作单元RA1的第三端BB。电阻R91可为偏压电阻，用以产生及提供偏压电压至第一操作单元RA1。
同理，电阻R92可包含第一端及第二端，其中第一端可接收参考电压VREF3，且第二端可耦接至第二操作单元RA2的第三端BB。电阻R92可为偏压电阻，用以产生及提供偏压电压至第二操作单元RA2。同理，电阻R93可接收参考电压VREF3以产生及提供偏压电压至第三操作单元RA3的第三端BB。
如图9所示，第一操作单元RA1、第二操作单元RA2及第三操作单元RA3的每一者的第四端GG可用以接收参考电压VREF4，参考电压VREF4可例如为地端电压。
对数功率侦测器130的操作单元(例如，图9的操作单元RA1、RA2及RA3)可形成整流放大电路以整流及放大信号。
如图9所示，对数功率侦测器130可另包含加法器A9及电流转电压电路CV9。
加法器A9可包含第一端、第二端及控制端，其中包含第一端可接收供电电压(例如，参考电压VREF3)，第二端可输出结果信号IT，且控制端可耦接于第一操作单元RA1及第二操作单元RA2的第二端SS。在一实施例中，加法器A9的控制端可耦接于第一操作单元RA1、第二操作单元RA2及第三操作单元RA3的第二端SS。
电流转电压电路CV9可根据结果信号IT产生功率指示信号Spd，电流转电压电路CV9可包含第一端及第二端，其中第一端可耦接于加法器A9的第二端及对数功率侦测器130的输出端，且第二端可接收参考电压(例如，参考电压VREF4)。结果信号IT可为电流信号，且功率指示信号Spd可为电压信号。
如图9所示，对数功率侦测器130可另包含电容C9R，电容C9R包含第一端及第二端，其中第一端可耦接于对数功率侦测器130的输出端，且第二端可接收参考电压(例如，参考电压VREF4)。电容C9R可为整流组件。
图10为实施例中，图9的对数功率侦测器130的局部示意图。图10提供加法器A9及电流转电压电路CV9的进一步细节。如图10所示，加法器A9可包含晶体管Q102，晶体管Q102可包含第一端、第二端及控制端，分别耦接于加法器A9的第一端、第二端及控制端。电流转电压电路CV9可包含电阻R104，电阻R104可包含第一端及第二端，分别耦接于电流转电压电路CV9的第一端及第二端。
关于图9及图10，对数功率侦测器130可进行温度补偿，以于温度变化时，稳定功率指示信号Spd。结果信号IT(例如，电流信号)及图10的电压V10(例如，晶体管Q102的基极-射级电压)的关系，可近似于二极管的电流-电压(I-V)特性。因此，当温度上升，电压V10可随之下降，且结果信号IT可随之上升。由于功率指示信号Spd(例如，电压信号)的电压位准可近似于结果信号IT的电流值及电阻R104的阻值的乘积，故当结果信号IT较大，则可使电阻R104两端的跨电压较大。因此，当温度上升，功率指示信号Spd的电压位准的增加，可补偿功率指示信号Spd的电压位准的下降。换言之，当温度变化时，可进行温度补偿，从而稳定功率指示信号Spd。
图11为另一实施例中，对数功率侦测器130的结构。图11的结构为级联(cascade)结构，所述级联结构包含至少第一操作单元RA111、第一衰减电路AT111及第二操作单元RA112。如图11所示，对数功率侦测器130的级联结构可另包含更多衰减电路及操作单元，例如第二衰减电路AT112及第三操作单元RA113。但本发明不限于此。
如图11所示，第一衰减电路AT111及第二衰减电路AT112的每一者可包含第一端及第二端。第一操作单元RA111、第二操作单元RA112及第三操作单元RA113的每一者可包含第一端IN、第二端SS、第三端BB及第四端GG。
如图11所示，关于第一操作单元RA111，其第一端IN可耦接于对数功率侦测器130的输入端。关于第一衰减电路AT111，其第一端可耦接于第一操作单元RA111的第三端BB。关于第二操作单元RA112，其第一端IN可耦接于第一衰减单元AT111的第二端。关于第二衰减单元AT112，其第一端可耦接于第二操作单元RA112的第三端BB。关于第三操作单元RA113，其第一端IN可耦接于第二衰减单元AT112的第二端。
如图11所示，对数功率侦测器130可另包含电阻R111、电阻R112、电阻R113及电阻R11A。关于电阻R111，其第一端可接收参考电压VREF5，且第二端可耦接于第一操作单元RA111的第三端BB。关于电阻R112，其第一端可接收参考电压VREF5，且第二端可耦接于第二操作单元RA112的第三端BB。关于电阻R113，其第一端可接收参考电压VREF5，且第二端可耦接于第三操作单元RA113的第三端BB。电阻R111、电阻R112及电阻R113可为偏压电阻，用以分别产生及提供偏压电压至第一操作单元RA111、第二操作单元RA112及第三操作单元RA113。
如图11所示，对数功率侦测器130可另包含电容C111及电容C112。关于电容C111，其第一端可耦接于第一操作单元RA111的第三端BB，且第二端可耦接于第一衰减电路AT111的第一端。关于电容C112，其第一端可耦接于第二操作单元RA112的第三端BB，且第二端可耦接于第二衰减电路AT112的第一端。
在一实施例中，第一衰减电路AT111及第二衰减电路AT112的每一者可包含一电阻，该电阻可包含第一端及第二端，分别耦接于对应的衰减电路的第一端及第二端。但本发明不限于此。
如图11所示，对数功率侦测器130可另包含电阻R11A、加法器A11及电流转电压电路CV11。电阻R11A可包含第一端及第二端，其中第一端可接收参考电压VREF5，且第二端可耦接于第三操作单元RA113的第二端SS及加法器A11的控制端。电阻R11A可为偏压电阻，用以产生及提供偏压电压至加法器A11。加法器A11可包含第一端、第二端及控制端，其中第一端可接收供电电压(例如，参考电压VREF5)，第二端可输出结果信号IT，且控制端可耦接于第一操作单元RA111、第二操作单元RA112及第三操作单元RA113的第二端SS。电流转电压电路CV11可根据结果信号IT产生功率指示信号Spd，电流转电压电路CV11可包含第一端及第二端，其中第一端可耦接于加法器A11的第二端及对数功率侦测器130的输出端，且第二端可接收参考电压VREF6。举例而言，参考电压VREF6可为地端电压。结果信号IT可为电流信号，且功率指示信号Spd可为电压信号。
如图11所示，对数功率侦测器130可另包含电容C11R，电容C11R包含第一端及第二端，其中第一端可耦接于对数功率侦测器130的输出端，且第二端可接收参考电压(例如，参考电压VREF6)。电容C11R可为整流组件。
图12为实施例中，图11的对数功率侦测器130的局部示意图。如图12所示，加法器A11可包含晶体管Q122，晶体管Q122可包含第一端、第二端及控制端，分别耦接于加法器A11的第一端、第二端及控制端。电流转电压电路CV11可包含电阻R124，电阻R124可包含第一端及第二端，分别耦接于电流转电压电路CV11的第一端及第二端。
关于图11及图12，对数功率侦测器130可进行温度补偿。结果信号IT(例如，电流信号)及图12的电压V12(例如，晶体管Q122的基极-射级电压)的关系，可近似于二极管的电流-电压(I-V)特性。因此，当温度上升，电压V12可随之下降，且结果信号IT可随之上升。由于功率指示信号Spd(例如，电压信号)的电压位准可近似于结果信号IT的电流值及电阻R124的阻值的乘积，故当结果信号IT较大，则可使电阻R124两端的跨电压较大。因此，当温度上升，功率指示信号Spd的电压位准的增加，可补偿功率指示信号Spd的电压位准的下降。换言之，当温度变化时，可进行温度补偿，从而稳定功率指示信号Spd。
关于图9的第一操作单元RA1、第二操作单元RA2及第三操作单元RA3及图11的第一操作单元RA111、第二操作单元RA112及第三操作单元RA113，其中每一操作单元(下文称为RA)的电路可如图13所示。图13为实施例中，操作单元RA的示意图。操作单元RA可包含电阻R131、电阻R132、电阻R133，晶体管Q131、晶体管Q132及电容C13。晶体管Q131可包含第一端、第二端及控制端，其中第二端可耦接于操作单元RA的第四端GG。关于电阻R131，其第一端可耦接于操作单元RA的第一端IN，且第二端可耦接于晶体管Q131的第一端。关于电阻R132，其第一端可耦接于操作单元RA的第三端BB，且第二端可耦接于晶体管Q131的控制端。晶体管Q132可包含第一端、第二端及控制端，其中第一端可耦接于操作单元RA的第二端SS，且第二端可耦接于操作单元RA的第四端GG。关于电阻R133，其第一端可耦接于操作单元RA的第三端BB，且第二端可耦接于晶体管Q132的控制端。关于电容C13，其第一端可耦接于晶体管Q132的控制端，且第二端可耦接于晶体管Q132的第二端。如图13所示，晶体管Q131的第一端及控制端之间可形成寄生二极管PD131，且寄生二极管PD131可提供整流器的功效。晶体管Q131可用以提供偏压电压至晶体管Q132，且晶体管Q132可操作为放大器。因此，操作单元RA可为整流放大电路。
图14、图15及图16为实施例中，以图2的阻抗单元120处理的信号的波形图。阻抗单元120可为整流及滤波电路。图14可为射频信号的波形。经过半波整流，图14的波形可如图15所示。若信号另被滤波，则可得图16所示的包络波形。
图17为实施例中，线性度不足的曲线示意图。如图17及图2所示，图17的横轴是关于射频信号SRFIN的功率，且图17的纵轴是关于阻抗单元120产生的功率信号Sd的电压位准。如图17所示，于5dbm至30dbm的功率范围内，曲线的曲率较高，故较难透过测量功率信号Sd的电压位准来测量射频信号SRFIN的功率。此外，如前文所述，由于阻抗单元120内的电流镜(例如图8所示)可进行温度补偿，故图17中关于25℃及85℃的两曲线可彼此接近。
图18为实施例中，线性度足够的曲线示意图。如图18及图2所示，图18的横轴是关于射频信号SRFIN的功率，且图18的纵轴是关于对数功率侦测器130产生的功率指示信号Spd的电压位准。如图18所示，于5dbm至30dbm的功率范围内，曲线的曲率较低，故较易透过测量功率指示信号Spd的电压位准来测量射频信号SRFIN的功率。
综上，透过实施例提供的放大装置100及放大装置200，可借由较小的尺寸减低由插入损耗、负载效应及线性度不足所导致的问题，透过量测对数功率侦测器130产生的功率指示信号Spd，可更佳地量测输入放大单元110的信号功率。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的同等变化与修饰，皆应属本发明的涵盖范围。

Claims (20)

1.一种放大装置，其特征在于，其包含：
一放大单元，包含一输入端用以接收一射频信号，一输出端用以输出一放大射频信号，及一侦测端用以输出一侦测信号，其中该侦测信号相关于该射频信号；
一阻抗单元，用以提供一阻抗，该阻抗单元包含一输入端耦接于该放大单元的该侦测端及用以接收该侦测信号，及一输出端用以输出一功率信号；及
一对数功率侦测器，用以根据该功率信号产生一功率指示信号，该对数功率侦测器包含一输入端耦接于该阻抗单元的该输出端，及一输出端用以输出该功率指示信号；
其中该对数功率侦测器具有一并联结构。
2.如权利要求1所述的放大装置，其特征在于，其中该放大单元另包含n个放大器，该n个放大器是为串联，该n个放大器的一第一放大器的一输入端是该放大单元的该输入端，该n个放大器的一第n放大器的一输出端是该放大单元的该输出端，该n个放大器的该第n放大器的一输入端及该输出端之一者是该放大单元的该侦测端，其中，n为大于1的整数。
3.如权利要求1所述的放大装置，其特征在于，其中该阻抗单元另包含：
一二极管，包含一输入端及一输出端。
4.如权利要求3所述的放大装置，其特征在于，其中该阻抗单元另包含：
一移相器，包含一输入端耦接于该阻抗单元的该输入端，及一输出端耦接于该二极管的该输入端。
5.如权利要求3所述的放大装置，其特征在于，其中该阻抗单元另包含：
一移相器，包含一输入端耦接于该二极管的该输出端，及一输出端耦接于该阻抗单元的该输出端。
6.如权利要求3所述的放大装置，其特征在于，其中该阻抗单元另包含：
一放大器，包含一输入端耦接于该阻抗单元的该输入端，及一输出端耦接于该二极管的该输入端。
7.如权利要求3所述的放大装置，其特征在于，其中该阻抗单元另包含：
一放大器，包含一输入端耦接于该二极管的该输出端，及一输出端耦接于该阻抗单元的该输出端。
8.如权利要求3所述的放大装置，其特征在于，其中该阻抗单元的该二极管另包含：
一第一晶体管，包含一第一端，一第二端，及一控制端耦接于该第一晶体管的该第一端；及
一第二晶体管，包含一第一端，一第二端，及一控制端耦接于该第一晶体管的该控制端及该二极管的该输入端。
9.如权利要求8所述的放大装置，其特征在于，其中该第一晶体管及该第二晶体管的每一者是一双极性晶体管或一金属氧化物半导体场效应晶体管场效晶体管。
10.如权利要求8所述的放大装置，其特征在于，其中该二极管的该输出端是耦接于该第二晶体管的该第一端或该第二端。
11.如权利要求8所述的放大装置，其特征在于，其中该阻抗单元的该二极管另包含：
一第一电阻，包含一第一端，及一第二端耦接于该第一晶体管的该第一端；
一第二电阻，包含一第一端耦接于该第一晶体管的该第二端，及一第二端；
一第三电阻，包含一第一端耦接于该第一电阻的该第一端，及一第二端耦接于该第二晶体管的该第一端；
一第四电阻，包含一第一端耦接于该第二晶体管的该第二端，及一第二端；及
一第一电容，包含一第一端耦接于该二极管的该输入端，及一第二端耦接于该第二晶体管的该控制端。
12.如权利要求11所述的放大装置，其特征在于，其中该阻抗单元的该二极管另包含：
一第五电阻，包含一第一端耦接于该二极管的该输入端，及一第二端耦接于该第一电容的该第一端。
13.如权利要求1所述的放大装置，其特征在于，其中该阻抗单元另包含一单位增益放大器。
14.如权利要求1所述的放大装置，其特征在于，其中该阻抗单元的一阻抗值为该放大单元的一阻抗值的5至7倍。
15.如权利要求1所述的放大装置，其特征在于，其中该对数功率侦测器另包含：
一第一衰减电路，用以于一第一功率范围内衰减该功率信号，该第一衰减电路包含一第一端耦接于该对数功率侦测器的该输入端，及一第二端；
一第一操作单元，包含一第一端耦接于该第一衰减电路的该第二端，及一第二端；
一第二衰减电路，用以于一第二功率范围内衰减该功率信号，该第二衰减电路包含一第一端耦接于该对数功率侦测器的该输入端，及一第二端；及
一第二操作单元，包含一第一端耦接于该第二衰减电路的该第二端，及一第二端；
其中该对数功率侦测器的该并联结构包含至少该第一衰减电路，该第一操作单元，该第二衰减电路及该第二操作单元。
16.如权利要求15所述的放大装置，其特征在于，其中该对数功率侦测器另包含：
一加法器，包含一第一端，一第二端用以输出一结果信号，及一控制端耦接于该第一操作单元的该第二端及该第二操作单元的该第二端；及
一电流转电压电路，用以根据该结果信号产生该功率指示信号，该电流转电压电路包含一第一端耦接于该加法器的该第二端及该对数功率侦测器的该输出端，及一第二端；
其中该结果信号是一电流信号，及该功率指示信号是一电压信号。
17.如权利要求16所述的放大装置，其特征在于，其中：
该加法器包含一晶体管，包含一第一端耦接于该加法器的该第一端，一第二端耦接于该加法器的该第二端，及一控制端耦接于该加法器的该控制端；及
该电流转电压电路包含一电阻，包含一第一端耦接于该电流转电压电路的该第一端，及一第二端耦接于该电流转电压电路的该第二端。
18.如权利要求1所述的放大装置，其特征在于，其中从该阻抗单元的该输入端看入所得的一第一阻抗，是高于从该对数功率侦测器的该输入端看入所得的一第二阻抗。
19.如权利要求1所述的放大装置，其特征在于，其中该放大单元的该侦测端是透过一导电路径，直接电性连接于该阻抗单元的该输入端。
20.一种放大装置，其特征在于，其包含：
一放大单元，包含一输入端用以接收一射频信号，一输出端用以输出一放大射频信号，及一侦测端用以输出一侦测信号，其中该侦测信号相关于该射频信号；
一阻抗单元，用以提供一阻抗，该阻抗单元包含一输入端耦接于该放大单元的该侦测端及用以接收该侦测信号，及一输出端用以输出一功率信号；及
一对数功率侦测器，用以根据该功率信号产生一功率指示信号，该对数功率侦测器包含一输入端耦接于该阻抗单元的该输出端，及一输出端用以输出该功率指示信号；
其中该对数功率侦测器具有一级联结构。
CN202210550252.6A 2021-05-21 2022-05-20 放大装置 Pending CN115378375A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163191336P 2021-05-21 2021-05-21
US63/191,336 2021-05-21

Publications (1)

Publication Number Publication Date
CN115378375A true CN115378375A (zh) 2022-11-22

Family

ID=84060049

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210550256.4A Pending CN115378376A (zh) 2021-05-21 2022-05-20 放大装置
CN202210550252.6A Pending CN115378375A (zh) 2021-05-21 2022-05-20 放大装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210550256.4A Pending CN115378376A (zh) 2021-05-21 2022-05-20 放大装置

Country Status (3)

Country Link
US (2) US20220376661A1 (zh)
CN (2) CN115378376A (zh)
TW (2) TWI813299B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744316B2 (en) * 2001-04-19 2004-06-01 Motorola, Inc. Method and apparatus far reduction of distortion in a transmitter
US6885242B2 (en) * 2003-06-30 2005-04-26 Motorola, Inc. Feedforward linear amplifier
CN101772887B (zh) * 2007-07-05 2013-04-24 斯盖沃克斯瑟路申斯公司 用于功率控制环中的饱和检测和校正的系统和方法
WO2012075436A2 (en) * 2010-12-03 2012-06-07 Skyworks Solutions, Inc. Systems and methods for power control in a multiple standard mobile transmitter
TWI607632B (zh) * 2016-12-30 2017-12-01 立積電子股份有限公司 訊號偵測器
TWI716817B (zh) * 2019-02-19 2021-01-21 立積電子股份有限公司 其電晶體都是雙極性接面型電晶體的功率偵測器
TWI716988B (zh) * 2019-08-30 2021-01-21 立積電子股份有限公司 對數功率偵測器

Also Published As

Publication number Publication date
CN115378376A (zh) 2022-11-22
TW202247599A (zh) 2022-12-01
TW202247597A (zh) 2022-12-01
TWI813300B (zh) 2023-08-21
US20220376663A1 (en) 2022-11-24
TWI813299B (zh) 2023-08-21
US20220376661A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
US10270395B2 (en) Envelope tracking current bias circuit with offset removal function and power amplifier
TW546835B (en) Integrated power detector with temperature compensation
US7990221B2 (en) Detector circuit and system for a wireless communication
EP1580881B1 (en) High-frequency power amplifier and communication apparatus
US7911279B2 (en) Amplifier with bias circuit providing improved linearity
US7193460B1 (en) Circuit for controlling power amplifier quiescent current
CN100527604C (zh) 功率放大器
TWI532999B (zh) 功率檢測器、檢測rf輸入信號之功率之方法、及檢測功率之方法
AU6416794A (en) Power amplifier bias control circuit and method
KR101101545B1 (ko) 씨모스 전력 증폭장치 및 그 온도 보상 회로
TWI639299B (zh) 電流補償電路
JP3678939B2 (ja) 温度補償を行ったａｇｃ回路
JP4343060B2 (ja) 受信信号強度測定回路、受信信号強度検出回路および無線受信機
CN115378375A (zh) 放大装置
US6636099B2 (en) Logarithmic amplifier with temperature compensated detection scheme
US11223337B2 (en) Logarithmic power detector
US11177784B2 (en) Method and apparatus for compensating power amplifier performance
JP2009177240A (ja) 半導体集積回路とそれに設けられた特性校正回路
US11171612B2 (en) Gain modulation circuit
US6750713B1 (en) Variable gain amplifier
JP2005197904A (ja) 増幅器及び半導体集積回路
CN109669505B (zh) 包络跟踪电流偏置电路和功率放大装置
US20120149315A1 (en) Detector Device, and Amplification Device, Transmission Device, and Communication Device Using the Detector Device
TWM636401U (zh) 通訊設備的功率偵測裝置
CN117713723A (zh) 差分放大器以及信号的差分放大方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination