CN115377223A - 薄膜晶体管基板和包括该薄膜晶体管基板的显示装置 - Google Patents

薄膜晶体管基板和包括该薄膜晶体管基板的显示装置 Download PDF

Info

Publication number
CN115377223A
CN115377223A CN202210551300.3A CN202210551300A CN115377223A CN 115377223 A CN115377223 A CN 115377223A CN 202210551300 A CN202210551300 A CN 202210551300A CN 115377223 A CN115377223 A CN 115377223A
Authority
CN
China
Prior art keywords
thin film
film transistor
region
charge injection
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210551300.3A
Other languages
English (en)
Inventor
金根佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115377223A publication Critical patent/CN115377223A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及薄膜晶体管基板和包括该薄膜晶体管基板的显示装置。该薄膜晶体管基板包括：基板；半导体层，在基板上，其中，半导体层包括第一导电区、第二导电区以及在第一导电区与第二导电区之间的第一沟道区；栅绝缘层，在半导体层上，其中，栅绝缘层包括与第一沟道区的一部分重叠并且注入有带电离子的第一电荷注入区；以及第一栅电极，在栅绝缘层上以与第一沟道区重叠。第一电荷注入区偏向第一导电区或第二导电区。

Description

薄膜晶体管基板和包括该薄膜晶体管基板的显示装置
本申请要求2021年5月18日提交的第10-2021-0064213号韩国专利申请的优先权和从其获得的所有权益，该申请的全部内容通过引用合并于此。
技术领域
一个或多个实施例涉及薄膜晶体管基板和包括该薄膜晶体管基板的显示装置。
背景技术
显示装置被配置成可视地显示数据。显示装置可以用作诸如移动电话的小型产品或诸如电视的大型产品的显示器。
显示装置通常包括接收电信号并发光以向外部显示图像的多个像素。像素中的每个像素可以包括显示元件。例如，在各种类型的显示装置当中，有机发光显示器包括作为显示元件的有机发光二极管(“OLED”)。
通常，显示装置包括薄膜晶体管和电容器以控制像素的光发射。例如，薄膜晶体管可以包括包含多晶硅的半导体层和与该半导体层的至少一部分重叠的栅电极。半导体层包括沟道区以及在沟道区的两侧掺杂有杂质的源区和漏区。薄膜晶体管可能由于短沟道效应或热电子效应而生成泄漏电流。相应地，已经提出了各种方法来防止这样的泄漏电流。
发明内容
一个或多个实施例包括薄膜晶体管基板以及包括该薄膜晶体管基板的显示装置，在该薄膜晶体管基板中，泄漏电流的发生被有效地防止或基本最小化。
根据本发明的实施例，薄膜晶体管基板包括：基板；半导体层，在基板上，其中，半导体层包括第一导电区、第二导电区以及在第一导电区与第二导电区之间的第一沟道区；栅绝缘层，在半导体层上，其中，栅绝缘层包括与第一沟道区的一部分重叠并且注入有带电离子的第一电荷注入区；以及第一栅电极，在栅绝缘层上以与第一沟道区重叠。
在实施例中，第一电荷注入区可以偏向第一导电区或第二导电区。
在实施例中，第一导电区和第二导电区可以包括P型掺杂剂，并且被注入到第一电荷注入区中的带电离子可以具有负电荷。
在实施例中，被注入到第一电荷注入区中的带电离子可以包括选自F-、Cl-、O2-和P3-中的至少一种。
在实施例中，被注入到第一电荷注入区中的带电离子的浓度可以小于被掺杂到第一导电区和第二导电区中的掺杂剂的浓度。
在实施例中，第一电荷注入区的面积可以小于第一沟道区的面积的约一半(1/2)。
在实施例中，第一电荷注入区的宽度可以小于第一沟道区的宽度的约一半(1/2)。
在实施例中，第一电荷注入区可以偏向第二导电区，并且第二导电区可以是漏区。
在实施例中，半导体层可以进一步包括与第一沟道区隔开的第二沟道区，并且栅绝缘层可以进一步包括与第二沟道区重叠的第二电荷注入区，其中，第二导电区可以在第一沟道区与第二沟道区之间。
在实施例中，第一电荷注入区的中心与第二导电区之间的距离可以小于第一沟道区的中心与第二导电区之间的距离，并且第二电荷注入区的中心与第二导电区之间的距离可以小于第二沟道区的中心与第二导电区之间的距离。
附图说明
通过参照附图进一步详细地描述实施例，本发明的以上和其它特征将变得更显而易见，在附图中：
图1是示意性地图示根据实施例的薄膜晶体管基板的平面图；
图2是图1的薄膜晶体管基板的沿线I-I'截取的截面图；
图3是示意性地图示根据可替代的实施例的薄膜晶体管基板的平面图；
图4是图3的薄膜晶体管基板的沿线II-II'截取的截面图；
图5是示意性地图示根据另一可替代的实施例的薄膜晶体管基板的平面图；
图6是图5的薄膜晶体管基板的沿线III-III'截取的截面图；
图7A至图7D是图示根据实施例的制造薄膜晶体管基板的方法的示意性截面图；
图8是用于比较引入电荷注入区之前和之后的泄漏电流的仿真图；
图9是示意性地图示根据实施例的显示装置的平面图；
图10是图示根据实施例的被配置成对像素进行驱动的像素电路以及连接到该像素电路的显示元件的等效电路图；
图11是图示根据可替代的实施例的被配置成对像素进行驱动的像素电路以及连接到该像素电路的显示元件的等效电路图；
图12是图示根据另一可替代的实施例的被配置成对像素进行驱动的像素电路以及连接到该像素电路的显示元件的等效电路图；
图13是示意性地图示根据实施例的显示装置的截面图；
图14是示意性地图示根据可替代的实施例的显示装置的截面图；并且
图15是示意性地图示根据另一可替代的实施例的显示装置的截面图。
具体实施方式
现在将在下文中参照在其中示出各种实施例的附图更充分地描述本发明。然而，本发明可以以许多不同的形式来体现，并且不应被解释为限于本文中阐述的实施例。相反，提供这些实施例使得本公开将是透彻的和完整的，并将向本领域技术人员充分地传达本发明的范围。相同的附图标记始终指相同的元件。
将理解，当元件被称为“在”另一元件“上”时，该元件可以直接在另一元件上，或者在该元件和另一元件之间可以存在居间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在居间元件。
将理解，尽管术语“第一”、“第二”、“第三”等可以在本文中被用于描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区、层或部分与另一元件、部件、区、层或部分区分开。因此，以下讨论的第一元件、部件、区、层或部分可以被称为第二元件、部件、区、层或部分，而不脱离本文中的教导。
本文中使用的术语仅用于描述具体实施例的目的，并且不旨在限制。如本文中使用的，“一”、“该(所述)”和“至少一个”不指代数量的限制，并且旨在包括单数和复数两者，除非上下文另外明确指示。例如，“元件”与“至少一个元件”具有相同的含义，除非上下文另外明确指示。“至少一个”不应被解释为限于“一”。“或”意味着“和/或”。如本文中使用的，术语“和/或”包括关联列出的项目中的一个或多个的任意和所有组合。将进一步理解，当在本说明书中使用时，术语“包括”或“包含”指明所陈述的特征、区、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其它特征、区、整体、步骤、操作、元件、部件和/或其组的存在或附加。
此外，在本文中可以使用诸如“下”或“底”以及“上”或“顶”的相对术语来描述如附图中图示的一个元件相对于另一元件的关系。将理解，相对术语旨在涵盖除附图中描绘的方位之外的设备的不同方位。例如，如果附图中的一个附图中的设备被翻转，则被描述为在其它元件的“下”侧的元件将随之被定向为在其它元件的“上”侧。因此，取决于附图的具体方位，术语“下”可以涵盖“下”和“上”两种方位。类似地，如果附图中的一个附图中的设备被翻转，则被描述为在其它元件“下方”或“下面”的元件将随之被定向为在其它元件“上方”。因此，术语“下方”或“下面”可以涵盖上方和下方两种方位。
此外，为了便于解释，附图中的元件的尺寸可能被夸大或缩小。例如，由于为了便于解释而任意地图示附图中的元件的尺寸和厚度，所以本公开不限于此。
当特定实施例可以被不同地实现时，特定的工艺顺序可以与所描述的顺序不同地被执行。例如，两个连续描述的工艺可以基本同时执行或者以与所描述的顺序相反的顺序被执行。
考虑到讨论中的测量和与具体量的测量相关联的误差(即测量系统的限制性)，如本文中使用的，“约”或“近似”包括所陈述的值并且意味着在由本领域普通技术人员确定的具体值的可接受偏差范围内。例如，“约”可以意味着在一个或多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％或±5％内。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。将进一步理解，诸如那些在常用词典中定义的术语应被解释为具有与它们在相关技术和本公开的背景中的含义一致的含义，并且将不以理想化的或过于正式的意义来解释，除非在本文中特意地如此定义。
将进一步理解，当层、区或部件被称为彼此连接时，它们可以直接彼此连接或者通过它们之间的居间层、区或部件间接地彼此连接。例如，当层、区或部件被称为彼此电连接时，它们可以直接彼此电连接或者通过它们之间的居间层、区或部件间接地彼此电连接。
在本文中，参照是理想化的实施例的示意性图示的截面图示来描述实施例。因此，可以预期例如由于制造技术和/或公差而导致的图示的形状的变化。因此，本文中描述的实施例不应被解释为限于如本文中图示的区的具体形状，而应包括由于例如制造导致的形状的偏差。例如，被图示或被描述为平坦的区通常可以具有粗糙的和/或非线性的特征。此外，图示的尖角可以是被倒圆的。因此，附图中图示的区本质上是示意性的，并且附图中图示的区的形状不旨在图示区的精确的形状并且不旨在限制本发明的范围。
x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以在更广泛的意义上被解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示不彼此垂直的不同方向。
在下文中，将参照附图详细描述本发明的实施例。
图1是示意性地图示根据实施例的薄膜晶体管基板10的平面图，并且图2是图1的薄膜晶体管基板10的沿线I-I'截取的截面图。
参照图1和图2，薄膜晶体管基板10的实施例可以包括基板100和在基板100上的薄膜晶体管TFT。在本文中，薄膜晶体管基板10可以指包括薄膜晶体管TFT的任何设备。在一个实施例中，例如，薄膜晶体管基板10可以是布置有多个薄膜晶体管TFT的薄膜晶体管阵列基板或者诸如有机发光显示器、无机发光显示器或液晶显示器的显示装置。
在实施例中，薄膜晶体管TFT包括半导体层210、栅绝缘层112和栅电极230。半导体层210在基板100上，并且包括第一导电区210a、第二导电区210b以及在第一导电区210a与第二导电区210b之间的沟道区210c。栅绝缘层112在半导体层210上，并且包括与沟道区210c部分地重叠(或与沟道区210c的一部分重叠)并注入有带电离子的电荷注入区CIR。栅电极230在栅绝缘层112上以与沟道区210c重叠。在实施例中，电荷注入区CIR可以偏向第一导电区210a或第二导电区210b，即，被布置成比第一导电区210a和第二导电区210b中的一个更靠近第一导电区210a和第二导电区210b中的另一个。
基板100可以包括玻璃材料、陶瓷材料、金属材料或柔性或可弯曲材料。在基板100是柔性或可弯曲的实施例中，基板100可以包括诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素的聚合物树脂。
基板100可以具有单层结构或多层结构，每层包括选自以上描述的材料中的至少一种。在基板100具有多层结构的实施例中，基板100可以进一步包括无机层。在实施例中，基板100可以具有有机/无机/有机结构。
缓冲层111可以在基板100上。缓冲层111可以防止杂质离子的扩散以及湿气或环境空气的渗透，并且可以提供平坦化的表面。缓冲层111可以包括诸如氧化物或氮化物的无机材料、有机材料或者有机/无机复合材料，并且可以具有单层结构或多层结构，每层包括无机材料或有机材料。在实施例中，缓冲层111可以包括氧化硅(SiO2)、氮化硅(SiNx)或氧氮化硅(SiOxNy)。
薄膜晶体管基板10可以进一步包括在基板100与缓冲层111之间的阻挡层(未图示)。阻挡层可以防止或最小化杂质从基板100等渗入半导体层210中。阻挡层可以包括诸如氧化物或氮化物的无机材料、有机材料或者有机/无机复合材料，并且可以具有单层结构或多层结构，每层包括无机材料或有机材料。
薄膜晶体管TFT可以在缓冲层111上。薄膜晶体管TFT可以包括形成有或限定有沟道的半导体层210、被施加有电场以形成沟道的栅电极230以及在半导体层210与栅电极230之间的栅绝缘层112。
半导体层210可以包括非晶硅或多晶硅。半导体层210可以包括第一导电区210a、第二导电区210b和沟道区210c。
在薄膜晶体管TFT是P型晶体管的实施例中，第一导电区210a和第二导电区210b可以掺杂有诸如III族元素的P型掺杂剂。在薄膜晶体管TFT是N型晶体管的实施例中，第一导电区210a和第二导电区210b可以掺杂有诸如V族元素的N型掺杂剂。在这样的实施例中，第一导电区210a和第二导电区210b中的一个可以是源区，并且第一导电区210a和第二导电区210b中的另一个可以是漏区。
图1图示了沟道区210c被提供成直线或具有线性形状的实施例，但是本公开不限于此。在可替代的实施例中，沟道区210c或半导体层210可以包括弯曲至少一次的部分。在一个实施例中，例如，沟道区210c或半导体层210可以具有诸如类欧米茄(Ω)形状或类“S”形状的弯曲多次的形状。半导体层210的形状可以根据设计进行不同的修改。
栅绝缘层112可以覆盖半导体层210并且可以在缓冲层111上。栅绝缘层112可以包括诸如氧化硅(SiO2)、氮化硅(SiNx)、氧氮化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)或氧化铪(HfO2)的无机绝缘材料。栅绝缘层112可以包括单层或多层，每层包括选自以上描述的无机绝缘材料中的至少一种。
栅绝缘层112包括电荷注入区CIR。电荷注入区CIR是注入有带电离子的区，并且可以被布置成与半导体层210的沟道区210c重叠。
在薄膜晶体管TFT是P型晶体管的实施例中，带负电荷的离子可以被注入到电荷注入区CIR中。在实施例中，被注入到电荷注入区CIR中的离子可以是选自F-、Cl-、O2-和P3-中的至少一种。在薄膜晶体管TFT是N型晶体管的实施例中，带正电荷的离子可以被注入到电荷注入区CIR中。
电荷注入区CIR可以与沟道区210c重叠并且可以被布置成与第一导电区210a和第二导电区210b中的一个邻近。与电荷注入区CIR邻近的导电区可以是漏区。电荷注入区CIR的中心可以被布置成比沟道区210c的中心更靠近漏区。在一个实施例中，例如，电荷注入区CIR的中心与作为漏区的第二导电区210b之间的距离d1可以小于沟道区210c的中心与第二导电区210b之间的距离d2。距离d1和d2可以指最短距离。
被注入到电荷注入区CIR中的离子的浓度可以小于被掺杂到第一导电区210a和第二导电区210b中的掺杂剂的浓度。在实施例中，被注入到电荷注入区CIR中的离子的浓度可以在约3E11至约3E12(即约3×1011至约3×1012)离子/cm2的范围内。
当薄膜晶体管TFT关断时，电荷注入区CIR可以减少泄漏电流。在理想情况下，当高电平的电压被施加到P型晶体管的栅电极时，P型晶体管关断，使得不发生泄漏电流。然而，由于栅致漏极泄漏(“GIDL”)，即使当高电平的电压被施加到栅电极时也可能发生泄漏电流。GIDL的主要原因可能是在栅电极与漏区之间生成的电场隧穿。
在本发明的实施例中，可以通过将电荷注入区CIR提供到栅绝缘层112中以部分抵消栅电极与漏区之间的电场来减轻GIDL。
电荷注入区CIR的面积可以小于沟道区210c的面积。在一个实施例中，例如，电荷注入区CIR的面积可以小于沟道区210c面积的约一半(1/2)。电荷注入区CIR的宽度W1可以小于沟道区210c的宽度W2或栅电极230的宽度。电荷注入区CIR的宽度W1可以小于沟道区210c的宽度W2的约一半(1/2)。
栅电极230可以在栅绝缘层112上。栅电极230可以与半导体层210的至少一部分重叠。栅电极230可以被布置成与半导体层210的沟道区210c重叠。栅电极230可以包括选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种金属，并且可以具有单层结构或多层结构，每层包括选自以上描述的材料中的至少一种。
在实施例中，如图1中图示的，栅电极230可以与线WL一体地形成为单个整体单元，栅电压通过线WL被施加。在实施例中，线WL可以在x方向上延伸，并且栅电极230可以在y方向上从线WL突出。在这样的实施例中，栅电极230可以由线WL的突出部分限定。
层间绝缘层115可以覆盖栅电极230并且在栅绝缘层112上。层间绝缘层115可以包括诸如氧化硅(SiO2)、氮化硅(SiNx)、氧氮化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)或氧化铪(HfO2)的无机绝缘材料。层间绝缘层115可以具有单层结构或多层结构，每层包括选自以上描述的无机绝缘材料中的至少一种。
如以上描述的，在薄膜晶体管基板10的实施例中，电荷注入区CIR可以被提供在栅绝缘层112中，以减少当薄膜晶体管TFT关断时可能发生的泄漏电流。
图3是示意性地图示根据可替代的实施例的薄膜晶体管基板20的平面图，并且图4是图3的薄膜晶体管基板20的沿线II-II'截取的截面图。在图3和图4中，与图1和图2中的附图标记相同或相似的附图标记指代相同或相似的元件，并且将省略或简化其任何重复的详细描述。
参照图3和图4，薄膜晶体管基板20的实施例可以包括基板100和在基板100上的薄膜晶体管TFT'。薄膜晶体管TFT'可以具有包括第一栅电极230a和第二栅电极230b的双栅结构。在薄膜晶体管TFT'中，两个晶体管彼此串联连接，并且相同的栅电压被施加到第一栅电极230a和第二栅电极230b。
薄膜晶体管TFT'包括半导体层220、栅绝缘层112和第一栅电极230a。半导体层220在基板100上，并且包括第一导电区210a、第二导电区210b以及在第一导电区210a与第二导电区210b之间的第一沟道区220c1。栅绝缘层112在半导体层220上，并且包括与第一沟道区220c1部分地重叠(或与第一沟道区220c1的一部分重叠)并注入有带电离子的第一电荷注入区CIR1。第一栅电极230a在栅绝缘层112上以与第一沟道区220c1重叠。在这样的实施例中，第一电荷注入区CIR1可以偏向第一导电区210a或第二导电区210b。
在这样的实施例中，薄膜晶体管TFT'可以进一步包括第二栅电极230b，并且薄膜晶体管TFT'的半导体层220可以进一步包括第二沟道区220c2和第三导电区210d。第二沟道区220c2可以在第二导电区210b与第三导电区210d之间。第二导电区210b可以在第一沟道区220c1与第二沟道区220c2之间。在这样的实施例中，第二导电区210b可以作为第一沟道区220c1的漏区和第二沟道区220c2的源区。可替代地，第二导电区210b可以作为第一沟道区220c1的源区和第二沟道区220c2的漏区。
栅绝缘层112可以进一步包括与第二沟道区220c2部分地重叠(或与第二沟道区220c2的一部分重叠)并注入有带电离子的第二电荷注入区CIR2。
在薄膜晶体管TFT'是P型晶体管的实施例中，带负电荷的离子可以被注入到第一电荷注入区CIR1和第二电荷注入区CIR2中。在实施例中，被注入到第一电荷注入区CIR1和第二电荷注入区CIR2中的离子可以是选自F-、Cl-、O2-和P3-中的至少一种。在薄膜晶体管TFT'是N型晶体管的实施例中，带正电荷的离子可以被注入到第一电荷注入区CIR1和第二电荷注入区CIR2中。
被注入到第一电荷注入区CIR1和第二电荷注入区CIR2中的离子的浓度可以小于被掺杂到第一导电区210a和第二导电区210b中的掺杂剂的浓度。在实施例中，被注入到第一电荷注入区CIR1和第二电荷注入区CIR2中的离子的浓度可以在约3E11至约3E12(即约3×1011至约3×1012)离子/cm2的范围内。在一个可替代的实施例中，例如，被掺杂到第一导电区210a和第二导电区210b中的掺杂剂的浓度可以是约1E15(1×1015)离子/cm2。
在这样的实施例中，第一电荷注入区CIR1和第二电荷注入区CIR2偏向在第一沟道区220c1与第二沟道区220c2之间的第二导电区210b。在一个实施例中，例如，第一电荷注入区CIR1的中心与第二导电区210b之间的距离d1可以小于第一沟道区220c1的中心与第二导电区210b之间的距离d2，并且第二电荷注入区CIR2的中心与第二导电区210b之间的距离d3可以小于第二沟道区220c2的中心与第二导电区210b之间的距离d4。距离d1至d4可以指最短距离。
在薄膜晶体管TFT'具有双栅结构的实施例中，第一电荷注入区CIR1和第二电荷注入区CIR2两者被布置成靠近第二导电区210b，以防止GIDL。可替代地，第一电荷注入区CIR1和第二电荷注入区CIR2两者可以被布置成远离第二导电区210b。
第一电荷注入区CIR1的面积可以小于第一沟道区220c1的面积。第一电荷注入区CIR1的面积可以小于第一沟道区220c1的面积的约一半(1/2)。第一电荷注入区CIR1的宽度W1可以小于第一沟道区220c1的宽度W2或第一栅电极230a的宽度。第一电荷注入区CIR1的宽度W1可以小于第一沟道区220c1的宽度W2的约一半(1/2)。
第二电荷注入区CIR2的面积可以小于第二沟道区220c2的面积。第二电荷注入区CIR2的面积可以小于第二沟道区220c2面积的约一半(1/2)。第二电荷注入区CIR2的宽度W3可以小于第二沟道区220c2的宽度W4或第二栅电极230b的宽度。第二电荷注入区CIR2的宽度W3可以小于第二沟道区220c2的宽度W4的约一半(1/2)。
在实施例中，第一沟道区220c1的宽度W2是在电荷的移动方向上在第一导电区210a与第二导电区210b之间的长度，并且可以指第一沟道区220c1的沟道长度L1。在图3的实施例中，沟道长度L1可以是第一栅电极230a在x方向上的长度。
在实施例中，第二沟道区220c2的宽度W4是在电荷的移动方向上在第二导电区210b与第三导电区210d之间的长度，并且可以指第二沟道区220c2的沟道长度L2。在图3的实施例中，沟道长度L2可以是第二栅电极230b在y方向上的长度。
在实施例中，第一电荷注入区CIR1的宽度W1和第二电荷注入区CIR2的宽度W3可以分别在与第一沟道区220c1的沟道长度L1平行和与第二沟道区220c2的沟道长度L2平行的方向上测量。
第一栅电极230a和第二栅电极230b可以在栅绝缘层112上。第一栅电极230a和第二栅电极230b可以与半导体层220的至少一部分重叠。第一栅电极230a可以被布置成与半导体层220的第一沟道区220c1重叠。第二栅电极230b可以被布置成与半导体层220的第二沟道区220c2重叠。第一栅电极230a和第二栅电极230b中的每个可以包括选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种金属，并且可以具有单层结构或多层结构，每层包括选自以上描述的材料中的至少一种。
在实施例中，如图3中图示的，第一栅电极230a和第二栅电极230b可以与线WL一体地形成为单个整体单元，栅电压通过线WL被施加。线WL可以在x方向上延伸，并且第一栅电极230a可以在y方向上从线WL突出。在实施例中，第二栅电极230b可以由线WL的一部分限定。第一栅电极230a可以与第二栅电极230b一体地形成为单个整体单元。
层间绝缘层115可以覆盖第一栅电极230a和第二栅电极230b，并且可以在栅绝缘层112上。
根据实施例，第一电荷注入区CIR1和第二电荷注入区CIR2可以被提供在栅绝缘层112中，以减少当薄膜晶体管TFT'关断时可能发生的泄漏电流。
图3和图4图示了第一电荷注入区CIR1和第二电荷注入区CIR2被布置成与第二导电区210b邻近的实施例，但是本公开不限于此。
图5是示意性地图示根据另一可替代的实施例的薄膜晶体管基板30的平面图，并且图6是图5的薄膜晶体管基板30的沿线III-III'截取的截面图。在图5和图6中，与图3和图4中的附图标记相同或相似的附图标记指代相同或相似的元件，并且将省略或简化其任何重复的详细描述。
参照图5和图6，薄膜晶体管基板30的实施例可以包括基板100和在基板100上的薄膜晶体管TFT”。
薄膜晶体管TFT”包括半导体层220、栅绝缘层112和第一栅电极230a。半导体层220在基板100上，并且包括第一导电区210a、第二导电区210b以及在第一导电区210a与第二导电区210b之间的第一沟道区220c1。栅绝缘层112在半导体层220上，并且包括与第一沟道区220c1部分地重叠(或与第一沟道区220c1的一部分重叠)并注入有带电离子的第一电荷注入区CIR1。第一栅电极230a在栅绝缘层112上与第一沟道区220c1重叠。
在这样的实施例中，薄膜晶体管TFT”可以进一步包括第二栅电极230b，并且薄膜晶体管TFT”的半导体层220可以进一步包括第二沟道区220c2和第三导电区210d。第二沟道区220c2可以在第二导电区210b与第三导电区210d之间。第二导电区210b可以在第一沟道区220c1与第二沟道区220c2之间。
栅绝缘层112可以进一步包括与第二沟道区220c2部分地重叠(或与第二沟道区220c2的一部分重叠)并注入有带电离子的第二电荷注入区CIR2。
在薄膜晶体管TFT”是P型晶体管的实施例中，带负电荷的离子可以被注入到第一电荷注入区CIR1和第二电荷注入区CIR2中。在实施例中，被注入到第一电荷注入区CIR1和第二电荷注入区CIR2中的离子可以是选自F-、Cl-、O2-和P3-中的至少一种。在薄膜晶体管TFT”是N型晶体管的实施例中，带正电荷的离子可以被注入到第一电荷注入区CIR1和第二电荷注入区CIR2中。
被注入到第一电荷注入区CIR1和第二电荷注入区CIR2中的离子的浓度可以小于被掺杂到第一导电区210a和第二导电区210b中的掺杂剂的浓度。在实施例中，被注入到第一电荷注入区CIR1和第二电荷注入区CIR2中的离子的浓度可以在约3E11至约3E12(即约3×1011至约3×1012)离子/cm2的范围内。在一个可替代的实施例中，被掺杂到第一导电区210a和第二导电区210b中的掺杂剂的浓度可以是约1E15(约1×1015)离子/cm2。
在这样的实施例中，第一电荷注入区CIR1可以被布置成与第一导电区210a邻近，并且第二电荷注入区CIR2可以被布置成与第三导电区210d邻近。在这样的实施例中，第一电荷注入区CIR1可以被布置成靠近第一导电区210a，并且第二电荷注入区CIR2可以被布置成靠近第三导电区210d。
在这样的实施例中，第一电荷注入区CIR1的中心与第二导电区210b之间的距离d1可以大于第一沟道区220c1的中心与第二导电区210b之间的距离d2，并且第二电荷注入区CIR2的中心与第二导电区210b之间的距离d3可以大于第二沟道区220c2的中心与第二导电区210b之间的距离d4。距离d1至d4可以指最短距离。
如以上描述的，在这样的实施例中，有效地防止了薄膜晶体管TFT”的GIDL。
第一电荷注入区CIR1的面积可以小于第一沟道区220c1的面积。第一电荷注入区CIR1的面积可以小于第一沟道区220c1的面积的约一半(1/2)。第一电荷注入区CIR1的宽度W1可以小于第一沟道区220c1的宽度W2或第一栅电极230a的宽度。第一电荷注入区CIR1的宽度W1可以小于第一沟道区220c1的宽度W2的约一半(1/2)。
第二电荷注入区CIR2的面积可以小于第二沟道区220c2的面积。第二电荷注入区CIR2的面积可以小于第二沟道区220c2的面积的约一半(1/2)。第二电荷注入区CIR2的宽度W3可以小于第二沟道区220c2的宽度W4或第二栅电极230b的宽度。第二电荷注入区CIR2的宽度W3可以小于第二沟道区220c2的宽度W4的约一半(1/2)。
根据实施例，第一电荷注入区CIR1和第二电荷注入区CIR2可以被提供在栅绝缘层112中，以减少当薄膜晶体管TFT"关断时可能发生的泄漏电流。
图7A至图7D是图示根据实施例的制造薄膜晶体管基板的方法的示意性截面图。具体地，图7A至图7D顺序地图示制造图2的薄膜晶体管基板10的方法的实施例。
参照图7A，在制造薄膜晶体管基板10的方法的实施例中，缓冲层111、半导体层210和栅绝缘层112被提供或形成在基板100上。
基板100可以包括玻璃材料、陶瓷材料、金属材料或者柔性或可弯曲有机材料。
首先，缓冲层111被提供或形成在基板100的整个表面上。缓冲层111可以包括诸如氧化硅(SiO2)、氮化硅(SiNx)和/或氧氮化硅(SiOxNy)的无机材料，并且可以通过化学气相沉积(“CVD”)或原子层沉积(“ALD”)来沉积。
半导体层210被提供或形成在缓冲层111上。在实施例中，非晶硅层被沉积在缓冲层111上，并且然后结晶以形成多晶硅层(未图示)。多晶硅层可以通过选自诸如快速热退火(“RTA”)、固相结晶(“SPC”)、准分子激光退火(“ELA”)、金属诱导结晶(“MIC”)、金属诱导横向结晶(“MILC”)和连续横向固化(“SLS”)的各种方法中的至少一种方法使非晶硅层结晶来形成。形成的多晶硅层可以通过使用掩模(未图示)的光刻工艺被图案化成半导体层210。
根据可替代的实施例，非晶硅层可以被图案化并且结晶以形成包括多晶硅的半导体层210。
栅绝缘层112被提供或形成在基板100上以覆盖半导体层210。栅绝缘层112可以包括诸如氧化硅(SiO2)、氮化硅(SiNx)、氧氮化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx，其可以是ZnO和/或ZnO2)的无机材料，并且可以通过CVD或ALD来形成。
参照图7B，电荷注入区CIR被提供或形成在栅绝缘层112中。在其中形成有开口的硬掩模M被布置在要在其中形成电荷注入区CIR的基板100的上部上，并且然后离子被注入到电荷注入区CIR中。
在要形成的薄膜晶体管是P型晶体管的实施例中，带负电荷的离子可以被注入到电荷注入区CIR中。在实施例中，被注入到电荷注入区CIR中的离子可以是选自F-、Cl-、O2-和P3-中的至少一种。在要形成的薄膜晶体管是N型晶体管的实施例中，带正电荷的离子可以被注入到电荷注入区CIR中。电荷注入区CIR可以与沟道区210c(参见图2)重叠并且可以被布置成与用作漏区的第二导电区210b(参见图2)邻近。在这样的实施例中，电荷注入区CIR的中心可以被布置成比沟道区210c的中心更靠近漏区。
离子可以以约5千电子伏(keV)至约10keV的范围内的离子能量和约3E11至约3E12离子/cm2的范围内的离子浓度被注入到电荷注入区CIR中。
在这样的实施例中，离子能量低于要被注入到第一导电区210a(参见图2)和第二导电区210b中的掺杂剂的能量。在实施例中，要被注入到第一导电区210a和第二导电区210b中的掺杂剂的能量可以是约40keV。因为被注入到电荷注入区CIR中的离子的能量被设定为低，所以离子可以存在于栅绝缘层112中而不到达半导体层210。可以通过控制被注入到电荷注入区CIR中的离子的能量和注入时间来调整形成电荷注入区CIR的位置和高度。在实施例中，如图示的，电荷注入区CIR的高度可以小于栅绝缘层112的高度，但是不限于此。可替代地，电荷注入区CIR的高度可以与栅绝缘层112的高度相同。
在实施例中，离子浓度低于要被注入到第一导电区210a和第二导电区210b中的掺杂剂的浓度。要被注入到第一导电区210a和第二导电区210b中的掺杂剂的浓度可以是约1E15离子/cm2。离子浓度可以基于要形成的薄膜晶体管的特性来确定。
参照图7C，栅电极230被提供或形成在栅绝缘层112上，并且执行通过使用栅电极230作为掩模将掺杂剂注入到半导体层210中的掺杂工艺。
诸如钼(Mo)和钛(Ti)的金属层可以通过诸如CVD、等离子体增强CVD(“PECVD”)、低压CVD(“LPCVD”)、物理气相沉积(“PVD”)、溅射或ALD等的沉积工艺而形成，并且然后被图案化以形成栅电极230。
通过使用栅电极230作为掩模将掺杂剂注入到半导体层210中。因为掺杂剂的能量高于被注入到电荷注入区CIR中的离子的能量，所以掺杂剂可以到达半导体层210。在实施例中，掺杂剂的能量可以是约40keV。在形成P型晶体管的情况下，可以注入P型掺杂剂，并且在形成N型晶体管的情况下，可以注入N型掺杂剂。掺杂剂的浓度可以是约1E15离子/cm2。
如图7D中图示的，通过掺杂工艺，第一导电区210a和第二导电区210b可以形成在半导体层210中。层间绝缘层115可以被提供或形成在栅绝缘层112上以覆盖栅电极230。层间绝缘层115可以包括诸如氧化硅(SiO2)、氮化硅(SiNx)、氧氮化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx，其可以是ZnO和/或ZnO2)的无机材料，并且可以通过CVD或ALD来形成。
图8是用于比较引入电荷注入区之前和之后的泄漏电流的仿真图，并且图示了漏极电流Id相对于薄膜晶体管的栅-源电压Vgs的图。
在图8中，Ref是当没有引入电荷注入区时的图，并且情况1是当离子以1E12离子/cm2的浓度被注入到电荷注入区中时的图。在图8中，情况2是当离子以3E12离子/cm2的浓度被注入到电荷注入区中时的图。
参照图8，示出了与没有引入电荷注入区的Ref相比，在存在电荷注入区的情况1和情况2中的泄漏电流被减轻。
可以看出，随着被注入到电荷注入区中的离子的浓度越高(情况2)，泄漏电流越小。然而，在以比情况2中的浓度高的浓度注入离子的情况下，阈值电压(Vth)可以进一步向右偏移。因此，在本发明的实施例中，可以以约3E11至约3E12离子/cm2的范围内的浓度注入离子。
图9是示意性地图示根据实施例的显示装置1的平面图。
参照图9，显示装置1的基板100可以被划分成显示区域DA和围绕显示区域DA的外围区域PA。显示装置1可以通过使用从显示区域DA中的多个像素P发射的光来提供特定图像。
像素P中的每个像素P可以包括诸如有机发光二极管或无机发光二极管的显示元件，并且可以发射例如红光、绿光、蓝光或白光。在这样的实施例中，像素P中的每个像素P可以连接到包括薄膜晶体管和存储电容器等的像素电路。像素电路可以连接到扫描线SL、与扫描线SL交叉的数据线DL和驱动电压线PL。扫描线SL可以在x方向上延伸，并且数据线DL和驱动电压线PL可以在y方向上延伸。
像素电路可以被驱动使得像素P发光，并且显示区域DA通过从像素P发射的光来提供特定图像。在实施例中，像素P可以被限定为被配置成发射红色、绿色、蓝色和白色当中的任何一种颜色的光的发射区域。
外围区域PA是没有布置像素P并且不提供图像的区域。连接到驱动器集成电路(“IC”)或包括被配置成对像素P进行驱动的内置驱动电路的印刷电路板的焊盘、电源线以及驱动电路可以被布置在外围区域PA中。
显示装置1的实施例可以包括有机发光显示器、无机电致发光(“EL”)显示器(无机发光显示器)或量子点显示器等。在下文中，为了便于描述，将详细描述显示装置1是有机发光显示器的实施例，但是根据本公开的显示装置1不限于此，并且稍后要描述的特征可以应用于如以上描述的其它各种类型的显示装置。
图10是图示根据实施例的被配置成对像素进行驱动的像素电路PC1以及连接到像素电路PC1的显示元件的等效电路图。图10中示出了显示元件是有机发光二极管OLED的示例。
参照图10，像素电路PC1的实施例可以包括第一薄膜晶体管T1至第七薄膜晶体管T7和电容器Cst。第一薄膜晶体管T1至第七薄膜晶体管T7和电容器Cst可以连接到被配置成分别传输第一至第三扫描信号Sn、Sn-1和Sn+1的第一至第三扫描线SL、SL-1和SL+1、被配置成传输数据电压Dm的数据线DL、被配置成传输发射控制信号En的发射控制线EL、被配置成传输驱动电压ELVDD的驱动电压线PL以及被配置成传输初始化电压Vint的初始化电压线VL。
第一薄膜晶体管T1是驱动晶体管，在第一薄膜晶体管T1中的漏极电流的大小基于第一薄膜晶体管T1的栅-源电压来确定，并且第二薄膜晶体管T2至第七薄膜晶体管T7可以是被配置成基于其栅-源电压(基本上是其栅电压)而导通/关断的开关晶体管。
第一薄膜晶体管T1可以被称为驱动薄膜晶体管，第二薄膜晶体管T2可以被称为扫描薄膜晶体管，第三薄膜晶体管T3可以被称为补偿薄膜晶体管，第四薄膜晶体管T4可以被称为栅初始化薄膜晶体管，第五薄膜晶体管T5可以被称为第一发射控制薄膜晶体管，第六薄膜晶体管T6可以被称为第二发射控制薄膜晶体管，并且第七薄膜晶体管T7可以被称为阳极初始化薄膜晶体管。
电容器Cst连接在驱动电压线PL与驱动薄膜晶体管T1的驱动栅极G1之间。电容器Cst可以包括连接到驱动电压线PL的上电极CE2和连接到驱动薄膜晶体管T1的驱动栅极G1的下电极CE1。
驱动薄膜晶体管T1可以基于驱动薄膜晶体管T1的栅-源电压控制从驱动电压线PL流到有机发光二极管OLED的驱动电流IOLED的大小。驱动薄膜晶体管T1可以包括连接到电容器Cst的下电极CE1的驱动栅极G1、通过第一发射控制薄膜晶体管T5连接到驱动电压线PL的驱动源极S1以及通过第二发射控制薄膜晶体管T6连接到有机发光二极管OLED的驱动漏极D1。
驱动薄膜晶体管T1可以基于驱动薄膜晶体管T1的栅-源电压将驱动电流IOLED输出到有机发光二极管OLED。驱动电流IOLED的大小是基于驱动薄膜晶体管T1的栅-源电压与阈值电压之间的差来确定的。有机发光二极管OLED可以被配置成接收来自驱动薄膜晶体管T1的驱动电流IOLED，并且以与驱动电流IOLED的大小相对应的亮度发光。
扫描薄膜晶体管T2被配置成响应于第一扫描信号Sn将数据电压Dm传送到驱动薄膜晶体管T1的驱动源极S1。扫描薄膜晶体管T2可以包括连接到第一扫描线SL的扫描栅极G2、连接到数据线DL的扫描源极S2以及连接到驱动薄膜晶体管T1的驱动源极S1的扫描漏极D2。
补偿薄膜晶体管T3串联连接在驱动薄膜晶体管T1的驱动漏极D1与驱动栅极G1之间，并且响应于第一扫描信号Sn将驱动薄膜晶体管T1的驱动漏极D1和驱动栅极G1彼此连接。补偿薄膜晶体管T3可以包括连接到第一扫描线SL的补偿栅极G3、连接到驱动薄膜晶体管T1的驱动漏极D1的补偿源极S3以及连接到驱动薄膜晶体管T1的驱动栅极G1的补偿漏极D3。图10图示了补偿薄膜晶体管T3包括两个彼此串联连接的薄膜晶体管的实施例，但是不限于此。可替代地，补偿薄膜晶体管T3可以包括单个薄膜晶体管。
栅初始化薄膜晶体管T4响应于第二扫描信号Sn-1将初始化电压Vint施加到驱动薄膜晶体管T1的驱动栅极G1。栅初始化薄膜晶体管T4可以包括连接到第二扫描线SL-1的第一初始化栅极G4、连接到驱动薄膜晶体管T1的驱动栅极G1的第一初始化源极S4以及连接到初始化电压线VL的第一初始化漏极D4。图10图示了栅初始化薄膜晶体管T4包括两个彼此串联连接的薄膜晶体管的实施例，但是不限于此。可替代地，栅初始化薄膜晶体管T4可以包括单个薄膜晶体管。
阳极初始化薄膜晶体管T7响应于第三扫描信号Sn+1将初始化电压Vint施加到有机发光二极管OLED的阳极。阳极初始化薄膜晶体管T7可以包括连接到第三扫描线SL+1的第二初始化栅极G7、连接到有机发光二极管OLED的阳极的第二初始化源极S7以及连接到初始化电压线VL的第二初始化漏极D7。
第一发射控制薄膜晶体管T5可以响应于发射控制信号En将驱动电压线PL连接到驱动薄膜晶体管T1的驱动源极S1。第一发射控制薄膜晶体管T5可以包括连接到发射控制线EL的第一发射控制栅极G5、连接到驱动电压线PL的第一发射控制源极S5以及连接到驱动薄膜晶体管T1的驱动源极S1的第一发射控制漏极D5。
第二发射控制薄膜晶体管T6可以响应于发射控制信号En将驱动薄膜晶体管T1的驱动漏极D1连接到有机发光二极管OLED的阳极。第二发射控制薄膜晶体管T6可以包括连接到发射控制线EL的第二发射控制栅极G6、连接到驱动薄膜晶体管T1的驱动漏极D1的第二发射控制源极S6以及连接到有机发光二极管OLED的阳极的第二发射控制漏极D6。
第二扫描信号Sn-1可以与先前行的第一扫描信号Sn基本同步。第三扫描信号Sn+1可以与第一扫描信号Sn基本同步。根据可替代的实施例，第三扫描信号Sn+1可以与下一行的第一扫描信号Sn基本同步。
在实施例中，第一薄膜晶体管T1至第七薄膜晶体管T7可以包括包含硅的半导体层。在一个实施例中，例如，第一薄膜晶体管T1至第七薄膜晶体管T7可以包括包含低温多晶硅(“LTPS”)的半导体层。
在可替代的实施例中，第一薄膜晶体管T1至第七薄膜晶体管T7的一些半导体层可以包括LTPS，并且第一薄膜晶体管T1至第七薄膜晶体管T7的其它半导体层可以包括氧化物半导体。氧化物半导体可以包括选自铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)中的至少一种材料的氧化物。在一个实施例中，例如，氧化物半导体可以包括InSnZnO(“ITZO”)半导体或InGaZnO(“IGZO”)半导体等。
在下文中，将详细描述根据实施例的显示装置1的一个像素的详细操作。在这样的实施例中，如图10中图示的，第一薄膜晶体管T1至第七薄膜晶体管T7是P型金属氧化物半导体场效应晶体管(“MOSFET”)。
当接收到高电平的发射控制信号En时，第一发射控制薄膜晶体管T5和第二发射控制薄膜晶体管T6关断，驱动薄膜晶体管T1停止输出驱动电流IOLED，并且有机发光二极管OLED停止发光。
在接收低电平的第二扫描信号Sn-1的栅初始化时段期间，栅初始化薄膜晶体管T4导通，并且初始化电压Vint被施加到驱动薄膜晶体管T1的驱动栅极G1(即电容器Cst的下电极CE1)。驱动电压ELVDD与初始化电压Vint之间的差(ELVDD-Vint)被存储在电容器Cst中。
在接收低电平的第一扫描信号Sn的数据写入时段期间，扫描薄膜晶体管T2和补偿薄膜晶体管T3导通，并且数据电压Dm被施加到驱动薄膜晶体管T1的驱动源极S1。驱动薄膜晶体管T1通过补偿薄膜晶体管T3二极管连接，并且因此正向偏置。驱动薄膜晶体管T1的栅电压从初始化电压Vint增加。当驱动薄膜晶体管T1的栅电压等于通过从数据电压Dm减去驱动薄膜晶体管T1的阈值电压(Vth)得到的数据补偿电压(Dm-|Vth|)时，驱动薄膜晶体管T1关断，并且驱动薄膜晶体管T1的栅电压的增加停止。因此，驱动电压ELVDD与数据补偿电压(Dm-|Vth|)之间的差(ELVDD-Dm+|Vth|)被存储在电容器Cst中。
此外，在接收低电平的第三扫描信号Sn+1的阳极初始化时段期间，阳极初始化薄膜晶体管T7导通，并且初始化电压Vint被施加到有机发光二极管OLED的阳极。通过将初始化电压Vint施加到有机发光二极管OLED的阳极，有机发光二极管OLED完全关断。尽管像素在下一帧中接收与黑色灰度相对应的数据电压Dm，有机发光二极管OLED轻微发光的现象也可以有效地被防止。
在实施例中，第一扫描信号Sn和第三扫描信号Sn+1可以基本彼此同步。在这样的实施例中，数据写入时段和阳极初始化时段可以是同一时段。
当接收到低电平的发射控制信号En时，第一发射控制薄膜晶体管T5和第二发射控制薄膜晶体管T6可以导通，驱动薄膜晶体管T1可以输出存储在电容器Cst中的电压(即与通过从驱动薄膜晶体管T1的源-栅电压(ELVDD-Dm+|Vth|)减去驱动薄膜晶体管T1的阈值电压(|Vth|)得到的电压(ELVDD-Dm)相对应的驱动电流IOLED)，并且有机发光二极管OLED可以发射具有与驱动电流IOLED的大小相对应的亮度的光。
当关断电平(高电平)的扫描信号被施加到图10的像素电路PC1中的第三和第四薄膜晶体管T3和T4的栅极G3和G4时，期望没有电流或非常小的电流流过第三薄膜晶体管T3和第四薄膜晶体管T4。
然而，在有机发光二极管OLED的发射时段期间，可能通过被关断的第三薄膜晶体管T3和第四薄膜晶体管T4发生泄漏电流。当第三薄膜晶体管T3和第四薄膜晶体管T4中发生泄漏电流时，有关图像帧的信息可能无法被维持，从而导致图像劣化或闪烁。
因此，在实施例中，图10的像素电路PC1中的第三薄膜晶体管T3和第四薄膜晶体管T4被提供有以上参照图1至图6描述的薄膜晶体管TFT、TFT'或TFT”的实施例，并且因此，可以最小化泄漏电流。以上参照图1至图6描述的薄膜晶体管TFT、TFT'和TFT”的实施例可以应用于除第三薄膜晶体管T3和第四薄膜晶体管T4之外的薄膜晶体管。
图11是图示根据可替代的实施例的被配置成对像素进行驱动的像素电路PC2以及连接到像素电路PC2的显示元件的等效电路图。
参照图11，像素电路PC2的实施例可以包括第一薄膜晶体管T1至第三薄膜晶体管T3、第一电容器Cst'和第二电容器Cpr。第一薄膜晶体管T1至第三薄膜晶体管T3以及第一电容器Cst'和第二电容器Cpr可以连接到被配置成传输扫描信号Sn的扫描线SL，被配置成传输补偿控制信号GC的补偿控制线GL、被配置成传输数据电压Dm的数据线DL、被配置成传输驱动电压ELVDD的驱动电压线PL以及被配置成传输初始化电压Vint的初始化电压线VL。
第一薄膜晶体管T1可以被称为驱动薄膜晶体管，第二薄膜晶体管T2可以被称为开关薄膜晶体管，并且第三薄膜晶体管T3可以被称为补偿薄膜晶体管。
驱动薄膜晶体管T1的驱动栅极G1连接到第一电容器Cst'的第一电极C1，驱动薄膜晶体管T1的驱动源极S1连接到驱动电压线PL，并且驱动薄膜晶体管T1的驱动漏极D1电连接到有机发光二极管OLED的像素电极。驱动薄膜晶体管T1被配置成基于开关薄膜晶体管T2的开关操作而接收数据电压Dm，并且将驱动电流IOLED供给到有机发光二极管OLED。
开关薄膜晶体管T2的开关栅极G2连接到扫描线SL，开关薄膜晶体管T2的开关源极S2经由包括第三电极C3和第四电极C4的第二电容器Cpr连接到数据线DL，并且开关薄膜晶体管T2的开关漏极D2连接到驱动薄膜晶体管T1的驱动栅极G1。开关薄膜晶体管T2被配置成响应于通过扫描线SL接收的扫描信号Sn而导通，并且执行将被传输到数据线DL的数据电压Dm传输到驱动薄膜晶体管T1的开关操作。
补偿薄膜晶体管T3的补偿栅极G3连接到补偿控制线GL，补偿薄膜晶体管T3的补偿源极S3连接到有机发光二极管OLED的像素电极，并且补偿薄膜晶体管T3的补偿漏极D3连接到开关薄膜晶体管T2的开关源极S2并且经由第二电容器Cpr连接到数据线DL。补偿薄膜晶体管T3响应于被施加到补偿栅极G3的补偿控制信号GC而导通。
第一电容器Cst'连接在驱动薄膜晶体管T1的驱动栅极G1与被配置成供给初始化电压Vint的初始化电压线VL之间并用作存储电容器，并且第二电容器Cpr连接在开关薄膜晶体管T2的开关源极S2与被配置成供给数据电压Dm的数据线DL之间并用作编程电容器。
被施加到第二电容器Cpr的数据电压Dm通过开关薄膜晶体管T2的操作被施加到第一电容器Cst'，被施加到驱动薄膜晶体管T1的驱动栅极G1的驱动栅电压被确定，并且驱动薄膜晶体管T1由驱动栅电压导通。因此，有机发光二极管OLED被配置成接收来自驱动薄膜晶体管T1的驱动电流IOLED并发光以显示图像。
如果在发射时段期间在图11的像素电路PC2中的第二薄膜晶体管T2中发生泄漏电流，则有关图像帧的信息可能无法被维持，因此导致图像劣化或闪烁。
通常，在制造薄膜晶体管的工艺中，可以使用预先对薄膜晶体管施加压力的老化工艺来减小或防止薄膜晶体管的泄漏电流。具体地，老化工艺可以通过在薄膜晶体管的栅极与漏极之间施加高偏置电压来执行。在图11的像素电路PC2中的第二薄膜晶体管T2的情况下，开关漏极D2连接到第一电容器Cst’，并且因此，可能难以在栅极与漏极之间施加偏置电压。因此，老化工艺可能无法有效地执行。
在本发明的实施例中，图11的像素电路PC2中的第二薄膜晶体管T2被提供有以上参照图1至图6描述的薄膜晶体管TFT、TFT'或TFT”的实施例，并且因此，可以最小化泄漏电流。以上参照图1至图6描述的薄膜晶体管TFT、TFT'和TFT”的实施例可以应用于除第二薄膜晶体管T2之外的薄膜晶体管。
图12是图示根据另一可替代的实施例的被配置成对像素进行驱动的像素电路PC3以及连接到像素电路PC3的显示元件的等效电路图。
参照图12，像素电路PC3的实施例可以包括第一薄膜晶体管T1至第九薄膜晶体管T9以及第一电容器Cst”和第二电容器Chd。第一薄膜晶体管T1至第九薄膜晶体管T9以及第一电容器Cst”和第二电容器Chd可以连接到被配置成分别传输第一扫描信号Sn和第二扫描信号Sn-1的第一扫描线SL和第二扫描线SL-1、被配置成传输数据电压Dm的数据线DL、被配置成分别传输第一发射控制信号En1和第二发射控制信号En2的第一发射控制线EL1和第二发射控制线EL2、被配置成传输补偿控制信号GC的补偿控制线GCL、被配置成传输参考电压VRef的参考电压线VL'、被配置成传输偏置控制信号EB的偏置控制线EBL、被配置成传输偏置电压Vbias的偏置线VBL、被配置成传输驱动电压ELVDD的驱动电压线PL以及被配置成传输初始化电压Vint的初始化电压线VL。
第一薄膜晶体管T1是驱动晶体管，在第一薄膜晶体管T1中的漏极电流的大小基于第一薄膜晶体管T1的栅-源电压来确定，并且第二薄膜晶体管T2至第九薄膜晶体管T9可以是被配置成基于其栅-源电压(基本上是其栅电压)而导通/关断的开关晶体管。
第一薄膜晶体管T1可以被称为驱动薄膜晶体管，第二薄膜晶体管T2可以被称为扫描薄膜晶体管，第三薄膜晶体管T3可以被称为补偿薄膜晶体管，第四薄膜晶体管T4可以被称为栅初始化薄膜晶体管，第五薄膜晶体管T5可以被称为第一发射控制薄膜晶体管，第六薄膜晶体管T6可以被称为第二发射控制薄膜晶体管，第七薄膜晶体管T7可以被称为阳极初始化薄膜晶体管，第八薄膜晶体管T8可以被称为偏置薄膜晶体管，并且第九薄膜晶体管T9可以被称为参考薄膜晶体管。
在这样的实施例中，第一薄膜晶体管T1至第七薄膜晶体管T7的操作或功能类似于以上参照图10描述的像素电路PC1中的第一薄膜晶体管T1至第七薄膜晶体管T7的操作或功能，将省略其任何重复的详细描述。
偏置薄膜晶体管T8的栅极连接到偏置控制线EBL，并且偏置薄膜晶体管T8的源极连接到偏置线VBL。偏置薄膜晶体管T8被配置成响应于通过偏置控制线EBL接收的偏置控制信号EB而导通，并且将偏置电压Vbias施加到驱动薄膜晶体管T1的驱动源极。以这种方式，可以控制驱动薄膜晶体管T1的驱动源极与驱动漏极之间的驱动电流。
参考薄膜晶体管T9的栅极连接到补偿控制线GCL，并且参考薄膜晶体管T9的源极连接到参考电压线VL'。参考薄膜晶体管T9可以被配置成响应于通过补偿控制线GCL接收的补偿控制信号GC而导通，并且将参考电压VRef施加到第二电容器Chd的一个电极。
第二电容器Chd连接在驱动电压线PL与参考薄膜晶体管T9之间，并且存储与驱动电压ELVDD和当参考薄膜晶体管T9导通时传输的参考电压VRef之间的电位差相对应的电压。
第一电容器Cst”连接在驱动薄膜晶体管T1的驱动栅极与扫描薄膜晶体管T2的扫描漏极之间。
在图12的像素电路PC3的实施例中，如果在第一薄膜晶体管T1至第九薄膜晶体管T9中发生泄漏电流，则可能发生图像劣化或闪烁。在这样的实施例中，可能难以对连接到第一电容器Cst”和第二电容器Chd的薄膜晶体管执行老化工艺。
因此，在这样的实施例中，第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4和第九薄膜晶体管T9被提供有以上参照图1至图6描述的薄膜晶体管TFT、TFT'或TFT”的实施例，并且因此，可以最小化泄漏电流。在这样的实施例中，以上参照图1至图6描述的薄膜晶体管TFT、TFT'和TFT”的实施例可以应用于其它薄膜晶体管。
图13是示意性地图示根据实施例的显示装置的截面图。在图13中，与图2中的附图标记相同或相似的附图标记指代相同或相似的元件，并且将省略或简化其任何重复的详细描述。
参照图13，显示装置的实施例包括基板100、基板100上的像素电路PC以及电连接到像素电路PC的有机发光二极管OLED。像素电路PC可以包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和电容器Cst。在这样的实施例中，参照图10至图12描述的像素电路PC1至PC3或适用于显示装置的各种像素电路可以用作像素电路PC。
第一薄膜晶体管TFT1可以是参照图2描述的薄膜晶体管TFT，或者可以是驱动晶体管。第二薄膜晶体管TFT2可以是参照图4描述的薄膜晶体管TFT'，或者可以是具有双栅结构的开关晶体管。
第一薄膜晶体管TFT1的电荷注入区CIR可以与半导体层的沟道区重叠并且可以被布置成靠近漏区。在第二薄膜晶体管TFT2中，第一电荷注入区CIR1和第二电荷注入区CIR2可以被布置成靠近第一沟道区与第二沟道区之间的导电区。
绝缘层113可以在第一薄膜晶体管TFT1的栅电极230和第二薄膜晶体管TFT2的栅电极230a和230b上。绝缘层113可以包括诸如氧化硅(SiO2)、氮化硅(SiNx)、氧氮化硅(SiOxNy)、氧化铝(Al2O3)或氧化钛(TiO2)的无机绝缘材料。绝缘层113可以具有单层结构或多层结构，每层包括选自以上描述的无机绝缘材料中的至少一种。
电容器Cst可以与第一薄膜晶体管TFT1的栅电极230重叠。电容器Cst包括下电极CE1和上电极CE2。绝缘层113可以在下电极CE1与上电极CE2之间。在实施例中，栅电极230不仅可以用作第一薄膜晶体管TFT1的栅电极，还可以用作电容器Cst的下电极CE1。在这样的实施例中，栅电极230可以与下电极CE1被提供为单个整体单元。上电极CE2在绝缘层113上并且与下电极CE1的至少一部分重叠。
下电极CE1和上电极CE2中的每个可以包括选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种金属，并且可以具有单层结构或多层结构，每层包括选自以上描述的材料中的至少一种。
层间绝缘层115可以覆盖上电极CE2。导电层CM可以在层间绝缘层115上。导电层CM可以是将像素电路PC的晶体管的一个电极电连接到像素电极310的连接电极。
有机绝缘层120可以覆盖导电层CM并且可以在层间绝缘层115上。有机绝缘层120可以具有单层结构或多层结构。
有机绝缘层120可以包括通用聚合物(例如，光敏聚酰亚胺、聚酰亚胺、聚苯乙烯(“PS”)、聚碳酸酯、苯并环丁烯(“BCB”)、六甲基二硅氧烷(“HMDSO”)、聚甲基丙烯酸甲酯(“PMMA”)等)、具有酚类基团的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物或乙烯醇类聚合物。
可替代地，有机绝缘层120可以包括硅氧烷类有机材料。硅氧烷类有机材料可以包括六甲基二硅氧烷、八甲基三硅氧烷、十甲基四硅氧烷、十二甲基五硅氧烷和聚二甲基硅氧烷。有机绝缘层120可以充当覆盖薄膜晶体管的保护层。
包括像素电极310、对电极330以及在像素电极310与对电极330之间并包括发射层的中间层320的有机发光二极管OLED可以被布置在有机绝缘层120上。
像素电极310可以通过限定在有机绝缘层120中的接触孔电连接到导电层CM，并且可以通过导电层CM连接到在像素电路PC中包括的薄膜晶体管。像素电极310可以直接连接到第一薄膜晶体管TFT1，或者可以经由具有发射控制功能的另一薄膜晶体管(未图示)间接连接到第一薄膜晶体管TFT1。
像素电极310可以包括诸如氧化铟锡(“ITO”)、氧化铟锌(“IZO”)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(“IGO”)或氧化锌铝(“AZO”)的导电氧化物。像素电极310可以包括包含银(Ag)、镁(Mg)、铝(Al)或其任何化合物的反射层。在实施例中，像素电极310可以具有在反射层上方和/或下方的包括包含ITO、IZO、ZnO或In2O3的层的结构。在一个实施例中，例如，像素电极310可以具有ITO/Ag/ITO堆叠的结构。
像素限定层125可以在有机绝缘层120上。像素限定层125覆盖像素电极310的边缘并且具有像素电极310的中心部分通过其被暴露的开口，从而限定像素。另外，像素限定层125可以通过增加像素电极310的边缘与像素电极310上的对电极330之间的距离来防止在像素电极310的边缘上发生电弧等。像素限定层125可以通过使用诸如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯、HMDSO和酚醛树脂的有机绝缘材料通过旋涂等来形成。
有机发光二极管OLED的中间层320可以包括低分子量材料或高分子量材料，并且可以发射红光、绿光、蓝光或白光。在中间层320包括低分子量材料的实施例中，中间层320可以具有在其中空穴注入层(“HIL”)、空穴传输层(“HTL”)、发射层(“EML”)、电子传输层(“ETL”)和电子注入层(“EIL”)等以单一或复合结构堆叠的结构，并且可以包括包含铜酞菁(“CuPc”)、N,N'-双(萘-1-基)-N,N'-二苯基-联苯胺(“NPB”)和三-8-羟基喹啉铝(“Alq3”)的各种有机材料。这样的层可以通过真空沉积形成。
在中间层320包括高分子量材料的实施例中，中间层320可以具有包括HTL和EML的结构。在这样的实施例中，HTL可以包括聚(3,4-乙烯二氧噻吩)(“PEDOT”)，并且发射层可以包括诸如聚苯乙炔(“PPV”)和聚芴的聚合物材料。中间层320可以通过丝网印刷、喷墨印刷或激光诱导热成像(“LITI”)而形成。
然而，中间层320不限于此，并且可以具有其它各种结构。中间层320可以包括遍及各像素电极310的整体层或被图案化以对应于各像素电极310的层。
对电极330在中间层320上。对电极330可以包括具有低功函数的导电材料。在一个实施例中，例如，对电极330可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、锂(Li)、钙(Ca)或其任何合金的(半)透明层。可替代地，对电极330可以在包括以上描述的材料的(半)透明层上进一步包括诸如ITO、IZO、ZnO或In2O3的层。对电极330可以遍及各有机发光二极管OLED成一体以对应于多个像素电极310。
图14是示意性地图示根据可替代的实施例的显示装置的截面图。在图14中，与图13中的附图标记相同或相似的附图标记指代相同或相似的元件，并且将省略或简化其任何重复的详细描述。
参照图14，显示装置的实施例包括基板100、基板100上的像素电路PC以及电连接到像素电路PC的有机发光二极管OLED。像素电路PC可以包括第一薄膜晶体管TFT1、氧化物薄膜晶体管TFTo和电容器Cst。在这样的实施例中，以上参照图10至图12描述的像素电路PC1至PC3或适用于显示装置的各种像素电路可以用作像素电路PC。
第一薄膜晶体管TFT1可以是参照图2描述的薄膜晶体管TFT，可以包括硅半导体，并且可以是驱动晶体管。氧化物薄膜晶体管TFTo是使用氧化物半导体的薄膜晶体管并且可以是开关晶体管。
氧化物薄膜晶体管TFTo可以在层间绝缘层115上。氧化物薄膜晶体管TFTo可以包括氧化物半导体层AO、栅电极GE、源电极SE和漏电极DE。在实施例中，下电极BGE可以被布置在氧化物薄膜晶体管TFTo下方以与栅电极GE重叠。
氧化物半导体层AO可以在层间绝缘层115上。氧化物半导体层AO可以包括沟道区以及在沟道区的两侧的源区和漏区。氧化物半导体层AO可以包括选自铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、铪(Hf)、钛(Ti)和锌(Zn)中的至少一种材料的氧化物。在实施例中，氧化物半导体层AO可以包括基于氧化锌的材料，例如氧化锌、氧化铟锌或氧化镓铟锌等。在实施例中，氧化物半导体层AO可以包括IGZO半导体，在IGZO半导体中，诸如铟(In)或镓(Ga)的金属被包括在ZnO中。
氧化物半导体层AO的源区和漏区可以通过调整氧化物半导体的载流子浓度使氧化物半导体导电来形成。在一个实施例中，例如，氧化物半导体层AO的源区和漏区可以通过使用氢(H)基气体、氟(F)基气体或其任何组合对氧化物半导体进行等离子体处理来增加载流子浓度而形成。
栅电极GE可以在氧化物半导体层AO上，并且第二栅绝缘层117可以在氧化物半导体层AO与栅电极GE之间。栅电极GE被布置成与氧化物半导体层AO重叠并且通过第二栅绝缘层117与氧化物半导体层AO绝缘。
第二栅绝缘层117可以包括氧化硅(SiO2)、氮化硅(SiNx)、氧氮化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx，其可以是ZnO和/或ZnO2)。第二栅绝缘层117可以具有单层结构或多层结构，每层包括选自以上描述的无机绝缘材料中的至少一种。第二栅绝缘层117可以以类似于栅电极GE的形状的图案被提供，而不是形成在基板100的整个表面上。第二栅绝缘层117不覆盖氧化物半导体层AO的两端，并且可以被提供成暴露氧化物半导体层AO的源区和漏区。
第二层间绝缘层119可以在栅电极GE上，并且连接到氧化物半导体层AO的源电极SE和/或漏电极DE可以在第二层间绝缘层119上。导电层CM可以在第二层间绝缘层119上。导电层CM可以是将像素电路PC的晶体管的一个电极电连接到像素电极310的连接电极。
在实施例中，被配置成传输数据电压的数据线和被配置成传输驱动电压的驱动电压线可以在第二层间绝缘层119上。源电极SE和漏电极DE可以直接地或通过另一个薄膜晶体管连接到数据线或驱动电压线。
第二层间绝缘层119可以包括氧化硅(SiO2)、氮化硅(SiNx)、氧氮化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx，其可以是ZnO和/或ZnO2)。第二层间绝缘层119可以具有单层结构或多层结构，每层包括选自以上描述的无机绝缘材料中的至少一种。
有机绝缘层120可以在第二层间绝缘层119上，并且有机发光二极管OLED可以在有机绝缘层120上作为电连接到像素电路PC的显示元件。
在这样的实施例中，氧化物薄膜晶体管TFTo包括由于其特性而具有小的泄漏电流的氧化物半导体，因此电荷注入区可以不被布置在第二栅绝缘层117中。
图15是根据另一可替代的实施例的显示装置的示意性截面图。在图15中，与图13中的附图标记相同或相似的附图标记指代相同或相似的元件，并且将省略或简化其任何重复的详细描述。
参照图15，显示装置的实施例包括基板100、基板100上的像素电路PC以及电连接到像素电路PC的有机发光二极管OLED。像素电路PC可以包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和电容器Cst。在这样的实施例中，以上参照图10至图12描述的像素电路PC1至PC3或适用于显示装置的各种像素电路可以用作像素电路PC。
第一薄膜晶体管TFT1可以是参照图2描述的薄膜晶体管TFT，或者可以是驱动晶体管。第二薄膜晶体管TFT2可以是以上参照图4描述的薄膜晶体管TFT'，或者可以是具有双栅结构的开关晶体管。
第一薄膜晶体管TFT1的电荷注入区CIR可以与半导体层的沟道区重叠并且可以被布置成靠近漏区。在第二薄膜晶体管TFT2中，第一电荷注入区CIR1和第二电荷注入区CIR2可以被布置成靠近第一沟道区与第二沟道区之间的导电区。
在这样的实施例中，显示装置可以进一步包括覆盖有机发光二极管OLED的薄膜封装层400。
因为有机发光二极管OLED可容易被外部湿气或氧气损坏，所以有机发光二极管OLED可以被薄膜封装层400覆盖并保护。薄膜封装层400可以覆盖显示区域DA(参见图9)并且可以延伸到显示区域DA的外部。薄膜封装层400可以包括至少一个有机封装层和至少一个无机封装层。在一个实施例中，例如，薄膜封装层400可以包括第一无机封装层410、有机封装层420和第二无机封装层430。
第一无机封装层410可以覆盖对电极330，并且可以包括氧化硅(SiO2)、氮化硅(SiNx)或氧氮化硅(SiON)等。尽管未图示，但是当需要时诸如封盖层的其它层可以在第一无机封装层410与对电极330之间。因为第一无机封装层410是沿第一无机封装层410下方的结构形成的，所以第一无机封装层410的上表面可能是不平坦的。有机封装层420可以覆盖第一无机封装层410。与第一无机封装层410不同，有机封装层420的上表面可以是基本平坦的。具体地，有机封装层420可以在与显示区域DA相对应的部分中具有基本平坦的上表面。有机封装层420可以包括选自聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚磺酸乙二酯、聚甲醛、聚芳酯和六甲基二硅氧烷中的至少一种。第二无机封装层430可以覆盖有机封装层420，并且可以包括氧化硅(SiO2)、氮化硅(SiNx)或氧氮化硅(SiON)等。
即使当裂纹穿过以上描述的多层结构在薄膜封装层400中发生时，薄膜封装层400也可以防止这样的裂纹在第一无机封装层410与有机封装层420之间或者在有机封装层420与第二无机封装层430之间连接。因此，可以有效地防止或基本最小化外部湿气或氧气通过其渗透到有机发光二极管OLED中的路径的形成。
在这样的实施例中，基板100是柔性基板，并且可以包括顺序地堆叠的第一基底层101、第一无机阻挡层102、第二基底层103和第二无机阻挡层104。第一基底层101和第二基底层103可以包括诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素的聚合物树脂。
第一无机阻挡层102和第二无机阻挡层104中的每个是被配置成防止外部杂质渗入的阻挡层。第一无机阻挡层102和第二无机阻挡层104中的每个可以包括诸如氧化硅(SiO2)、氮化硅(SiNx)和氧氮化硅(SiON)的无机材料，并且可以具有单层结构或多层结构。
如以上描述的，在薄膜晶体管基板和包括该薄膜晶体管基板的显示装置的实施例中，与半导体层的沟道区重叠的电荷注入区被提供在栅绝缘层中，以最小化泄漏电流。
本发明不应被解释为限于在本文中阐述的实施例。相反，提供这些实施例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本发明的构思。
尽管已经参照本发明的实施例具体地示出和描述了本发明，但是本领域普通技术人员将理解，可以对本发明进行在形式和细节上的各种改变，而不脱离所附权利要求书限定的本发明的精神或范围。

Claims (11)

1.一种薄膜晶体管基板，包括：
基板；
半导体层，在所述基板上，其中，所述半导体层包括第一导电区、第二导电区以及在所述第一导电区与所述第二导电区之间的第一沟道区；
栅绝缘层，在所述半导体层上，其中，所述栅绝缘层包括与所述第一沟道区的一部分重叠并且注入有带电离子的第一电荷注入区；以及
第一栅电极，在所述栅绝缘层上以与所述第一沟道区重叠。
2.根据权利要求1所述的薄膜晶体管基板，其中，所述第一电荷注入区偏向所述第一导电区或所述第二导电区。
3.根据权利要求2所述的薄膜晶体管基板，其中，
所述第一导电区和所述第二导电区包括P型掺杂剂，并且
被注入到所述第一电荷注入区中的所述带电离子具有负电荷。
4.根据权利要求3所述的薄膜晶体管基板，其中，被注入到所述第一电荷注入区中的所述带电离子包括选自F-、Cl-、O2-和P3-中的至少一种。
5.根据权利要求1至4中任一项所述的薄膜晶体管基板，其中，被注入到所述第一电荷注入区中的所述带电离子的浓度小于被掺杂到所述第一导电区和所述第二导电区中的掺杂剂的浓度。
6.根据权利要求1至4中任一项所述的薄膜晶体管基板，其中，所述第一电荷注入区的面积小于所述第一沟道区的面积的一半。
7.根据权利要求1至4中任一项所述的薄膜晶体管基板，其中，所述第一电荷注入区的宽度小于所述第一沟道区的宽度的一半。
8.根据权利要求1至4中任一项所述的薄膜晶体管基板，其中，
所述第一电荷注入区偏向所述第二导电区，并且
所述第二导电区是漏区。
9.根据权利要求1所述的薄膜晶体管基板，其中，
所述半导体层进一步包括与所述第一沟道区隔开的第二沟道区，并且
所述栅绝缘层进一步包括与所述第二沟道区重叠的第二电荷注入区，
其中，所述第二导电区在所述第一沟道区与所述第二沟道区之间。
10.根据权利要求9所述的薄膜晶体管基板，其中，
所述第一电荷注入区的中心与所述第二导电区之间的距离小于所述第一沟道区的中心与所述第二导电区之间的距离，并且
所述第二电荷注入区的中心与所述第二导电区之间的距离小于所述第二沟道区的中心与所述第二导电区之间的距离。
11.一种显示装置，包括根据权利要求1至10中任一项所述的薄膜晶体管基板。
CN202210551300.3A 2021-05-18 2022-05-18 薄膜晶体管基板和包括该薄膜晶体管基板的显示装置 Pending CN115377223A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210064213A KR20220156704A (ko) 2021-05-18 2021-05-18 박막 트랜지스터 기판 및 이를 채용한 표시 장치
KR10-2021-0064213 2021-05-18

Publications (1)

Publication Number Publication Date
CN115377223A true CN115377223A (zh) 2022-11-22

Family

ID=84060401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210551300.3A Pending CN115377223A (zh) 2021-05-18 2022-05-18 薄膜晶体管基板和包括该薄膜晶体管基板的显示装置

Country Status (3)

Country Link
US (1) US20220376117A1 (zh)
KR (1) KR20220156704A (zh)
CN (1) CN115377223A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101213707B1 (ko) * 2008-07-08 2012-12-18 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터 및 그 제조방법
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
KR102081283B1 (ko) * 2013-02-14 2020-04-16 삼성디스플레이 주식회사 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법

Also Published As

Publication number Publication date
US20220376117A1 (en) 2022-11-24
KR20220156704A (ko) 2022-11-28

Similar Documents

Publication Publication Date Title
KR102494729B1 (ko) 유기 발광 표시 장치
US9978313B2 (en) Organic light emitting diode display, driving method thereof, and manufacturing method thereof
KR102081283B1 (ko) 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법
US10263057B2 (en) Organic light emitting display panel and manufacturing method thereof
US9761646B2 (en) Organic light-emitting diode display
US10741797B2 (en) Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof
CN102315278B (zh) 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置
US20210257430A1 (en) Organic light-emitting diode display device
TWI690065B (zh) 薄膜電晶體陣列基板及包含薄膜電晶體陣列基板之有機發光顯示裝置
KR102478470B1 (ko) 박막 트랜지스터 기판, 및 유기 발광 표시 장치
KR20160043327A (ko) 유기 발광 표시 장치
US9691822B2 (en) Organic light emitting diode display and manufacturing method thereof
KR101506671B1 (ko) 유기 발광 장치 및 그 제조 방법
KR100813840B1 (ko) 유기 발광 표시 장치
KR20200143562A (ko) 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
US9040999B2 (en) Organic light emitting display device
US20220376117A1 (en) Thin-film transistor substrate and display apparatus including the same
US9349978B2 (en) Organic light emitting display device and method of manufacturing the same
EP4177961A1 (en) Thin-film transistor substrate, manufacturing method thereof, and display apparatus employing the thin-film transistor substrate
KR20210126203A (ko) 표시 장치 및 그 제조 방법
KR20200050093A (ko) 디스플레이 장치 및 이의 제조 방법
US11569269B2 (en) Display apparatus and method of manufacturing the same
CN114566541A (zh) 薄膜晶体管基底、显示设备和制造薄膜晶体管基底的方法
KR20220079759A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination