CN115377130A - 图像传感器及其制造方法、电子装置 - Google Patents

图像传感器及其制造方法、电子装置 Download PDF

Info

Publication number
CN115377130A
CN115377130A CN202110556047.6A CN202110556047A CN115377130A CN 115377130 A CN115377130 A CN 115377130A CN 202110556047 A CN202110556047 A CN 202110556047A CN 115377130 A CN115377130 A CN 115377130A
Authority
CN
China
Prior art keywords
layer
interconnection
image sensor
dielectric layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110556047.6A
Other languages
English (en)
Inventor
汪嘉伦
王新鹏
吴琼涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110556047.6A priority Critical patent/CN115377130A/zh
Publication of CN115377130A publication Critical patent/CN115377130A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种图像传感器及其制造方法、电子装置，图像传感器包括：衬底；器件层，位于衬底的第一面上，器件层包括第一介质层、以及位于第一介质层中的多层互连层，待连接的互连层为外接互连层；第二介质层，位于衬底的第二面上；互连开口，从第二介质层背向第二面的一侧，贯穿第二介质层、衬底和部分厚度的第一介质层，并露出外接互连层；导电层，覆盖互连开口的底部和部分侧壁，并延伸覆盖互连开口外侧的第二介质层的部分顶部；钝化层，覆盖导电层、互连开口侧壁、以及互连开口外侧的第二介质层顶部，钝化层露出位于第二介质层顶部的部分导电层作为焊垫。本发明将焊垫设置于图像传感器的表面，提高图像传感器的测试精度和工作性能。

Description

图像传感器及其制造方法、电子装置
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种图像传感器及其制造方法、电子装置。
背景技术
随着电气技术和电子技术的快速发展，越来越多应用图像传感器技术的现代移动电子产品，如智能手机、数码相机、笔记本电脑等得到飞速发展及普及，人们对产品的质量和个人体验要求越来越苛刻。现在电子产品都具备照相和摄像功能，图像传感器作为电子产品成像的主要部件，对其成像品质的要求也越来越高。
图像传感器是指将光信号转换为电信号的装置。图像传感器包括电荷耦合器件(Charge Coupled Device，CCD)和CMOS图像传感器(CMOS Image Sensor，CIS)。和传统的CCD传感器相比，CMOS图像传感器具有低功耗，低成本、以及与CMOS工艺兼容等特点，因此得到越来越广泛的应用。目前CMOS图像传感器不仅用于消费电子领域，例如数码相机，手机摄像头和摄像机中，而且在汽车电子，监控，生物技术和医学等领域也得到了广泛的应用。
CMOS图像传感器可以进一步分为前照式(FSI)图像传感器和背照式(BSI)图像传感器。由于具备低成本、小尺寸及高性能等优点，BSI图像传感器日益普及。BSI图像传感器是在传统图像传感器技术的基础上，将原来处于镜头与感光元件之间的电路部分转移到感光元件周围或下面，使得光线可以直接进入感光元件，从而减少反射，大幅提高采光的效率。
发明内容
本发明实施例解决的问题是提供一种图像传感器及其制造方法、电子装置，提高图像传感器的测试精度和工作性能。
为解决上述问题，本发明实施例提供一种图像传感器，包括：衬底，包括相对的第一面和第二面，所述衬底包括连接区；器件层，位于所述衬底的第一面上，所述器件层包括第一介质层、以及位于所述第一介质层中的多层互连层，所述多层互连层位于所述第一介质层的不同厚度位置处，且在所述多层互连层中，待连接的所述互连层作为外接互连层；第二介质层，位于所述衬底的第二面上；互连开口，位于所述连接区中，所述互连开口从所述第二介质层背向所述第二面的一侧，贯穿所述第二介质层、衬底和部分厚度的第一介质层，所述互连开口底部露出所述外接互连层；导电层，覆盖所述互连开口的底部和部分侧壁，并延伸覆盖所述互连开口外侧的第二介质层的部分顶部，所述导电层与所述互连开口底部的所述外接互连层电连接；钝化层，覆盖所述导电层、所述导电层露出的互连开口侧壁、以及所述互连开口外侧的第二介质层顶部，所述钝化层露出位于所述第二介质层顶部的部分导电层，且被所述钝化层露出的所述导电层作为焊垫。
相应的，本发明实施例还提供一种图像传感器的制造方法，包括：提供第一晶圆，包括衬底，所述衬底包括相对的第一面和第二面，所述衬底包括连接区，所述衬底的第一面上形成有器件层，所述器件层包括第一介质层、以及位于所述第一介质层中的多层互连层，所述多层互连层位于所述第一介质层的不同厚度位置处，且在所述多层互连层中，待连接的所述互连层作为外接互连层；在所述衬底的第二面上形成第二介质层；在所述连接区中，从所述衬底的第二面，形成贯穿所述第二介质层、衬底和部分厚度的第一介质层的互连开口，所述互连开口底部露出所述外接互连层；形成覆盖所述互连开口的底部和部分侧壁的导电层，所述导电层还延伸覆盖所述互连开口外侧的所述第二介质层的部分顶部，所述导电层与所述互连开口底部的所述外接互连层电连接；形成覆盖所述导电层、所述导电层露出的互连开口侧壁、以及所述互连开口外侧的第二介质层顶部的钝化层，所述钝化层露出位于所述第二介质层顶部的部分导电层，且被所述钝化层露出的所述导电层作为焊垫。
相应的，本发明实施例还提供一种电子装置，所述电子装置包括本发明实施例提供的图像传感器。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的图像传感器中，导电层还延伸覆盖互连开口外侧的第二介质层的部分顶部，钝化层覆盖导电层并露出位于第二介质层顶部的部分导电层，被钝化层露出的导电层作为焊垫；与导电层仅位于互连开口中的方案相比，本发明实施例通过使导电层延伸覆盖互连开口外侧的第二介质层的部分顶部，将图像传感器的焊垫设置于图像传感器的表面，后续对图像传感器进行WAT测试(wafer acceptance test，晶圆验收测试)时，使得扎针位置位于图像传感器的表面，测试针卡无需伸入至互连开口中，从而降低因测试针卡与互连开口侧壁接触而造成测试针卡损伤的概率，也有利于提高测试针卡与焊垫的接触效果，从而提高对图像传感器测试时的测试精度，而且，焊垫还用于作为图像传感器与外部电路实现电连接的接口，这相应还有利于提高图像传感器与外部电路的电连接效果，从而提高图像传感器的工作性能。
本发明实施例提供的图像传感器的制造方法中，在连接区中，从衬底的第二面形成露出外接互连层的互连开口后，形成覆盖互连开口的底部和部分侧壁的导电层，导电层还延伸覆盖互连开口外侧的第二介质层的部分顶部，并形成覆盖导电层、导电层露出的互连开口侧壁、以及互连开口外侧的第二介质层顶部的钝化层，钝化层露出位于第二介质层顶部的部分导电层，且被钝化层露出的导电层作为焊垫；与导电层仅位于互连开口中的方案相比，本发明实施例通过使导电层延伸覆盖互连开口外侧的第二介质层的部分顶部，将图像传感器的焊垫设置于图像传感器的表面，后续对图像传感器进行WAT测试时，使得扎针位置位于图像传感器的表面，测试针卡无需伸入至互连开口中，从而降低因测试针卡与互连开口侧壁接触而造成测试针卡损伤的概率，也有利于提高测试针卡与焊垫的接触效果，从而提高对图像传感器测试时的测试精度，而且，焊垫还用于作为图像传感器与外部电路实现电连接的接口，这相应还有利于提高图像传感器与外部电路的电连接效果，从而提高图像传感器的工作性能。
附图说明
图1是一种图像传感器的结构示意图；
图2是本发明图像传感器一实施例的结构示意图；
图3至图10是本发明图像传感器的制造方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前，在对图像传感器测试(例如，WAT测试)时，测试精度有待提高，且图像传感器的工作性能也有待提高。现结合一种图像传感器分析其测试精度和工作性能仍有待提高的原因。
参考图1，图1是一种图像传感器的结构示意图。
图像传感器包括：衬底20，包括相对的第一面20a和第二面20b，衬底20包括连接区10M和像素区(图未示)，像素区的衬底20中具有感光元件(图未示)；器件层30，位于衬底20的第一面20a上，器件层30包括第一介质层31、以及位于第一介质层31中的多层互连层32，多层互连层32位于第一介质层31的不同厚度位置处，且在多层互连层32中，待连接的互连层32作为外接互连层32M；第二介质层40，位于衬底20的第二面20b上；互连开口(未标示)，位于连接区10M中，互连开口从第二介质层40背向第二面20b的一侧，贯穿第二介质层40、衬底20和部分厚度的第一介质层31，互连开口50底部露出外接互连层32M，互连开口包括位于第二介质层40和衬底20中的沟槽50、以及位于沟槽50底部的接触孔(未标示)，接触孔底部露出外接互连层32M；导电层70，填充于接触孔中，并延伸覆盖沟槽50的底部，导电层70与外接互连层32M相连；钝化层80，覆盖导电层70、导电层70露出的互连开口50侧壁、以及互连开口50外侧的第二介质层40顶部，钝化层80露出位于沟槽50底部的部分导电层70，且被钝化层80露出的导电层70作为焊垫75。
导电层70位于沟槽50的底部，因此，焊垫75也位于沟槽50的底部。在对图像传感器进行WAT测试时，焊垫75表面为扎针位置，相应的，测试针卡需要伸入互连开口中并与焊垫75相接触。但是，随着衬底20的厚度需求的多样性，当衬底20厚度较大时，相应导致扎针的深度变大，而且，考虑到第二介质层40的厚度累加，进一步增大了扎针的深度(例如，扎针的深度可达10微米)，因此，在实际测试过程中，容易导致测试针卡触碰到互连开口的侧壁(具体为沟槽50的侧壁)，从而造成测试针卡的损伤，而且还容易导致测试针卡与焊垫75的接触效果不佳，进而导致测试精度下降。此外，焊垫75还用于作为图像传感器与外部电路实现电连接的接口，将焊垫75设置于沟槽50的底部，这容易导致图像传感器与外部电路的电连接效果不佳，从而导致图像传感器的工作性能下降。
为了解决所述技术问题，本发明实施例提供一种半导体结构，在所述半导体结构中，导电层还延伸覆盖互连开口外侧的第二介质层的部分顶部，钝化层覆盖导电层并露出位于第二介质层顶部的部分导电层，被钝化层露出的导电层作为焊垫；与导电层仅位于互连开口中的方案相比，本发明实施例通过使所述导电层延伸覆盖互连开口外侧的第二介质层的部分顶部，将图像传感器的焊垫设置于图像传感器的表面，后续对图像传感器进行WAT测试时，使得扎针位置位于图像传感器的表面，测试针卡无需伸入至互连开口中，从而降低因测试针卡与互连开口侧壁接触而造成测试针卡损伤的概率，也有利于提高测试针卡与焊垫的接触效果，从而提高对图像传感器测试时的测试精度，而且，焊垫还用于作为图像传感器与外部电路实现电连接的接口，这相应还有利于提高图像传感器与外部电路的电连接效果，从而提高图像传感器的工作性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2是本发明图像传感器一实施例的结构示意图。
图像传感器包括：衬底610，包括相对的第一面610a和第二面610b，衬底610包括连接区600M；器件层640，位于衬底610的第一面610a上，器件层640包括第一介质层644、以及位于第一介质层644中的多层互连层642，多层互连层642位于第一介质层644的不同厚度位置处，且在多层互连层642中，待连接的互连层642作为外接互连层6421；第二介质层650，位于衬底610的第二面610b上；互连开口790，位于连接区600M中，互连开口790从第二介质层650背向第二面610b的一侧，贯穿第二介质层650、衬底610和部分厚度的第一介质层644，互连开口790底部露出外接互连层6421；导电层770，覆盖互连开口790的底部和部分侧壁，并延伸覆盖互连开口790外侧的第二介质层650的部分顶部，导电层770与互连开口790底部的外接互连层6421电连接；钝化层800，覆盖导电层770、导电层770露出的互连开口790侧壁、以及互连开口790外侧的第二介质层650顶部，钝化层800露出位于第二介质层650顶部的部分导电层770，且被钝化层800露出的导电层770作为焊垫810。
本实施例中，所述图像传感器为背照式CMOS图像传感器。由于背照式CMOS图像传感器工作时，入射光从衬底610的第二面610b进入感光元件，使得光线可以直接进入感光元件，从而减少反射，大幅提高采光的效率。背照式CMOS图像传感器的焊垫通常设置于衬底610的背面一侧(也即第二面610b一侧)。
衬底610为图像传感器的形成提供了工艺平台。本实施例中，衬底610的材料为硅。在另一些实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。在其他实施例中，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
本实施例中，衬底610包括相对的第一面610a和第二面610b。其中，第一面610a指的是衬底610的正面，在半导体制造领域中，通常在衬底610的正面制备半导体器件和互连结构。本实施例中，所述衬底610的厚度为2.4微米至8微米。具体地，根据工艺需求，调节衬底610的厚度。
衬底610包括连接区600M和像素区(图未示)。连接区600M用于将图像传感器的电性引出，以便对图像传感器进行测试(例如，WAT测试)或实现图像传感器与外部电路的连接。因此，连接区600M的第一介质层644中形成有互连层642，且焊垫810位于连接区600M中。
像素区用于形成图像传感器的像素单元以及互连结构；其中，像素区中也形成有互连层642，每个像素单元包括感光元件、以及用作驱动电路的MOS晶体管(图未示)，感光元件包括光电二极管(photodiode)，MOS晶体管中的电信号通过互连层642传输。光电二极管接收入射光的光信号，入射光引起光电二极管的电流发生变化，从而将光信号转换成电信号。
器件层640中形成有MOS晶体管(图未示)以及互连结构。具体地，器件层640包括第一介质层644、以及位于第一介质层644中的多层互连层642。
第一介质层644用于实现互连结构之间的电隔离。第一介质层644的材料包括氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮氧化硅、低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)和超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)中的一种或多种。
本实施例中，第一介质层644包括层间介质(ILD)层641、以及位于层间介质层641背向第一面610a一侧的表面上的多层金属层间介电(IMD)层643。其中，每一层金属层间介电层643中形成有一层互连层642。
层间介质层641用于隔离相邻的MOS晶体管等器件，还用于隔离相连的导电插塞(contact，CT)。本实施例中，层间介质层641的材料为氧化硅。
金属层间介电层643用于隔离后段制程中的互连结构。本实施例中，金属层间介电层643的材料为超低k介质材料，从而降低互连层642之间的寄生电容，进而减小后段RC延迟。具体地，超低k介质材料可以为SiOCH。
互连层642为后段制程中的金属互连线。本实施例中，互连层642的材料包括铝(Al)、铜(Cu)、钽(Ta)、氮化钽(TaN)、钛(Ti)和氮化钛(TiN)中的一种或多种。待连接的互连层642作为外接互连层6421。通过将外接互连层6421的电性引出，从而将图像传感器的电性引出。本实施例中，最靠近第一面610a的互连层642作为外接互连层6421，从而减小互连开口790的总深度，以减小形成互连开口790、导电层770和钝化层800的工艺难度。
图像传感器还包括：隔离结构613，位于连接区600M的部分厚度衬底610中，且衬底610的第一面610a露出隔离结构613表面。隔离结构613用于实现相邻器件之间的隔离。本实施例中，隔离结构613为浅沟槽隔离(Shallow Trench Isolation，STI)，从而使隔离结构613具有良好的隔离效果。隔离结构613的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。本实施例中，隔离结构613的材料为氧化硅。
图像传感器还包括：刻蚀停止层620，位于器件层640和衬底610的第一面610a之间。在形成互连开口790的过程中，在刻蚀第一介质层644之前，先以刻蚀停止层620朝向第一面610a的表面作为刻蚀停止位置，从而确保各个互连开口790底部均露出对应的外接互连层6421的同时，降低外接互连层6421受到过刻蚀的概率。因此，刻蚀停止层620的耐刻蚀度较高，也与位于其上方的膜层(例如，隔离结构613)之间具有刻蚀选择比。具体地，刻蚀停止层620的材料包括碳氮化硅、碳氧化硅和氮化硅中的一种或多种。本实施例中，刻蚀停止层620的材料为氮化硅。
图像传感器还包括：缓冲层611，位于隔离结构613的底部和衬底610之间、以及隔离结构613的侧壁和衬底610之间，且还延伸覆盖衬底610的第一面610a。缓冲层611用于减小刻蚀停止层620对衬底610产生的应力，从而降低刻蚀停止层620对衬底610表面造成位错的概率。本实施例中，缓冲层611的材料为氧化硅。
图像传感器还包括：衬垫氧化层612，位于隔离结构613的侧壁和缓冲层611之间。隔离结构613通常采用高密度等离子体化学气相沉积(HDP CVD)工艺形成，衬垫氧化层612用于作为高密度等离子体化学气相沉积时的缓冲层。本实施例中，衬垫氧化层612的材料为氧化硅。
第二介质层650用于对衬底610的第二面610b起到保护作用，还用于隔离导电层770和衬底610。第二介质层650可以为单层结构或叠层结构，第二介质层650的材料包括氧化硅、氮化硅、氮氧化硅、碳氮氧化硅、低k介质材料和超低k介质材料中的一种或多种。本实施例中，第二介质层650的厚度为1微米至3微米。例如，第二介质层650的厚度为2微米。
通过互连开口790露出外接互连层6421，从而实现外接互连层6421与焊垫810的电连接。而且，互连开口790用于为导电层770和钝化层800的形成提供空间位置。本实施例中，互连开口790还贯穿隔离结构613和刻蚀停止层620，从而露出外接互连层6421。本实施例中，互连开口790在衬底610上的投影为方形(例如，长方形或正方形)。
本实施例中，互连开口790包括：沟槽791，从第二介质层650背向第二面610b的一侧，贯穿第二介质层650和衬底610；接触孔792，贯穿沟槽791底部的部分厚度的第一介质层644，并露出外接互连层6421，接触孔792顶部和沟槽791底部相连通，且沟槽791底部的线宽尺寸大于接触孔792顶部的线宽尺寸。
形成导电层770的制程包括图形化的步骤(例如，光刻和刻蚀)，通过线宽尺寸更大的沟槽791，为形成导电层770的图形化工艺提供空间位置。接触孔792的线宽尺寸较小，有利于确保接触孔792仅露出外接互连层6421，降低接触孔792暴露其他互连层6421的概率。
导电层770与互连开口790底部的外接互连层6421电连接，从而将外接互连层6421的电性引出。
本实施例中，导电层770还延伸覆盖互连开口790外侧的第二介质层650的部分顶部，从而将焊垫810设置于图像传感器的表面，后续对图像传感器进行WAT测试时，使得扎针位置位于图像传感器的表面，测试针卡无需伸入至互连开口790中，从而降低因测试针卡与互连开口790侧壁接触而造成测试针卡损伤的概率，也有利于提高测试针卡与焊垫810的接触效果，从而提高对图像传感器测试时的测试精度，而且，焊垫810还用于作为图像传感器与外部电路实现电连接的接口，这相应还有利于提高图像传感器与外部电路的电连接效果，从而提高图像传感器的工作性能。
导电层770选用具有较高导电性的材料。因此，导电层770的材料包括铝和铜中的一种或多种。作为一种示例，导电层770的材料为铝。需要说明的是，在其他实施例中，导电层还可以选用其他适宜的导电材料。
本实施例中，位于接触孔792的相对侧壁上的导电层770相接触，使得导电层770填充于接触孔792中，从而减小位于接触孔792中的导电层770的电阻，进而提高焊垫810和外接互连层6421的电连接效果。
本实施例中，导电层770沿互连开口790的任一个侧壁，延伸覆盖互连开口790外侧的第二介质层650的部分顶部，也就是说，导电层770沿着互连开口790的其中一侧的侧壁延伸至第二介质层650上，从而将焊垫810设置于互连开口790的同一侧，便于采用测试针卡进行扎针；而且互连开口790另一侧的第二介质层650顶部未形成有导电层770，提高了工艺可靠性。
沿平行于衬底610表面、且垂直于互连开口790侧壁的方向，导电层770延伸覆盖第二介质层650的尺寸L不宜过小，也不宜过大。如果导电层770延伸覆盖第二介质层650的尺寸L过小，则受到工艺稳定性的影响，容易增大导电层770无法覆盖第二介质层650顶部的概率，且容易减小形成焊垫810的工艺窗口；如果导电层770延伸覆盖第二介质层650的尺寸L过大，则容易增大相邻像素单元的导电层770发生短接。为此，本实施例中，沿平行于衬底610表面、且垂直于互连开口790侧壁的方向，导电层770延伸覆盖第二介质层650的尺寸L为80微米至120微米，例如，90微米、100微米或110微米。
位于互连开口790侧壁上的导电层770的厚度不宜过小，也不宜过大。如果位于互连开口790侧壁上的导电层770的厚度过小，则容易降低导电层770的厚度均一性，从而难以确保导电层770的完整性和连续覆盖性，进而降低焊垫810与外接互连层6421的电连接效果；如果位于互连开口790侧壁上的导电层770的厚度过大，则容易增大工艺成本，且增大形成导电层770时所采用的图形化工艺的工艺难度。为此，本实施例中，位于互连开口790侧壁上的导电层770的厚度为1微米至1.5微米。其中，本实施例中，互连开口790包括沟槽791和接触孔792，位于互连开口790侧壁上的导电层770厚度指的是：位于沟槽791侧壁上的导电层770厚度。
需要说明的是，导电层770沿着互连开口790的其中一侧的侧壁延伸至第二介质层650上，与导电层覆盖在互连开口790底部和第二介质层650顶部相比，导电层770在互连开口790侧壁的覆盖难度更大，因此，与导电层仅位于互连开口中的方案相比，本实施例适当增加位于互连开口790侧壁上的导电层770的厚度，以确保位于互连开口790侧壁上的导电层770的完整性和连续覆盖性。
本实施例中，所图像传感器还包括：阻挡层670，覆盖沟槽791的侧壁和底部，并延伸覆盖第二介质层650的顶部。相应的，接触孔792还贯穿沟槽791底部的阻挡层670。阻挡层670用于实现导电层770和衬底610之间的电隔离。本实施例中，阻挡层670的材料包括氧化硅、氮化硅、氮氧化硅和碳氮氧化硅中的一种或多种。作为一种示例，阻挡层670的材料为氧化硅。氧化硅具有较好的绝缘性，且工艺兼容性较高。
本实施例中，导电层770和钝化层800均位于阻挡层670上。
钝化层800暴露出的部分导电层770，对剩余的导电层770进行遮盖，以定义出焊垫810的形状、位置和尺寸。本实施例中，钝化层800的材料包括氧化硅、氮化硅、氮氧化硅和有机聚合物中的一种或多种。作为一种示例，钝化层800的材料为氧化硅。
需要说明的是，钝化层800的厚度不宜过小，也不宜过大。如果钝化层800的厚度过小，则容易降低钝化层800的厚度均一性，从而容易增大钝化层800暴露除焊垫810以外其余区域的导电层770的概率；如果钝化层800的厚度过大，则容易增加工艺成本，且增大图形化钝化层800以露出部分导电层770的工艺难度。为此，本实施例中，钝化层800的厚度为
Figure BDA0003077205140000101
至
Figure BDA0003077205140000102
焊垫810与外接互连层6421电连接，从而在对图像传感器进行WAT测试时，焊垫810为扎针的位置，也即测试针卡与焊垫810相接触；此外，焊垫810还用于作为图像传感器与外部电路实现电连接的接口。
图3至图10是本发明图像传感器的制造方法一实施例中各步骤对应的结构示意图。
参考图3，提供第一晶圆200，包括衬底210，衬底210包括相对的第一面210a和第二面210b，衬底210包括连接区200M，衬底210的第一面210a上形成有器件层240，器件层240包括第一介质层244、以及位于第一介质层244中的多层互连层242，多层互连层242位于第一介质层244的不同厚度位置处，且在多层互连层242中，待连接的互连层242作为外接互连层2421。
第一晶圆200为器件晶圆(device wafer)，第一晶圆200中形成有半导体器件。本实施例中，所述方法用于形成图像传感器，因此，第一晶圆200中形成有用于实现CMOS图像传感功能的器件。本实施例中，图像传感器为背照式CMOS图像传感器(例如，光电二极管或MOS晶体管)。衬底210为形成图像传感器提供工艺平台。
本实施例中，衬底210包括相对的第一面210a和第二面210b，且衬底210包括连接区200M和像素区(图未示)。对衬底210的具体描述，请参考前述实施例中的相应描述，在此不再赘述。
器件层240中形成有MOS晶体管(图未示)以及互连结构。具体地，器件层240包括第一介质层244、以及位于第一介质层244中的多层互连层242。
第一介质层244用于实现互连结构之间的电隔离。第一介质层244的材料包括氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮氧化硅、低k介质材料和超低k介质材料中的一种或多种。
本实施例中，第一介质层244包括层间介质层241、以及位于层间介质层241背向第一面210a一侧的表面上的多层金属层间介电层243。其中，每一层金属层间介电层243中形成有一层互连层242。
层间介质层241用于隔离相邻的MOS晶体管等器件，还用于隔离相邻的导电插塞。本实施例中，层间介质层241的材料为氧化硅。
金属层间介电层243用于隔离后段制程中的互连结构。本实施例中，金属层间介电层243的材料为超低k介质材料，从而降低互连层242之间的寄生电容，进而减小后段RC延迟。具体地，超低k介质材料可以为SiOCH。
互连层242为后段制程中的金属互连线。本实施例中，互连层242的材料包括铝、铜、钽、氮化钽、钛和氮化钛中的一种或多种。
待连接的互连层242作为外接互连层2421。通过将外接互连层2421的电性引出，从而将图像传感器的电性引出。本实施例中，最靠近第一面210a的互连层242作为外接互连层2421，从而减小后续互连开口的总深度，以减小后续形成互连开口、导电层和钝化层的工艺难度。
本实施例中，连接区200M的部分厚度衬底210中还形成有隔离结构213，且衬底210的第一面210a露出隔离结构213表面。本实施例中，隔离结构213为浅沟槽隔离。隔离结构213的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。本实施例中，隔离结构213的材料为氧化硅。本实施例中，采用高密度等离子体化学气相沉积(HDP CVD)工艺形成隔离结构213。
本实施例中，器件层240和衬底210的第一面210a之间还形成有刻蚀停止层220。在后续形成互连开口的过程中，在刻蚀第一介质层244之前，先以刻蚀停止层220朝向第一面210a的表面作为刻蚀停止位置，从而确保各个互连开口底部均露出对应的外接互连层2421的同时，降低外接互连层2421受到过刻蚀的概率。具体地，刻蚀停止层220的材料包括碳氮化硅、碳氧化硅和氮化硅中的一种或多种。本实施例中，刻蚀停止层220的材料为氮化硅。
本实施例中，隔离结构213底部和衬底210之间、以及隔离结构213侧壁和衬底210之间还形成有缓冲层211，且缓冲层211还延伸覆盖衬底210的第一面210a。缓冲层211用于减小刻蚀停止层220对衬底210产生的应力。本实施例中，缓冲层211的材料为氧化硅。
本实施例中，隔离结构213侧壁和缓冲层211之间还形成有衬垫氧化层212。衬垫氧化层212用于作为高密度等离子体化学气相沉积时的缓冲层。本实施例中，衬垫氧化层212的材料为氧化硅。
继续参考图3，所述制造方法还包括：提供第二晶圆100；将衬底210的第二面210b键合至第二晶圆100上。
第二晶圆100用于支撑第一晶圆200，以便后续在衬底210的第二面210b一侧进行相关的工艺制程，且在后续的工艺制程中，第二晶圆100还用于对第一晶圆200背向第二面210b一侧的表面进行保护。
本实施例中，所述第二晶圆为承载晶圆(carrier wafer)，以提供支撑作用。其中，承载晶圆可以为有机玻璃晶圆、无机玻璃晶圆、树脂晶圆、半导体材料晶圆、氧化物晶体晶圆、陶瓷晶圆、金属晶圆、有机塑料晶圆、无机氧化物晶圆或陶瓷材料晶圆。
具体地，根据工艺需求，选用合适的键合方式。例如，可以采用熔融键合(fusionbonding)的方式将衬底210的第二面210b键合至第二晶圆100上。
在其他实施例中，根据实际工艺需求，第二晶圆也可以为器件晶圆。例如，第二晶圆中具有电路，第二晶圆与第一晶圆之间实现电连接，从而实现第二晶圆与第一晶圆的封装。
参考图3，在衬底210的第二面210b上形成第二介质层250。具体地，将衬底210的第二面210b键合至第二晶圆100上后，形成第二介质层250。
第二介质层250用于对衬底210的第二面210b起到保护作用，还用于隔离后续形成的导电层和衬底210。第二介质层250可以为单层结构或叠层结构，第二介质层250的材料包括氧化硅、氮化硅、氮氧化硅、碳氮氧化硅、低k介质材料和超低k介质材料中的一种或多种。
本实施例中，第二介质层250的厚度为1微米至3微米。例如，第二介质层250的厚度为2微米。
结合参考图3至图6，在连接区200M中，从衬底210的第二面210b，形成贯穿第二介质层250、衬底210和部分厚度的第一介质层244的互连开口290，互连开口290底部露出外接互连层2421。
通过互连开口290底部露出外接互连层2421，从而实现外接互连层2421与后续形成的焊垫的电连接。而且，互连开口290用于为后续形成导电层和钝化层提供空间位置。本实施例中，互连开口290还贯穿隔离结构213和刻蚀停止层220，从而露出外接互连层2421。
本实施例中，互连开口290在衬底210上的投影为方形。
以下结合附图，对形成互连开口290的步骤做详细说明。
结合参考图3和图4，从第二介质层250背向第二面210b的一侧，刻蚀第二介质层250和衬底210，形成贯穿第二介质层250和衬底210的沟槽260。
后续形成导电层的制程包括图形化的步骤(例如，光刻和刻蚀)，通过形成线宽尺寸较大的沟槽260，为后续形成导电层的图形化工艺提供空间位置。
具体地，形成沟槽260的步骤包括：如图3所示，在第二介质层250上形成第三掩膜层300，第三掩膜层300中形成有第一掩膜开口310，第一掩膜开口310位于外接互连层2421上方；如图4所示，以第三掩膜层300为掩膜，并以刻蚀停止层220朝向第一面210a的表面作为刻蚀停止位置，依次刻蚀第二介质层250、衬底210、缓冲层211、衬垫氧化层212和隔离结构213，形成贯穿第二介质层250、衬底210、缓冲层211、衬垫氧化层212和隔离结构213的沟槽260，沟槽260露出刻蚀停止层220。
先以刻蚀停止层220朝向第一面210a的表面作为刻蚀停止位置，从而确保各个沟槽260均能够贯穿第二介质层250、衬底210、缓冲层211、衬垫氧化层212和隔离结构213的同时，降低外接互连层2421和衬底210之间的第一介质层244受到过刻蚀的概率，从而有利于降低外接互连层2421受到过刻蚀的概率。
本实施例中，采用干法刻蚀工艺(例如，各向异性的干法刻蚀工艺)进行刻蚀，形成沟槽260。干法刻蚀工艺具有各向异性的刻蚀特性，有利于提高沟槽260侧壁的形貌质量和沟槽260的尺寸精度。
本实施例中，形成沟槽260后，还包括：去除第三掩膜层300。去除第三掩膜层300，为后续进一步刻蚀第一介质层244做准备。
作为一种示例，第三掩膜层300的材料为光刻胶，相应可以采用灰化或湿法去胶的方式，去除第三掩膜层300。
参考图5和图6，对沟槽260底部的部分区域的第一介质层244进行刻蚀，形成贯穿部分厚度的第一介质层244的接触孔280，接触孔280露出外接金属互连层2421，且沟槽260底部的线宽尺寸大于接触孔280顶部的线宽尺寸。
接触孔280的线宽尺寸较小，有利于确保接触孔280仅露出外接互连层2421，降低接触孔280暴露其他互连层2421的概率。
具体地，形成接触孔280的步骤包括：如图5所示，在第二介质层250上形成第四掩膜层330，第四掩膜层330还覆盖沟槽260的侧壁，且第四掩膜层330中形成有第二掩膜开口340，第二掩膜开口340露出沟槽260的部分底部；如图6所示，以第二掩膜开口340为掩膜，依次刻蚀所述刻蚀停止层220和第一介质层244，形成露出外接金属互连层2421的接触孔280。
因此，本实施例中，接触孔280顶部和沟槽260底部相连通，相连通的接触孔280和沟槽260构成互连开口290，且沟槽260底部的线宽尺寸大于接触孔280顶部的线宽尺寸。此外，接触孔280还贯穿刻蚀停止层220。
本实施例中，采用干法刻蚀工艺(例如，各向异性的干法刻蚀工艺)进行刻蚀，形成接触孔280。干法刻蚀工艺具有各向异性的刻蚀特性，有利于提高接触孔280侧壁的形貌质量和接触孔280的尺寸精度。
本实施例中，形成接触孔280后，还包括：去除第四掩膜层330。去除第四掩膜层330，为后续形成导电层做准备。
作为一种示例，第四掩膜层330的材料为光刻胶，相应可以采用灰化或湿法去胶的方式，去除第四掩膜层330。
如图5所示，本实施例中，形成所述互连开口290的过程中，对沟槽260底部的部分区域的第一介质层244进行刻蚀之前，还包括：形成覆盖沟槽260的底部和侧壁的阻挡层270，阻挡层270还延伸覆盖第二介质层250的顶部。
阻挡层270用于实现导电层和衬底210之间的电隔离。本实施例中，阻挡层270的材料包括氧化硅、氮化硅、氮氧化硅和碳氮氧化硅中的一种或多种。
作为一种示例，阻挡层670的材料为氧化硅。氧化硅具有较好的绝缘性，且工艺兼容性较高。具体地，采用等离子体增强化学气相沉积(PECVD)工艺形成阻挡层270。PECVD的特点是有等离子体作为辅助能量，反应腔室的真空度高(也即反应气压低)，所形成膜层的致密性较高，从而提高阻挡层270的隔离效果。
相应的，形成接触孔280的过程中，依次对沟槽260底部的部分区域的阻挡层270、刻蚀停止层220和第一介质层244进行刻蚀，接触孔280还贯穿阻挡层270。
本实施例中，在形成沟槽260之前，先形成阻挡层270，以便于形成接触孔280后，接触孔280能够露出外接金属互连层2421，有利于简化工艺步骤。
结合参考图7和图8，形成覆盖互连开口290的底部和部分侧壁的导电层370，导电层还延伸覆盖互连开口290外侧的第二介质层250的部分顶部，导电层370与互连开口290底部的外接互连层2421电连接。
导电层370与互连开口290底部的外接互连层2421电连接，从而将外接互连层2421的电性引出。导电层370选用具有较高导电性的材料。因此，导电层370的材料包括铝和铜中的一种或多种。作为一种示例，导电层370的材料为铝。需要说明的是，在其他实施例中，导电层还可以选用其他适宜的导电材料。
本实施例中，导电层370还延伸覆盖互连开口290外侧的第二介质层250的部分顶部，从而将焊垫设置于图像传感器的表面。
本实施例中，导电层370沿互连开口290的任一个侧壁，延伸覆盖互连开口370外侧的第二介质层250的部分顶部，也就是说，导电层370沿着互连开口290的其中一侧的侧壁延伸至第二介质层250上，从而将焊垫设置于互连开口290的同一侧，便于在WAT测试时采用测试针卡进行扎针，而且，互连开口290另一侧的第二介质层250顶部未形成有导电层370，提高了工艺可靠性。
本实施例中，形成导电层370的步骤中，位于接触孔280的相对侧壁上的导电层370相接触，使得导电层370填充于接触孔280中，从而减小位于接触孔280中的导电层370的电阻，从而提高焊垫和外接互连层2421的电连接效果。
本实施例中，沿平行于衬底210表面、且垂直于互连开口290侧壁的方向，导电层370延伸覆盖第二介质层250的尺寸(未标示)为80微米至120微米。对导电层370延伸覆盖第二介质层250的尺寸的分析，请参考前述实施例中的相应描述，在此不再赘述。
本实施例中，位于互连开口290侧壁上的导电层370的厚度为1微米至1.5微米。具体地，位于互连开口290侧壁上的导电层370厚度指的是：位于沟槽791侧壁上的导电层370厚度。对位于互连开口290侧壁上的导电层370的厚度的分析，请参考前述实施例中的相应描述，在此不再赘述。
需要说明的是，导电层370沿着互连开口290的其中一侧的侧壁延伸至第二介质层250上，与导电层370覆盖在互连开口290底部和第二介质层250顶部相比，导电层370在互连开口290侧壁的覆盖难度更高，因此，与导电层仅位于互连开口中的方案相比，本实施例适当增加位于互连开口290侧壁上的导电层370的厚度，以确保位于互连开口290侧壁上的导电层370的完整性和连续覆盖性。
具体地，形成导电层370的步骤包括：如图7所示，形成覆盖互连开口290的底部和侧壁的导电材料层350，导电材料层350还延伸覆盖互连开口290外侧的第二介质层250顶部，导电材料层350与互连开口290底部的外接互连层2421电连接；形成导电材料层350后，形成覆盖互连开口290底部和部分侧壁的第一掩膜层360，第一掩膜层360还沿互连开口290的任一侧壁延伸覆盖互连开口290外侧的第二介质层250的部分顶部；如图8所示，以第一掩膜层360为掩膜刻蚀导电材料层350，刻蚀后剩余的导电材料层350作为导电层370。
本实施例中，导电材料层350填充于接触孔280中，并延伸覆盖沟槽260的底部和侧壁。
本实施例中，采用干法刻蚀工艺(例如，各向异性的干法刻蚀工艺)刻蚀导电材料层350。干法刻蚀工艺具有各向异性的刻蚀特性，有利于提高导电材料层350的刻蚀剖面形貌，从而精确控制导电层370的形成区域。
本实施例中，形成导电层370后，还包括：去除第一掩膜层360。去除第一掩膜层360，为后续形成钝化层做准备。作为一种示例，第一掩膜层360的材料为光刻胶，相应采用灰化或湿法去胶的方式，去除第一掩膜层360。
结合参考图9和图10，形成覆盖导电层370、导电层370露出的互连开口290侧壁、以及互连开口290外侧的第二介质层250顶部的钝化层400(如图10所示)，钝化层400露出位于第二介质层250顶部的部分导电层370，且被钝化层400露出的导电层370作为焊垫410(如图10所示)。
钝化层400暴露出的部分导电层370，对剩余的导电层370进行密封，以定义出焊垫410的形状、位置和尺寸。本实施例中，钝化层400的材料包括氧化硅、氮化硅、氮氧化硅和有机聚合物(例如，环氧树脂或聚酰亚胺)中的一种或多种。作为一种示例，钝化层400的材料为氧化硅。
焊垫410与外接互连层2421电连接，从而在对图像传感器进行WAT测试时，焊垫410为扎针的位置，也即测试针卡与焊垫410相接触；此外，焊垫410还用于作为图像传感器与外部电路实现电连接的接口。
具体地，形成钝化层400的步骤包括：如图9所示，形成覆盖导电层370、导电层370露出的互连开口290侧壁、以及互连开口290外侧的第二介质层250顶部的钝化材料层380；形成覆盖钝化材料层380的第二掩膜层390，第二掩膜层390中形成有掩膜开口395(具体为第三掩膜开口395)，第三掩膜开口395位于第二介质层250顶部的部分导电层370上方；如图10所示，以第二掩膜层390为掩膜，刻蚀第三掩膜开口395露出的钝化材料层380，刻蚀后剩余的钝化材料层380作为钝化层400。
本实施例中，采用PECVD工艺形成钝化材料层380。采用PECVD工艺所形成膜层的致密性较高，从而提高钝化层400的密封效果。
本实施例中，采用干法刻蚀工艺(例如，各向异性的干法刻蚀工艺)刻蚀钝化材料层380。干法刻蚀工艺具有各向异性的刻蚀特性，有利于提高焊垫410的位置精度和尺寸精度。
本实施例中，形成钝化层400后，还包括：去除第二掩膜层390。去除第二掩膜层390，为后续制程做准备。作为一种示例，第二掩膜层390的材料为光刻胶，相应采用灰化或湿法去胶的方式，去除第二掩膜层390。
相应的，本发明实施例还提供一种电子装置，所述电子装置包括前述实施例所述的图像传感器。
由于图像传感器的工作性能较佳，而所述电子装置采用所述图像传感器，这相应提高了所述电子装置的性能。其中，所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有所述图像传感器的中间产品，例如：具有该图像传感器的手机主板等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (28)

1.一种图像传感器，其特征在于，包括：
衬底，包括相对的第一面和第二面，所述衬底包括连接区；
器件层，位于所述衬底的第一面上，所述器件层包括第一介质层、以及位于所述第一介质层中的多层互连层，所述多层互连层位于所述第一介质层的不同厚度位置处，且在所述多层互连层中，待连接的所述互连层作为外接互连层；
第二介质层，位于所述衬底的第二面上；
互连开口，位于所述连接区中，所述互连开口从所述第二介质层背向所述第二面的一侧，贯穿所述第二介质层、衬底和部分厚度的第一介质层，所述互连开口底部露出所述外接互连层；
导电层，覆盖所述互连开口的底部和部分侧壁，并延伸覆盖所述互连开口外侧的第二介质层的部分顶部，所述导电层与所述互连开口底部的所述外接互连层电连接；
钝化层，覆盖所述导电层、所述导电层露出的互连开口侧壁、以及所述互连开口外侧的第二介质层顶部，所述钝化层露出位于所述第二介质层顶部的部分导电层，且被所述钝化层露出的所述导电层作为焊垫。
2.如权利要求1所述的图像传感器，其特征在于，所述互连开口包括：沟槽，从所述第二介质层背向所述第二面的一侧，贯穿所述第二介质层和衬底；
接触孔，贯穿所述沟槽底部的部分厚度的第一介质层，并露出所述外接互连层，所述接触孔顶部和所述沟槽底部相连通，且所述沟槽底部的线宽尺寸大于所述接触孔顶部的线宽尺寸。
3.如权利要求2所述的图像传感器，其特征在于，位于所述接触孔的相对侧壁上的所述导电层相接触，所述导电层填充于所述接触孔中。
4.如权利要求2所述的图像传感器，其特征在于，所述图像传感器还包括：阻挡层，覆盖所述沟槽的侧壁和底部，并延伸覆盖所述第二介质层的顶部；
所述接触孔还贯穿所述沟槽底部的所述阻挡层；
所述导电层和钝化层均位于所述阻挡层上。
5.如权利要求1所述的图像传感器，其特征在于，最靠近所述第一面的所述互连层作为所述外接互连层。
6.如权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括：刻蚀停止层，位于所述器件层和所述衬底的第一面之间；
所述互连开口还贯穿所述刻蚀停止层。
7.如权利要求1所述的图像传感器，其特征在于，所述互连开口在所述衬底上的投影为方形；
所述导电层沿所述互连开口的任一侧壁，延伸覆盖所述互连开口外侧的第二介质层的部分顶部。
8.如权利要求1所述的图像传感器，其特征在于，沿平行于所述衬底表面、且垂直于所述互连开口侧壁的方向，所述导电层延伸覆盖所述第二介质层的尺寸为80微米至120微米。
9.如权利要求1所述的图像传感器，其特征在于，所述衬底的厚度为2.4微米至8微米。
10.如权利要求1所述的图像传感器，其特征在于，位于所述互连开口侧壁上的所述导电层的厚度为1微米至1.5微米。
11.如权利要求1所述的图像传感器，其特征在于，所述钝化层的厚度为
Figure FDA0003077205130000021
至
Figure FDA0003077205130000022
12.如权利要求1所述的图像传感器，其特征在于，所述第一介质层的材料包括氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮氧化硅、低k介质材料和超低k介质材料中的一种或多种。
13.如权利要求1所述的图像传感器，其特征在于，所述第二介质层的材料包括氧化硅、氮化硅、氮氧化硅、碳氮氧化硅、低k介质材料和超低k介质材料中的一种或多种。
14.如权利要求1所述的图像传感器，其特征在于，所述互连层的材料包括铝、铜、钽、氮化钽、钛和氮化钛中的一种或多种。
15.如权利要求1所述的图像传感器，其特征在于，所述导电层的材料包括铝和铜中的一种或多种。
16.如权利要求1所述的图像传感器，其特征在于，所述钝化层的材料包括氧化硅、氮化硅、氮氧化硅和有机聚合物中的一种或多种。
17.如权利要求4所述的图像传感器，其特征在于，所述阻挡层的材料包括氧化硅、氮化硅、氮氧化硅和碳氮氧化硅中的一种或多种。
18.如权利要求6所述的图像传感器，其特征在于，所述刻蚀停止层的材料包括碳氮化硅、碳氧化硅和氮化硅中的一种或多种。
19.如权利要求1所述的图像传感器，其特征在于，所述图像传感器为背照式CMOS图像传感器。
20.一种图像传感器的制造方法，其特征在于，包括：
提供第一晶圆，包括衬底，所述衬底包括相对的第一面和第二面，所述衬底包括连接区，所述衬底的第一面上形成有器件层，所述器件层包括第一介质层、以及位于所述第一介质层中的多层互连层，所述多层互连层位于所述第一介质层的不同厚度位置处，且在所述多层互连层中，待连接的所述互连层作为外接互连层；
在所述衬底的第二面上形成第二介质层；
在所述连接区中，从所述衬底的第二面，形成贯穿所述第二介质层、衬底和部分厚度的第一介质层的互连开口，所述互连开口底部露出所述外接互连层；
形成覆盖所述互连开口的底部和部分侧壁的导电层，所述导电层还延伸覆盖所述互连开口外侧的所述第二介质层的部分顶部，所述导电层与所述互连开口底部的所述外接互连层电连接；
形成覆盖所述导电层、所述导电层露出的互连开口侧壁、以及所述互连开口外侧的第二介质层顶部的钝化层，所述钝化层露出位于所述第二介质层顶部的部分导电层，且被所述钝化层露出的所述导电层作为焊垫。
21.权利要求20所述的图像传感器的制造方法，其特征在于，在所述衬底的第二面上形成第二介质层之前，所述制造方法还包括：提供第二晶圆；将所述衬底的第二面键合至所述第二晶圆上。
22.权利要求21所述的图像传感器的制造方法，其特征在于，所述第二晶圆包括承载晶圆或器件晶圆。
23.权利要求20所述的图像传感器的制造方法，其特征在于，形成所述互连开口的步骤包括：从所述第二介质层背向所述第二面的一侧，刻蚀所述第二介质层和衬底，形成贯穿所述第二介质层和衬底的沟槽；
对所述沟槽底部的部分区域的第一介质层进行刻蚀，形成贯穿部分厚度的第一介质层的接触孔，所述接触孔露出所述外接互连层，且所述沟槽底部的线宽尺寸大于所述接触孔顶部的线宽尺寸。
24.权利要求23所述的图像传感器的制造方法，其特征在于，形成所述互连开口的步骤中，对所述沟槽底部的部分区域的第一介质层进行刻蚀之前，还包括：形成覆盖所述沟槽的底部和侧壁的阻挡层，所述阻挡层还延伸覆盖所述第二介质层的顶部；
形成所述接触孔的过程中，依次对所述沟槽底部的部分区域的阻挡层和第一介质层进行刻蚀，所述接触孔还贯穿所述阻挡层。
25.权利要求23所述的图像传感器的制造方法，其特征在于，形成所述导电层的步骤中，位于所述接触孔的相对侧壁上的所述导电层相接触，所述导电层填充于所述接触孔中。
26.权利要求20或25所述的图像传感器的制造方法，其特征在于，形成所述导电层的步骤包括：形成覆盖所述互连开口的底部和侧壁的导电材料层，所述导电材料层还延伸覆盖所述互连开口外侧的所述第二介质层的顶部，所述导电材料层与所述互连开口底部的所述外接互连层电连接；
形成所述导电材料层后，形成覆盖所述互连开口底部和部分侧壁的第一掩膜层，所述第一掩膜层还沿所述互连开口的任一侧壁延伸覆盖所述互连开口外侧的第二介质层的部分顶部；
以所述第一掩膜层为掩膜，刻蚀所述导电材料层，刻蚀后剩余的所述导电材料层作为导电层。
27.权利要求20所述的图像传感器的制造方法，其特征在于，形成所述钝化层的步骤包括：形成覆盖所述导电层、所述导电层露出的互连开口侧壁、以及所述互连开口外侧的第二介质层顶部的钝化材料层；
形成覆盖所述钝化材料层的第二掩膜层，所述第二掩膜层中形成有掩膜开口，所述掩膜开口位于所述第二介质层顶部的部分导电层上方；
以所述第二掩膜层为掩膜，刻蚀所述钝化材料层，刻蚀后剩余的所述钝化材料层作为钝化层。
28.一种电子装置，其特征在于，所述电子装置包括权利要求1至19任一项权利要求所述的图像传感器。
CN202110556047.6A 2021-05-21 2021-05-21 图像传感器及其制造方法、电子装置 Pending CN115377130A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110556047.6A CN115377130A (zh) 2021-05-21 2021-05-21 图像传感器及其制造方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110556047.6A CN115377130A (zh) 2021-05-21 2021-05-21 图像传感器及其制造方法、电子装置

Publications (1)

Publication Number Publication Date
CN115377130A true CN115377130A (zh) 2022-11-22

Family

ID=84058629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110556047.6A Pending CN115377130A (zh) 2021-05-21 2021-05-21 图像传感器及其制造方法、电子装置

Country Status (1)

Country Link
CN (1) CN115377130A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116721993A (zh) * 2023-06-19 2023-09-08 海光云芯集成电路设计(上海)有限公司 封装基板及其形成方法、封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116721993A (zh) * 2023-06-19 2023-09-08 海光云芯集成电路设计(上海)有限公司 封装基板及其形成方法、封装结构
CN116721993B (zh) * 2023-06-19 2024-04-19 海光云芯集成电路设计(上海)有限公司 封装基板及其形成方法、封装结构

Similar Documents

Publication Publication Date Title
US10998368B2 (en) Semiconductor apparatus
US10431546B2 (en) Manufacturing method for semiconductor device and semiconductor device
CN110010631B (zh) 固态成像装置、其制造方法和电子设备
CN104272720B (zh) 半导体装置、半导体装置的制造方法、半导体晶片和电子设备
US9941243B2 (en) Wafer-to-wafer bonding structure
US9165974B2 (en) Electronic devices including multiple semiconductor layers
US9082820B2 (en) Manufacturing method of semiconductor apparatus
US7883917B2 (en) Semiconductor device with bonding pad
TWI401793B (zh) Semiconductor device
US9559135B2 (en) Conduction layer for stacked CIS charging prevention
US8053353B2 (en) Method of making connections in a back-lit circuit
JP6140965B2 (ja) 半導体装置およびその製造方法
CN107359210B (zh) 用于制造光电转换设备的方法
US9455284B2 (en) Stack type image sensor
TWI679741B (zh) 互補金屬氧化物半導體感測器及其形成方法
US20110227184A1 (en) Apparatus Having Thinner Interconnect Line for Photodetector Array and Thicker Interconnect Line for Periphery Region
CN115377130A (zh) 图像传感器及其制造方法、电子装置
KR20100079087A (ko) 이미지 센서 및 이의 제조 방법
CN102034756B (zh) 图像传感器的互连封装方法
CN112103302B (zh) 封装结构及其封装方法
CN117253896A (zh) 半导体结构及其形成方法
US11901390B2 (en) Semiconductor device
JP6632670B2 (ja) 半導体装置およびその製造方法
JP6385515B2 (ja) 半導体装置およびその製造方法
CN117253895A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination