CN115377118A - 阵列基板及显示面板 - Google Patents
阵列基板及显示面板 Download PDFInfo
- Publication number
- CN115377118A CN115377118A CN202210908556.5A CN202210908556A CN115377118A CN 115377118 A CN115377118 A CN 115377118A CN 202210908556 A CN202210908556 A CN 202210908556A CN 115377118 A CN115377118 A CN 115377118A
- Authority
- CN
- China
- Prior art keywords
- sub
- pixel
- layer
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 102
- 239000010409 thin film Substances 0.000 claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 238000002161 passivation Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 239000010408 film Substances 0.000 claims description 6
- 238000009826 distribution Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 150
- 238000010586 diagram Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- ZBFOLPMOGPIUGP-UHFFFAOYSA-N dizinc;oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Zn+2].[Zn+2] ZBFOLPMOGPIUGP-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Abstract
本申请涉及一种阵列基板及显示面板，阵列基板包括衬底基板、位于所述衬底基板上且呈阵列分布的多个子像素以及多条信号线，所述子像素包括薄膜晶体管，所述信号线沿第一方向延伸，用于为所述薄膜晶体管提供电压信号，所述多个子像素包括沿第二方向相邻且对称分布的第一子像素和第二子像素，且所述第一子像素和所述第二子像素的薄膜晶体管的源极共用且连接同一个有源层，并与同一条所述信号线电性连接，所述第一方向和所述第二方向相交。根据本申请的阵列基板，提高了相邻子像素的信号同步性和均一性，当阵列基板应用于显示面板中时，能够提高显示均一性。
Description
技术领域
本申请涉及显示面板技术领域，尤其涉及一种阵列基板及显示面板。
背景技术
在像素电路中，尤其是信号线共用的情况下，经常出现相邻两个子像素的TFT(薄膜晶体管，Thin-Film Transistor)的源极或者漏极同信号的情况，这将会产生两个过孔。由于制备工艺不均一容易造成过孔内的形貌不同，占用空间较大。另外，过孔的粗糙度及副产物残留等还会造成信号传输速度及损耗程度的变化，导致相邻两个同信号的端子传输同步性减弱，并且不同程度的信号衰减也会造成相邻子像素的电信号分配不均，影响发光效率。
发明内容
本申请旨在解决现有技术中存在的技术问题。为此，本申请提出一种阵列基板及显示面板，其可以提高相邻子像素的信号同步性和均一性，减少空间占用。
第一方面，本申请提供一种阵列基板，包括衬底基板、位于衬底基板上且呈阵列分布的多个子像素以及多条信号线，子像素包括薄膜晶体管，信号线沿第一方向延伸，用于为薄膜晶体管提供电压信号，多个子像素包括沿第二方向相邻且对称分布的第一子像素和第二子像素，且第一子像素和第二子像素的薄膜晶体管的源极共用且连接同一个有源层，并与同一条信号线电性连接，第一方向和第二方向相交。
在一种可选的实施方式中，阵列基板还包括依次形成于衬底基板上的半导体层、栅绝缘层、第一金属层、钝化层和第二金属层；第一子像素与第二子像素的薄膜晶体管的有源层位于半导体层且相互连接，第一子像素和第二子像素的薄膜晶体管的栅极位于第一金属层，第一子像素和第二子像素的薄膜晶体管的源极、漏极及信号线位于第二金属层，第一子像素和第二子像素的薄膜晶体管的源极通过形成于钝化层的同一个第一过孔分别与同一个有源层电性连接。
在一种可选的实施方式中，信号线在衬底基板上的正投影与第一过孔在衬底基板上的正投影重叠。
在一种可选的实施方式中，多条信号线包括位于第一子像素和第二子像素之间且间隔分布的第一信号线和第二信号线，第一信号线用于为薄膜晶体管提供电源电压信号，第二信号线用于为薄膜晶体管提供初始化电压信号；钝化层的两个第一过孔分别与第一信号线和第二信号线对应设置。
在一种可选的实施方式中，阵列基板还包括缓冲层和遮光金属层，缓冲层位于衬底基板与半导体层之间，遮光金属层位于衬底基板与缓冲层之间，且遮光金属层在衬底基板上的正投影覆盖有源层在衬底基板上的正投影。
在一种可选的实施方式中，栅极通过贯穿栅绝缘层至缓冲层之间膜层的第二过孔与遮光金属层电连接；或者，源极和信号线中的任一者通过贯穿钝化层至缓冲层之间膜层的第二过孔与遮光金属层电连接。
在一种可选的实施方式中，钝化层还形成有间隔分布的第三过孔和第四过孔，第一子像素的薄膜晶体管的漏极通过第三过孔与有源层电性连接，第二子像素的薄膜晶体管的漏极通过第四过孔与有源层电性连接。
在一种可选的实施方式中，阵列基板还包括平坦化层及电极层，平坦化层位于第二金属层背离衬底基板一侧，电极层位于平坦化层背离衬底基板一侧，电极层包括与多个子像素一一对应的多个第一电极。
在一种可选的实施方式中，第一子像素和第二子像素形成为重复像素组，多个重复像素组在衬底基板上呈阵列分布，且相邻的两个重复像素组的薄膜晶体管的有源层间隔分布。
第二方面，本申请还提供一种显示面板，包括上述的阵列基板。
根据本申请的阵列基板及显示面板，通过将阵列基板的相邻且对称分布的第一子像素和第二子像素的薄膜晶体管的源极共用且连接同一个有源层，并与同一条信号线电性连接，从而提高相邻的子像素的信号同步性和均一性，进而提高显示面板的显示均一性。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中的一种像素架构的等效电路示意图；
图2为相关技术中的一种薄膜晶体管与信号线的结构示意图；
图3为根据本申请第一实施例提供的阵列基板的剖面结构图；
图4为图3所示的阵列基板中薄膜晶体管与信号线的一种结构示意图；
图5为图3所示的阵列基板中薄膜晶体管与信号线的另一种结构示意图；
图6为根据本申请第二实施例提供的阵列基板的剖面结构图；
图7为根据本申请实施例提供的显示面板的结构示意图。
附图标记说明：
10、衬底基板；11、缓冲层；12、半导体层；13、绝缘层；14、第一金属层；15、钝化层；16、第二金属层；17、平坦化层；19、遮光金属层；20、有源层，S、源极；D、漏极；G、栅极；L、信号线；Vdd、第一信号线；Vint、第二信号线；H、过孔；H1、第一过孔；H3、第三过孔；H4、第四过孔，P1、第一子像素，P2、第二子像素，100、阵列基板，200、像素限定层，300、发光功能层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1为相关技术中的一种像素架构的等效电路示意图，图2为图1所示的等效电路中薄膜晶体管与信号线的结构示意图。
如图1所示，相关技术中的一种像素架构包括相邻且对称分布的第一子像素P1和第二子像素P2的像素电路。像素电路是驱动子像素发光的电路结构，一般包括驱动TFT、开关TFT和电容Cst。电容可以暂时储存电压，驱动TFT用于将储存的电压转换为电流，开关TFT用于控制驱动TFT的开启和关闭。该像素电路可以为“6T1C电路”，即像素电路包括6个薄膜晶体管T1～T6和1个电容Cst。像素架构包括纵向延伸的第一数据线DataA和第二数据线数据线DataB以及横向延伸的第一扫描线Gn1和第二扫描线Gn2，第一数据线DataA和第一扫描线Gn1为第一子像素P1提供相应的数据信号及扫描信号，第二数据线DataB和第二扫描线Gn2为第二子像素P2提供相应的数据信号及扫描信号。
另外，像素架构还包括位于第一子像素P1和第二子像素P2之间且纵向延伸的第一信号线Vdd和第二信号线Vint，其中，第一信号线Vdd用于为T5提供电源电压信号，第二信号线Vint用于为T4提供初始化电压信号。基于不同的像素架构，T5和T4可以是开关TFT，也可以是驱动TFT。为了便于描述，本实施例中以T5和T4均为开关TFT为例进行说明。其中，T5为发光控制开关，T4为复位信号控制开关。其中，第一子像素P1和第二子像素P2的两个T5对称分布且各自独立，并与同一条第一信号线Vdd电连接，第一子像素P1和第二子像素P2的两个T4对称分布且各自独立，并与同一条第二信号线Vint电连接。
如图2所示，第一子像素P1和第二子像素P2的TFT的源极S通过两个过孔H分别与各自的有源层20电连接。由于制备工艺不均一容易造成各个过孔H内的形貌不同，过孔H的粗糙度及副产物残留等还会造成信号传输速度及损耗程度的变化，导致相邻两个同信号的端子传输同步性减弱。
为此，本申请实施例提供的一种阵列基板，其像素架构可以提高相邻子像素的信号同步性和均一性，减少空间占用。下面结合附图详细描述各实施例的具体结构。
第一实施例
图3为根据本申请第一实施例提供的阵列基板的剖面结构图。
如图3所示，本申请实施例提供了一种阵列基板，包括衬底基板10、位于衬底基板10上且呈阵列分布的多个子像素以及多条信号线L，子像素包括TFT，信号线L沿第一方向延伸，用于为薄膜晶体管提供电压信号，多个子像素包括沿第二方向相邻且对称分布的第一子像素P1和第二子像素P2，且第一子像素P1和第二子像素P2的薄膜晶体管的源极S共用且连接同一个有源层20，并与同一条信号线L电性连接，第一方向和第二方向相交。本文中，第一方向为纵向方向，第二方向为横向方向。
由于第一子像素P1和第二子像素P2相邻且对称分布，每个子像素的TFT对称设置，当某些TFT的输出信号相同且均与同一条信号线L电连接时，如图1中的T4或者T5，可以将两个对称分布的TFT的源极S共用且连接同一个有源层20，并与同一条信号线L电性连接。由于与同一信号线L电性连接的相邻两个薄膜晶体管由于共用同一个第一过孔H1，薄膜晶体管所需要的通过信号线L传输的信号会先同步传输通过第一过孔H1，到达有源层20后再进行分配，从而使得信号线L传递给第一子像素P1和第二子像素P2的薄膜晶体管的信号的传输速度和损耗程度相同，电流速度与密度分配均匀，大大提高电信号分配的均一性，进而提高相邻的子像素的信号同步性和均一性。
另外，由于可以将两个子像素的TFT的源极S设置为共用的，并与同一个有源层20连接，从而可以节约两个薄膜晶体管的占用空间，提高像素开口率。或者，在保持像素开口率不变的情况下，增大有源层20的面积，提高TFT的电气性能。
需要说明的是，本申请第一实施例提供的阵列基板的像素架构，不限于图1所示的“6T1C电路”，还可以为2T1C电路、7T1C电路、7T2C电路、或9T1C电路中的任一种。其中，“2T1C电路”指像素电路包括2个薄膜晶体管和1个电容，其它“6T1C电路”“7T1C电路”、“7T2C电路”、“9T1C电路”等依此类推，不再赘述。
根据本申请的阵列基板100，通过将相邻且对称分布的第一子像素P1和第二子像素P2的薄膜晶体管的源极S共用且连接同一个有源层20，并与同一条信号线L电性连接，从而提高相邻的子像素的信号同步性和均一性，进而提高显示面板的显示均一性。
在一些实施例中，阵列基板100还包括依次形成于衬底基板10上的半导体层12、绝缘层13、第一金属层14、钝化层15和第二金属层16；第一子像素P1与第二子像素P2的薄膜晶体管的有源层20位于半导体层12且相互连接，第一子像素P1和第二子像素P2的薄膜晶体管的栅极G位于第一金属层14，第一子像素P1和第二子像素P2的薄膜晶体管的源极S、漏极D及信号线L位于第二金属层16，第一子像素P1和第二子像素P2的薄膜晶体管的源极S通过形成于钝化层15的同一个第一过孔H1分别与同一个有源层20电性连接。
如图3所示，TFT为顶栅架构，第一子像素P1和第二子像素P2的薄膜晶体管的源极S共用且连接同一个有源层20，使得第一子像素P1和第二子像素P2的开关晶体管的源极S共用一个第一过孔H1，共用一个第一过孔H1所占用的面积明显减小，而且共用一个第一过孔H1后，节约出的空间可以用来适当增加第一过孔H1的面积，从而提高接触性能。此外，共用一个第一过孔H1，使得器件沉积基底更加平坦，提升发光效率，防止出现色偏。信号线L与源极S位于同一层，如此能够使得信号线L无需通过过孔即可实现与源极S电性连接，简化制程工艺，节约空间占用。
图4为图3所示的阵列基板中薄膜晶体管与信号线的一种结构示意图；图5为图3所示的阵列基板中薄膜晶体管与信号线的另一种结构示意图。
如图4和图5所示，信号线L两侧的薄膜晶体管的有源层20连通，一个薄膜晶体管的有源层20沿着行的方向延伸至另一个薄膜晶体管的有源层20，两个薄膜晶体管的有源层20为一体结构，如此能够简化制程工艺，提升第一过孔H1与有源层20的接触面积，节约空间占用。
另外，TFT为底栅结构时，源极S不需要过孔即可直接与有源层20连接。当将两个子像素的薄膜晶体管的源极S设置为共用时，两个源极S可以合并为一个源极S直接与有源层20连接，从而可以节约两个薄膜晶体管的占用空间，提高像素开口率。或者，在保持像素开口率不变的情况下，增大有源层20的面积，提高TFT的电气性能。
在一些实施例中，信号线L在衬底基板10上的正投影与第一过孔H1在衬底基板10上的正投影重叠。第一子像素P1和第二子像素P2的薄膜晶体管的源极S通过形成于钝化层15的同一个第一过孔H1分别与同一个有源层20电性连接，信号线L可以位于第二金属层16上第一过孔H1的侧部，也可以位于第一过孔H1内。当信号线L在衬底基板10上的正投影与第一过孔H1在衬底基板10上的正投影重叠，信号线L位于第一过孔H1，如此设置，能够减小薄膜晶体管的占用位置，使得相邻的两个薄膜晶体管能够排布更为紧密，节约空间占用。
在一些实施例中，第一信号线Vdd用于为薄膜晶体管提供电源电压信号，第二信号线Vint用于为薄膜晶体管提供初始化电压信号，钝化层15的两个第一过孔H1分别与第一信号线Vdd和第二信号线Vint对应设置。如此设置能够提升相邻的子像素的电源电压信号的同步性和均一性，也能够提升相邻的子像素的初始化电压信号的同步性和均一性。
在一些实施例中，如图3和图4所示，钝化层15还形成有间隔分布的第三过孔H3和第四过孔H4，第一子像素P1的薄膜晶体管的漏极D通过第三过孔H3与有源层20电性连接，第二子像素P2的薄膜晶体管的漏极D通过第四过孔H4与有源层20电性连接。其中，有源层20包括源极S接触区和漏极D接触区，第一子像素P1的薄膜晶体管的漏极D通过第三过孔H3与漏极D接触区电性连接，同时，第二子像素P2的薄膜晶体管的漏极D通过第四过孔H4与漏极D接触区电性连接。
在一些实施例中，阵列基板还包括平坦化层17及电极层(未示出)，平坦化层17位于第二金属层16背离衬底基板10一侧，电极层位于平坦化层17背离衬底基板10一侧，电极层包括与多个子像素一一对应的多个第一电极。第一电极可以为发光元件的阳极或者阴极。当TFT为开关TFT时，如图1中的T4和T5,其漏极D与相邻的TFT的源极S或者漏极D电连接。当TFT为驱动TFT时，如图1中的T6，其漏极D可以通过形成于平坦化层17的第五过孔与第一电极电性连接。
在一些实施例中，阵列基板100还包括缓冲层11，缓冲层11位于衬底基板10与半导体层12之间。
衬底基板10可以是无机衬底(如玻璃、石英、蓝宝石、硅片等)或者是有机柔性衬底(如聚酰亚胺PI)、聚乙烯对苯二甲酸二醇酯(PET)、聚碳酸酯、聚乙烯、聚丙酸酯等。有源层20材料包括铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)和铟镓锌钛氧化物(IGZTO)中的至少一种。缓冲层11的材料为氧化硅、氮化硅、或二者的组合。
在一些实施例中，第一子像素P1和第二子像素P2形成为重复像素组，多个重复像素组在衬底基板10上呈阵列分布，如此简化布线排布，且相邻的两个重复像素组的薄膜晶体管的有源层20间隔分布，使得相邻的两个重复像素组的有源层20独立进行对应的工作，彼此不进行信号干涉。
第二实施例：
图6为根据本申请第二实施例提供的阵列基板的剖面结构图。
如图6所示，本申请第二实施例还提供了一种阵列基板，其与第一实施例提供的阵列基板结构类似，不同之处在于，阵列基板还包括遮光金属层19，遮光金属层19位于衬底基板10与缓冲层11之间，且遮光金属层19在衬底基板10上的正投影覆盖有源层20在衬底基板10上的正投影。其中，遮光金属层19可选Al，Cu，Ti，Ta，Mo，W等。
由于有源层20为光敏感物质，当外界光线照射到有源层20时，部分光线将会经由漏极D的金属表面发生反射，该反射路径会将反射光导入有源层20，使电子发生跃迁产生电子-空穴对，从而导致产生光漏电流，影响TFT的稳定性。为此，可以使有源层20的图案内缩在遮光金属层19的范围内(亦即，有源层20可完全被遮光金属层19挡住)以减小光漏电流。
第三实施例
本申请第三实施例还提供了一种阵列基板，其与第二实施例提供的阵列基板结构类似，不同之处在于，遮光金属层19为底栅，其与栅极G、源极S和信号线L中的任一者电连接，以形成双栅TFT。
在一个示例中，栅极G通过贯穿栅绝缘层13至缓冲层11之间膜层的第二过孔与遮光金属层19电连接。栅极G通过贯穿栅绝缘层13至缓冲层11之间膜层的第二过孔与遮光金属层19电连接，从而形成双栅型薄膜晶体管，双栅型薄膜晶体管具有更强的电流驱动能力，更低的漏电流和较好的亚阈值特性，可以抑制短沟道效应等优点。
在另一个示例中，源极S和信号线L中的任一者通过贯穿钝化层15至缓冲层11之间膜层的第二过孔与遮光金属层19电连接，遮光金属层19直接与源极S和信号线L中的任一者电连接，起到类似于双栅型薄膜晶体管的效果。
图7为根据本申请实施例提供的显示面板的结构示意图。
如图7所示，本申请实施例还提供了一种显示面板，包括上述的阵列基板。
显示面板为OLED显示面板时，包括阵列基板100及位于阵列基板100上的像素限定层200和位于像素限定层200远离阵列基板100的一侧的发光功能层300，像素限定层2003包括阵列排布的多个像素开口，发光功能层300包括多个发光元件，发光元件包括第一电极、位于第一电极上的发光结构和位于发光结构上的第二电极，像素开口暴露第一电极。
根据本申请的显示面板，通过设置相邻且对称分布的第一子像素P1和第二子像素P2的薄膜晶体管的源极S共用且连接同一个有源层20，并与同一条信号线L电性连接，从而提高相邻的子像素的信号同步性和均一性，进而提高显示面板的显示均一性。
可以理解的是，本申请实施例的显示面板也可以是其它类似于OLED显示面板的以有源矩阵(Active Matrix，AM)方式驱动的自发光显示面板，不再赘述。
应当容易地理解，应当按照最宽的方式解释本申请中的“在……上”、“在……以上”和“在……之上”，以使得“在……上”不仅意味着“直接处于某物上”，还包括“在某物上”且其间具有中间特征或层的含义，并且“在……以上”或者“在……之上”不仅包括“在某物以上”或“之上”的含义，还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即，直接处于某物上)的含义。
文中使用的术语“衬底基板”是指在其上添加后续材料层的材料。衬底基板本身可以被图案化。添加到衬底基板顶上的材料可以被图案化，或者可以保持不被图案化。此外，衬底基板可以包括宽范围内的一系列材料，例如，硅、锗、砷化镓、磷化铟等。替代地，衬底基板可以由非导电材料(例如，玻璃、塑料或者蓝宝石晶圆等)制成。
文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。衬底基板可以是层，可以在其中包括一个或多个层，和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或过孔)以及一个或多个电介质层。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种阵列基板，包括衬底基板、位于所述衬底基板上且呈阵列分布的多个子像素以及多条信号线，所述子像素包括薄膜晶体管，所述信号线沿第一方向延伸，用于为所述薄膜晶体管提供电压信号，其特征在于，
所述多个子像素包括沿第二方向相邻且对称分布的第一子像素和第二子像素，且所述第一子像素和所述第二子像素的薄膜晶体管的源极共用且连接同一个有源层，并与同一条所述信号线电性连接，所述第一方向和所述第二方向相交。
2.根据权利要求1所述的阵列基板，其特征在于，还包括依次形成于所述衬底基板上的半导体层、栅绝缘层、第一金属层、钝化层和第二金属层；
所述第一子像素与所述第二子像素的薄膜晶体管的有源层位于所述半导体层且相互连接，所述第一子像素和所述第二子像素的薄膜晶体管的栅极位于所述第一金属层，所述第一子像素和所述第二子像素的薄膜晶体管的源极、漏极及所述信号线位于所述第二金属层，所述第一子像素和所述第二子像素的薄膜晶体管的源极通过形成于所述钝化层的同一个第一过孔分别与同一个所述有源层电性连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述信号线在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影重叠。
4.根据权利要求3所述的阵列基板，其特征在于，所述多条信号线包括位于所述第一子像素和所述第二子像素之间且间隔分布的第一信号线和第二信号线，所述第一信号线用于为所述薄膜晶体管提供电源电压信号，所述第二信号线用于为所述薄膜晶体管提供初始化电压信号；
所述钝化层的两个所述第一过孔分别与所述第一信号线和所述第二信号线对应设置。
5.根据权利要求2所述的阵列基板，其特征在于，还包括缓冲层和遮光金属层，所述缓冲层位于所述衬底基板与所述半导体层之间，所述遮光金属层位于所述衬底基板与所述缓冲层之间，且所述遮光金属层在所述衬底基板上的正投影覆盖所述有源层在所述衬底基板上的正投影。
6.根据权利要求5所述的阵列基板，其特征在于，所述栅极通过贯穿所述栅绝缘层至所述缓冲层之间膜层的第二过孔与所述遮光金属层电连接；或者，所述源极和所述信号线中的任一者通过贯穿所述钝化层至所述缓冲层之间膜层的第二过孔与所述遮光金属层电连接。
7.根据权利要求2至6任一项所述的阵列基板，其特征在于，所述钝化层还形成有间隔分布的第三过孔和第四过孔，所述第一子像素的薄膜晶体管的漏极通过所述第三过孔与所述有源层电性连接，所述第二子像素的薄膜晶体管的漏极通过所述第四过孔与所述有源层电性连接。
8.根据权利要求7所述的阵列基板，其特征在于，还包括平坦化层及电极层，所述平坦化层位于所述第二金属层背离所述衬底基板一侧，所述电极层位于所述平坦化层背离所述衬底基板一侧，所述电极层包括与所述多个子像素一一对应的多个第一电极。
9.根据权利要求2所述的阵列基板，其特征在于，所述第一子像素和所述第二子像素形成为重复像素组，多个所述重复像素组在所述衬底基板上呈阵列分布，且相邻的两个所述重复像素组的所述薄膜晶体管的所述有源层间隔分布。
10.一种显示面板，其特征在于，包括如权利要求1-9任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210908556.5A CN115377118B (zh) | 2022-07-29 | 2022-07-29 | 阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210908556.5A CN115377118B (zh) | 2022-07-29 | 2022-07-29 | 阵列基板及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115377118A true CN115377118A (zh) | 2022-11-22 |
| CN115377118B CN115377118B (zh) | 2024-02-02 |
Family
ID=84064023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210908556.5A Active CN115377118B (zh) | 2022-07-29 | 2022-07-29 | 阵列基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115377118B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105549285A (zh) * | 2016-01-04 | 2016-05-04 | 友达光电股份有限公司 | 像素结构 |
| CN108288455A (zh) * | 2018-03-05 | 2018-07-17 | 昆山国显光电有限公司 | 有机发光显示面板和显示装置 |
| CN109860259A (zh) * | 2019-02-28 | 2019-06-07 | 武汉华星光电半导体显示技术有限公司 | 一种oled阵列基板及oled显示装置 |
| CN114415434A (zh) * | 2022-02-16 | 2022-04-29 | 滁州惠科光电科技有限公司 | 阵列基板及显示面板 |
-
2022
- 2022-07-29 CN CN202210908556.5A patent/CN115377118B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105549285A (zh) * | 2016-01-04 | 2016-05-04 | 友达光电股份有限公司 | 像素结构 |
| CN108288455A (zh) * | 2018-03-05 | 2018-07-17 | 昆山国显光电有限公司 | 有机发光显示面板和显示装置 |
| CN109860259A (zh) * | 2019-02-28 | 2019-06-07 | 武汉华星光电半导体显示技术有限公司 | 一种oled阵列基板及oled显示装置 |
| CN114415434A (zh) * | 2022-02-16 | 2022-04-29 | 滁州惠科光电科技有限公司 | 阵列基板及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115377118B (zh) | 2024-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111341814A (zh) | 显示面板及显示面板的制作方法 | |
| KR102067966B1 (ko) | 유기발광 다이오드 디스플레이 장치 및 그 제조방법 | |
| TWI425634B (zh) | 有機發光顯示裝置及其製造方法 | |
| KR102558973B1 (ko) | 트랜지스터 표시판 | |
| KR101314787B1 (ko) | 어레이 기판 | |
| US9960188B2 (en) | Thin film transistor, array substrate, and fabrication method there of, and display apparatus | |
| US10861916B2 (en) | Display substrate, manufacturing method thereof and display panel | |
| US11462602B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| CN110061034B (zh) | Oled显示面板的制备方法及oled显示面板 | |
| KR20180066302A (ko) | 박막 트랜지스터 기판 | |
| US10997911B2 (en) | Pixel driving circuit, pixel structure and manufacturing method thereof | |
| US7402950B2 (en) | Active matrix organic light emitting display device and method of fabricating the same | |
| US20220271086A1 (en) | Display apparatus | |
| US20210098549A1 (en) | Thin film transistor array substrate and organic light emitting diode panel | |
| US20240013727A1 (en) | Display device | |
| KR100669715B1 (ko) | 유기전계 발광표시장치 및 그의 제조방법 | |
| CN115377118B (zh) | 阵列基板及显示面板 | |
| KR20200051901A (ko) | 표시 장치 및 이의 제조 방법 | |
| CN112864173B (zh) | 显示基板及其制备方法、显示装置 | |
| US10916177B2 (en) | Display apparatus having a unit pixel composed of four sub-pixels | |
| CN114284303A (zh) | 显示面板 | |
| CN114361185A (zh) | 显示面板及其制备方法、显示装置 | |
| CN113851490A (zh) | 显示基板及其制备方法、显示装置 | |
| CN114503274A (zh) | 显示基板及显示装置 | |
| US20240074266A1 (en) | Display panel and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |