CN115376921A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115376921A
CN115376921A CN202110556072.4A CN202110556072A CN115376921A CN 115376921 A CN115376921 A CN 115376921A CN 202110556072 A CN202110556072 A CN 202110556072A CN 115376921 A CN115376921 A CN 115376921A
Authority
CN
China
Prior art keywords
layer
side wall
forming
substrate
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110556072.4A
Other languages
English (en)
Inventor
吕欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110556072.4A priority Critical patent/CN115376921A/zh
Publication of CN115376921A publication Critical patent/CN115376921A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有伪栅结构；在伪栅结构两侧基底内形成源漏掺杂层；形成源漏掺杂层后，在伪栅结构侧壁上形成刻蚀停止层；在刻蚀停止层侧壁形成牺牲层；在牺牲层侧壁形成覆盖牺牲层的侧墙层；形成侧墙层后，去除伪栅结构，形成由刻蚀停止层和基底围成的栅极开口；在栅极开口中形成栅极结构，栅极结构露出牺牲层顶部；形成栅极结构之后，去除牺牲层，形成由刻蚀停止层、侧墙层和基底围成的沟槽；在栅极结构顶部形成密封层，密封层还密封沟槽顶部，形成由刻蚀停止层、侧墙层、密封层和基底围成的空气隙侧墙。本发明形成空气隙侧墙，有效降低相邻栅极结构与源漏插塞之间的电容，提高半导体结构性能。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路的集成度越来越高，半导体工艺的技术节点也越来越小，使得相邻器件之间的距离越来越小。同一芯片上，不同晶体管之间的栅极结构之间的距离越来越小，会导致相邻栅极结构和源漏插塞之间的寄生电容值越来越大，所述寄生电容会导致栅极结构和源漏插塞之间的电容耦合上升，从而增加能量消耗并提高电阻-电容(RC)时间常数，影响芯片的运行速度，还会对芯片上的器件的可靠性产生严重的影响。
现有技术中，通常采用低K材料在栅极结构侧壁表面形成侧墙，以降低相邻栅极结构和源漏插塞之间的寄生电容，从而提高晶体管的性能。
随着栅极结构之间间距尺寸的进一步减小，现有技术在栅极结构两侧形成低K侧墙的难度也逐渐提高，同时，传统低K材料形成的侧墙无法进一步降低介电常数，采用现有技术的方法对寄生电容的改善效果有限，晶体管的性能还有待进一步的提高。
目前，通过对栅极结构侧壁的侧墙引入空气隙来进一步降低侧墙的介电常数。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
为解决上述问题，本发明实施例提供一种半导体结构，包括：基底；栅极结构，位于所述基底上，所述栅极结构包括栅介质层、以及位于所述栅介质层上的栅电极层；源漏掺杂层，位于所述栅极结构两侧的基底内；刻蚀停止层，覆盖所述栅极结构的侧壁；侧墙层，位于所述刻蚀停止层背向所述栅极结构一侧的基底上，所述侧墙层的侧壁和所述刻蚀停止层的侧壁相对设置，且所述侧墙层与所述刻蚀停止层和基底围成沟槽；密封层，位于所述栅极结构上，所述密封层还密封所述沟槽的顶部；空气隙侧墙，位于所述刻蚀停止层和侧墙层之间，且所述空气隙侧墙由所述侧墙层、刻蚀停止层、基底、以及密封层围成。
相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有伪栅结构；在所述伪栅结构两侧的基底内形成源漏掺杂层；形成所述源漏掺杂层后，在所述伪栅结构的侧壁上形成刻蚀停止层；在所述刻蚀停止层侧壁形成牺牲层；在所述牺牲层侧壁形成覆盖所述牺牲层的侧墙层；形成所述侧墙层后，去除所述伪栅结构，形成由所述刻蚀停止层和基底围成的栅极开口；在所述栅极开口中形成栅极结构，所述栅极结构露出所述牺牲层的顶部；形成所述栅极结构之后，去除所述牺牲层，形成由所述刻蚀停止层、侧墙层和基底围成的沟槽；在所述栅极结构顶部形成密封层，所述密封层还密封所述沟槽的顶部，形成由所述刻蚀停止层、侧墙层、密封层和基底围成的空气隙侧墙。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供一种半导体结构，包括空气隙侧墙，位于所述刻蚀停止层和侧墙之间，且所述空气隙侧墙由所述侧墙层、刻蚀停止层、基底、以及密封层围成；空气的介电常数小于介质材料的介电常数，因此，在所述栅极结构之间距离越来越小，相邻栅极结构与源漏插塞之间的寄生电容值越来越大的形势下，本发明实施例在栅极结构的侧壁位置处引入空气隙侧墙，有效降低相邻栅极结构与源漏插塞之间的电容，从而降低栅极结构与源漏插塞之间的电容耦合，进而减少功耗并提高器件的运行速度，从而提高所述半导体结构的性能。
本发明实施例提供的形成方法中，所述基底上形成有伪栅结构，在所述伪栅结构的侧壁上形成刻蚀停止层，在所述刻蚀停止层侧壁形成牺牲层，在所述牺牲层侧壁形成覆盖所述牺牲层的侧墙层，形成所述侧墙层后，去除所述伪栅结构，形成由所述刻蚀停止层和基底围成的栅极开口，在所述栅极开口中形成栅极结构，所述栅极结构露出所述牺牲层的顶部，形成所述栅极结构之后，去除所述牺牲层，形成由所述刻蚀停止层、侧墙层和基底围成的沟槽，在所述栅极结构顶部形成密封层，所述密封层还密封所述沟槽的顶部，形成由所述刻蚀停止层、侧墙层、密封层和基底围成的空气隙侧墙；空气的介电常数小于介质材料的介电常数，因此，在所述栅极结构之间距离越来越小，相邻栅极结构与源漏插塞之间的寄生电容值越来越大的形势下，本发明实施例在栅极结构的侧壁位置处引入空气隙侧墙，有效降低相邻栅极结构与源漏插塞之间的电容，从而降低栅极结构与源漏插塞之间的电容耦合，进而减少功耗并提高器件的运行速度，从而提高所述半导体结构的性能。
附图说明
图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；
图4是本发明半导体结构一实施例的结构示意图；
图5至图17是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前半导体结构的性能有待提高。现结合一种半导体结构的形成方法分析其性能有待提高的原因。
图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底10，基底10上形成有伪栅结构11，伪栅结构11两侧的基底10中形成有源漏掺杂层13；在基底10上形成覆盖所述伪栅结构11侧壁的侧墙层12；在基底10上形成保形覆盖所述伪栅结构11和侧墙层12的刻蚀停止材料层(contace etch stop layer，CESL)21。
参考图2，在所述基底10上形成覆盖所述伪栅结构11的层间介质层14；平坦化所述层间介质层14，直至去除位于所述伪栅结构11顶部的刻蚀停止材料层21，露出所述伪栅结构11顶部，保留位于所述伪栅结构11侧壁的剩余刻蚀停止材料层21作为刻蚀停止层20。
参考图3，去除所述伪栅结构11形成栅极开口(未示出)；在所述栅极开口中形成栅极结构51。
后续还需要在所述源漏掺杂层13上形成于所述栅极结构51相邻的源漏插塞。
随着集成电路的集成度越来越高，半导体工艺的技术节点也越来越小，使得不同晶体管之间的栅极结构之间的距离越来越小，则会导致相邻栅极结构51和源漏插塞之间的寄生电容值越来越大，所述寄生电容会导致栅极结构51和源漏插塞之间的电容耦合上升，从而增加能量消耗并提高电阻-电容(RC)时间常数，影响芯片的运行速度，还会对芯片上的器件的可靠性产生严重的影响。
现有技术中，通常采用低K材料形成位于所述栅极结构51侧壁的侧墙层12，以降低相邻栅极结构51和源漏插塞之间的寄生电容，但是，随着栅极结构51之间间距尺寸的进一步减小，传统低K材料形成的侧墙无法进一步降低介电常数，采用现有技术的方法对寄生电容的改善效果有限，晶体管的性能还有待进一步的提高。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有伪栅结构；在所述伪栅结构两侧的基底内形成源漏掺杂层；形成所述源漏掺杂层后，在所述伪栅结构的侧壁上形成刻蚀停止层；在所述刻蚀停止层侧壁形成牺牲层；在所述牺牲层侧壁形成覆盖所述牺牲层的侧墙层；形成所述侧墙层后，去除所述伪栅结构，形成由所述刻蚀停止层和基底围成的栅极开口；在所述栅极开口中形成栅极结构，所述栅极结构露出所述牺牲层的顶部；形成所述栅极结构之后，去除所述牺牲层，形成由所述刻蚀停止层、侧墙层和基底围成的沟槽；在所述栅极结构顶部形成密封层，所述密封层还密封所述沟槽的顶部，形成由所述刻蚀停止层、侧墙层、密封层和基底围成的空气隙侧墙。
本发明实施例提供的形成方法中，所述基底上形成有伪栅结构，在所述伪栅结构的侧壁上形成刻蚀停止层，在所述刻蚀停止层侧壁形成牺牲层，在所述牺牲层侧壁形成覆盖所述牺牲层的侧墙层，形成所述侧墙层后，去除所述伪栅结构，形成由所述刻蚀停止层和基底围成的栅极开口，在所述栅极开口中形成栅极结构，所述栅极结构露出所述牺牲层的顶部，形成所述栅极结构之后，去除所述牺牲层，形成由所述刻蚀停止层、侧墙层和基底围成的沟槽，在所述栅极结构顶部形成密封层，所述密封层还密封所述沟槽的顶部，形成由所述刻蚀停止层、侧墙层、密封层和基底围成的空气隙侧墙；空气的介电常数小于介质材料的介电常数，因此，在所述栅极结构之间距离越来越小，相邻栅极结构与源漏插塞之间的寄生电容值越来越大的形势下，本发明实施例在栅极结构的侧壁位置处引入空气隙侧墙，有效降低相邻栅极结构与源漏插塞之间的寄生电容，从而降低栅极结构与源漏插塞之间的电容耦合，进而减少功耗并提高器件的运行速度，从而提高所述半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4是本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：基底(未标示)；栅极结构511，位于所述基底上，所述栅极结构511包括栅介质层521、以及位于所述栅介质层521上的栅电极层541；源漏掺杂层131，位于所述栅极结构511两侧的基底内；刻蚀停止层211，覆盖所述栅极结构511的侧壁；侧墙层221，位于所述刻蚀停止层211背向所述栅极结构511一侧的基底上，所述侧墙层221的侧壁和所述刻蚀停止层211的侧壁相对设置，且所述侧墙层221与所述刻蚀停止层211和基底围成沟槽(未标示)；密封层701，位于所述栅极结构511上，所述密封层701还密封所述沟槽的顶部；空气隙侧墙611，位于所述刻蚀停止层211和侧墙层221之间，且所述空气隙侧墙611由所述侧墙层221、刻蚀停止层211、基底、以及密封层701围成。
空气的介电常数小于介质材料的介电常数，因此，在所述栅极结构511之间距离越来越小，相邻栅极结构511与源漏插塞之间的电容值越来越大的形势下，本发明实施例在栅极结构511的侧壁位置处引入空气隙侧墙611，有效降低相邻栅极结构511与源漏插塞之间的寄生电容，从而降低栅极结构511与源漏插塞之间的电容耦合，进而减少功耗并提高器件的运行速度，从而提高所述半导体结构的性能。
所述基底为所述半导体结构的形成工艺提供工艺操作基础。其中，所述半导体结构包括平面晶体管、鳍式场效应(FinFET)或全包围栅极(gate-all-around，GAA)晶体管。
本实施例中，以半导体结构为鳍式场效应晶体管为例，所述基底包括衬底101以及凸出于衬底101的鳍部161。衬底101的材料为硅，在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓和镓化铟中的一种或多种，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。衬底的材料可以是适宜于工艺需要或易于集成的材料。作为一种示例，鳍部161的材料和衬底101的材料相同。
在其他实施例中，所述基底还可以包括衬底、以及凸立于所述衬底的底部鳍部，所述基底还包括悬置于所述底部鳍部上方的沟道层结构，所述沟道层结构包括一个或多个相间隔的沟道层。
本实施例中，所述栅极结构511两侧的基底中还形成有源漏掺杂层131。
所述源漏掺杂层131用于作为晶体管的源区或漏区。具体地，所述源漏掺杂层131的掺杂类型与相对应的晶体管的沟道导电类型相同。
后续半导体制程中，还需要在所述源漏掺杂层131上方形成与所述源漏掺杂层131电连接的源漏插塞。
本实施例中，所述栅极结构511为器件栅极结构，所述器件栅极结构用于控制所述晶体管的沟道的开启或关断。
所述栅介质层521用于隔离栅电极层541和沟道。本实施例中，所述栅介质层521的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、SiO2和La2O3中的一种或多种。
所述栅电极层541用于将金属栅极结构的电性引出。本实施例中，所述栅电极层的材料包括TiN、TaN、Ta、Ti、TiAl、W、AL、TiSiN和TiAlC中的一种或多种。
本实施例中，所述栅极结构511包括金属栅极结构。相应的，所述栅介质层521包括高k栅介质层(图未示)，所述栅极结构511还包括位于栅介质层521和栅电极层541之间的功函数层531。
所述高k栅介质层的材料为高k介质材料，其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介电材料。具体地，所述高k栅介质层的材料可以选自HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3等。作为一种示例，所述高k栅介质层的材料为HfO2。
功函数层531用于调节所形成晶体管的阈值电压。对于PMOS晶体管，所述功函数层531为P型功函数层，P型功函数层的材料包括TiN、TaN、TaSiN、TaAlN和TiAlN中的一种或几种；对于NMOS晶体管，功函数层531为N型功函数层，N型功函数层的材料包括TiAl、Mo、MoN、AlN和TiAlC中的一种或几种。
在另一些实施例中，根据工艺需求，所述栅极结构也可以为多晶硅栅结构等其他类型的栅极结构。
在所述半导体结构的形成过程中，所述刻蚀停止层211用于在形成源漏插塞的工艺制程中起到刻蚀停止作用，从而降低源漏掺杂层131受到过刻蚀的概率，同时，本实施例中，位于栅极结构511侧壁的刻蚀停止层211还用于在形成空气隙侧墙611的过程中，对所述栅极结构511侧壁起到保护作用。
本实施例中，所述刻蚀停止层211还延伸覆盖所述基底顶部和源漏掺杂层131顶部，用于在形成空气隙侧墙611的过程中，对所述基底顶部以及源漏掺杂层131顶部起到保护作用。
本实施例中，所述刻蚀停止层211的材料包括氮化硅，所述氮化硅具有较高的硬度，有利于确保刻蚀停止层211在工艺制程中对其他膜层的保护作用。
所述侧墙层221用于在形成所述空气隙侧墙611的过程中，对层间介质层起到保护作用，从而减小形成空气隙侧墙611的制程对层间介质层的影响。
本实施例中，所述侧墙层221的侧壁和所述刻蚀停止层211的侧壁相对设置，且所述侧墙层221与所述刻蚀停止层211和基底围成沟槽，用于为所述空气隙侧墙611提供空间位置。
本实施例中，所述侧墙层221还延伸覆盖所述基底顶部的刻蚀停止层211，且所述由所述侧墙层221与所述刻蚀停止层211围成，则所述沟槽底部具有较好的密封性。
本实施例中，所述侧墙层221为单层结构，侧墙层221的材料包括氮化硅或低k介质材料。在其他实施例中，所述侧墙层还可以为叠层结构，侧墙层的材料还可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼中的一种或多种。
所述氮化硅的硬度较高，有利于增强所述侧墙层221的保护作用，采用所述低k介质材料有利于降低所述侧墙层221、刻蚀停止层211和空气隙侧墙611整体的介电常数。
本实施例中，所述半导体结构还包括：层间介质层141，位于所述沟槽和侧墙层221露出的基底上，所述层间介质层141覆盖所述侧墙层221的侧壁。
所述层间介质层141用于相邻器件之间起到隔离作用，所述层间介质层141还用于为所述空气隙侧墙611的形成提供平台基础。
所述层间介质层141的材料为绝缘材料，包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
所述密封层701用于密封所述沟槽的顶部，密封层701作为空气隙侧墙611的顶部。
本实施例中，所述密封层701还覆盖所述层间介质层141的顶部，有利于加强所述密封层701对所述沟槽的密封效果。
本实施例中，所述密封层701的材料包括氮化硅、氧化硅、碳化硅和碳氮氧化硅中的一种或多种。所述氮化硅、氧化硅、碳化硅和碳氮氧化硅具有较高的致密性，从而具备较好的密封性能，且对于较小的间隙较难填充，有利于在密封沟槽顶部的同时，使所述密封层701和所述刻蚀停止层211和侧墙层221之间留有高度较大的空气隙侧墙611。
所述密封层701的厚度不能过大，也不能过小。如果所述密封层701的厚度过大，则所述密封层701容易挤压后续形成源漏插塞的工艺窗口，影响后续半导体结构的制程；如果所述密封层701的厚度过小，则影响了所述密封层的密封性，所述密封层701难以将所述沟槽完全密封，对所述半导体结构的性能有所影响。因此，本实施例中，所述密封层的厚度为2纳米至5纳米。
空气隙侧墙611的介电常数较小，有利于减小栅极结构511和相邻源漏插塞之间的电容，从而提高所述半导体结构的性能。
本实施例中，所述刻蚀停止层211还延伸覆盖所述基底顶部，所述侧墙层221还延伸覆盖所述基底顶部的刻蚀停止层211，因此，所述空气隙侧墙611由所述侧墙层221、位于所述栅极结构511侧壁和基底上的刻蚀停止层211、以及所述密封层701围成。
本实施例中，沿平行于所述基底表面且垂直于所述栅极结构511侧壁的方向，所述空气隙侧墙611的宽度w(如图4所示)为3nm至8nm。
沿平行于所述基底表面且垂直于所述栅极结构511侧壁的方向，所述空气隙侧墙611的宽度w不能过大，也不能过小。如果所述空气隙侧墙611的宽度w过大，则容易占据所述栅极结构511侧部过多的空间，在所述半导体结构尺寸越来越小的发展历程中，难以提供过多的空间；如果所述空气隙侧墙611的宽度w过小，则所述空气隙侧墙611空间过小，难以达到降低所述栅极结构511和相邻源漏插塞之间侧墙的介电常数的工艺需求，导致降低栅极结构511和相邻源漏插塞之间的电容的效果相应变差，难以提高所述半导体结构的性能，而且，所述空气隙侧墙611是通过形成牺牲层占据空间，再去除所述牺牲层形成的，所述空气隙侧墙611的宽度过小，则所述牺牲层的宽度过小，增加了形成所述牺牲层的难度，同时，去除所述牺牲层时，也增加了去除所述牺牲层的难度。因此，本实施例中，沿平行于所述基底表面且垂直于所述栅极结构511侧壁的方向，所述空气隙侧墙611的宽度w为3nm至8nm。
需要说明的是，在实际工艺过程中，在保证刻蚀停止层211和侧墙层221的完整性的情况下，可以适当增大空气隙侧墙611的空间。例如，可以适当减小刻蚀停止层211和侧墙层221的宽度，并适当增大空气隙侧墙611的宽度。
本实施例中，所述空气隙侧墙611的高度h(如图4所示)为
Figure BDA0003077209040000093
至
Figure BDA0003077209040000094
所述空气隙侧墙611的高度h不能过大，也不能过小。所述空气隙侧墙611的高度h根据所述栅极结构511的高度而定，如果所述空气隙侧墙611的高度h过大，则所述栅极结构511的高度过大，所述栅极结构511难以达到满足工艺需求的高度，从而影响所述栅极结构511的性能，进而影响所述半导体结构的性能；如果所述空气隙侧墙611的高度h过小，则所述栅极结构511的高度过小，所述栅极结构511难以达到满足工艺需求的高度，从而影响所述栅极结构511的性能，进而影响所述半导体结构的性能，同时，导致所述空气隙侧墙611空间过小，难以达到降低所述栅极结构511和相邻源漏插塞之间侧墙的介电常数的工艺需求，导致降低栅极结构511和相邻源漏插塞之间的电容的效果相应变差，难以提高所述半导体结构的性能。因此，本实施例中，所述空气隙侧墙611的高度h为
Figure BDA0003077209040000091
至
Figure BDA0003077209040000092
相应的，本发明实施例还提供一种半导体结构的形成方法。
图5至图17是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图5，提供基底(未标示)，所述基底上形成有伪栅结构110。
所述基底为所述半导体结构的形成工艺提供工艺操作基础。其中，半导体结构包括平面晶体管、鳍式场效应晶体管或全包围栅极晶体管。
本实施例中，以半导体结构为鳍式场效应晶体管为例，所述基底包括衬底100以及凸出于衬底100的鳍部160。衬底100的材料为硅，在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓和镓化铟中的一种或多种，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。衬底的材料可以是适宜于工艺需要或易于集成的材料。作为一种示例，鳍部160的材料和衬底100的材料相同。
在其他实施例中，所述基底还可以包括衬底、以及凸立于所述衬底的底部鳍部，所述基底还包括悬置于所述底部鳍部上方的沟道层结构，所述沟道层结构包括一个或多个相间隔的沟道层。
所述伪栅结构110用于为后续形成的栅极结构占据空间位置。
所述伪栅结构110可以为单层结构或叠层结构，所述伪栅结构110的材料包括无定形硅和多晶硅的一种或两种。在其他实施例中，所述伪栅结构的材料还可以为氧化硅、氮化硅、氮氧化硅、碳化硅、谈氮化硅、碳氮氧化硅或非晶碳。
本实施例中，所述伪栅结构110为单层结构，所述伪栅结构110的材料为无定形硅。无定形硅不具有晶向，因此，对无定形硅的刻蚀速率均一性和刻蚀效果均一性较佳，从而提高后续对所述伪栅结构110的去除效果。
本实施例中，所述伪栅结构110顶部还形成有硬掩模层120，用于在形成伪栅结构110的工艺制程中起到刻蚀掩膜的作用。
本实施例中，硬掩模层120为介电材料。具体地，所述硬掩模层120的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。作为一种示例，所述硬掩模层120的材料为氮化硅。·
继续参考图5，在所述伪栅结构110两侧的基底内形成源漏掺杂层130。
所述源漏掺杂层130用于作为晶体管的源区或漏区。具体地，所述源漏掺杂层130的掺杂类型与相对应的晶体管的沟道导电类型相同。
后续制程中，还需要在所述源漏掺杂层130上方形成与所述源漏掺杂层130电连接的源漏插塞。
继续参考图5，形成所述源漏掺杂层130之后，在所述伪栅结构110的侧壁上形成刻蚀停止层210。
所述刻蚀停止层210用于在形成源漏插塞的工艺制程中起到刻蚀停止作用，从而降低源漏掺杂层130受到过刻蚀的概率，同时，后续形成栅极结构后以替换伪栅结构110，位于栅极结构侧壁的刻蚀停止层210还用于在形成空气隙侧墙的过程中，对所述栅极结构侧壁起到保护作用。
本实施例中，所述刻蚀停止层210还延伸覆盖所述基底顶部和源漏掺杂层130顶部，用于后续在形成空气隙侧墙的过程中，对所述基底顶部以及源漏掺杂层130顶部起到保护作用。
本实施例中，所述刻蚀停止层210的材料包括氮化硅，所述氮化硅具有较高的硬度，有利于确保刻蚀停止层210在工艺制程中对其他膜层的保护作用。
结合参考图6至图10，在所述刻蚀停止层210侧壁形成牺牲层310(如图10所示)。
所述牺牲层310用于为后续形成空气隙侧墙占据空间位置。
本实施例中，在所述刻蚀停止层210侧壁形成牺牲层310的步骤中，所述牺牲层310形成于位于所述基底顶部的刻蚀停止层210上，从而在后续去除所述牺牲层310形成空气隙侧墙的过程中，减小对所述基底的损伤。
本实施例中，在所述刻蚀停止层210侧壁形成牺牲层310的步骤中，所述牺牲层310的顶部低于所述伪栅结构220的顶部。
如果所述牺牲层310的顶部等于或高于所述伪栅结构220的顶部，则在后续去除伪栅结构220进行平坦化的制程中，容易将所述牺牲层310的顶部露出，并对所述牺牲层310造成损伤、以及掺入不必要的杂质，之后形成栅极结构时，容易将所述栅极结构的材料填入牺牲层310所在的空间中，进而对去除牺牲层310形成空气隙侧墙造成影响。因此，本实施例中，所述牺牲层310的顶部低于所述伪栅结构220的顶部。
本实施例中，沿平行于所述基底表面且垂直于所述伪栅结构110侧壁的方向，所述牺牲层310的宽度w(如图10所示)为3nm至8nm。
沿平行于所述基底表面且垂直于所述伪栅结构110侧壁的方向，所述牺牲层310的宽度w不能过大，也不能过小。如果所述牺牲层310的宽度w过大，则容易占据所述伪栅结构110侧部过多的空间，在所述半导体结构尺寸越来越小的发展历程中，难以提供过多的空间；如果所述牺牲层310的宽度w过小，则后续形成的空气隙侧墙空间过小，难以达到降低所述栅极结构和相邻源漏插塞之间侧墙的介电常数的工艺需求，导致降低栅极结构和相邻源漏插塞之间的电容的效果相应变差，难以提高所述半导体结构的性能，而且，所述牺牲层310的宽度过小，增加了形成所述牺牲层310的难度，同时，后续去除所述牺牲层310时，也增加了去除所述牺牲层310的难度。因此，本实施例中，沿平行于所述基底表面且垂直于所述伪栅结构110侧壁的方向，所述牺牲层310的宽度w为3nm至8nm。
需要说明的是，由于所述牺牲层310易于被去除，因此，在实际工艺过程中，在保证刻蚀停止层210和侧墙层的完整性的情况下，可以适当增大所述牺牲层310的宽度，从而增大后续形成的空气隙侧墙的空间。例如，可以适当减小刻蚀停止层210和侧墙层的宽度，并适当增大牺牲层310的宽度。
本实施例中，所述牺牲层310的高度h(如图10所示)为
Figure BDA0003077209040000121
至
Figure BDA0003077209040000122
所述牺牲层310的高度h不能过大，也不能过小。如果所述牺牲层310的高度h过大，则在后续去除伪栅结构220进行平坦化的制程中，容易将所述牺牲层310的顶部露出，并对所述牺牲层310造成损伤、以及掺入不必要的杂质，之后形成栅极结构时，容易将所述栅极结构的材料填入牺牲层310所在的空间中，进而对去除牺牲层310形成空气隙侧墙造成影响；如果所述牺牲层310的高度h过小，则后续形成的所述空气隙侧墙空间过小，难以达到降低栅极结构和相邻源漏插塞之间侧墙的介电常数的工艺需求，导致降低栅极结构和相邻源漏插塞之间的电容的效果相应变差，难以提高所述半导体结构的性能，而且，后续需要在对栅极结构进行平坦化处理的过程中露出所述牺牲层310，以便于去除所述牺牲层310，如果所述牺牲层310的高度h过小，则在平坦化处理的过程中难以露出所述牺牲层310的顶部，从而后续难以去除所述牺牲层310而形成空气隙侧墙。因此，本实施例中，所述牺牲层310的高度h为
Figure BDA0003077209040000123
至
Figure BDA0003077209040000124
本实施例中，所述牺牲层310的材料选取为：所述牺牲层310的材料与所述刻蚀停止层210的材料的刻蚀选择比大于或等于100:1。
所述牺牲层310的材料与所述刻蚀停止层210的材料的刻蚀选择比不能过小。如果所述牺牲层310的材料与所述刻蚀停止层210的材料的刻蚀选择比过小，则后续去除所述牺牲层310时，容易损伤所述刻蚀停止层210，甚至因损伤过大而刻穿所述刻蚀停止层210，进而引起栅极损伤问题(例如，损伤金属栅极结构)。因此，本实施例中，所述牺牲层310的材料与所述刻蚀停止层210的材料的刻蚀选择比大于或等于100:1。
本实施例中，所述牺牲层310的材料包括无定形硅或氧化硅。
所述无定形硅或氧化硅硬度较软，易于去除，且与所述刻蚀停止层210的材料氮化硅具有较大的刻蚀选择比，有利于后续去除所述牺牲层310的过程中，减小对所述刻蚀停止此210的损伤。
具体地，参考图6和图7，形成所述牺牲层310的步骤包括：形成覆盖所述刻蚀停止层210侧壁的初始牺牲层300(如图7所示)。
形成所述初始牺牲层300用于为形成所述牺牲层310做准备。
本实施例中，所述初始牺牲层300的材料包括无定形硅或氧化硅，用于直接形成所述牺牲层310。
参考图6，形成所述初始牺牲层300的步骤包括：形成保形覆盖所述基底、刻蚀停止层210和伪栅结构110的牺牲材料层200。
形成所述牺牲材料层200用于为形成所述初始牺牲层300做准备。
本实施例中，采用炉管沉积工艺或化学气相沉积工艺形成所述牺牲材料层200。
采用炉管沉积工艺或化学气相沉积工艺形成的所述牺牲材料层200较为疏松，有利于后续去除形成的所述牺牲层310，也就是说，提高了所述牺牲层310和其他膜层(例如，刻蚀停止层210)的去除选择比，使得在去除所述牺牲层310的过程中，减少对其他膜层的损伤，从而降低去除所述牺牲层310的工艺引起栅极损伤问题的概率，有利于提高所述半导体结构的工作性能。
需要说明的是，采用炉管沉积工艺或化学气相沉积工艺形成所述牺牲材料层200的工艺温度不宜过高，以减小形成所述牺牲材料层200的过程中，过高温度对半导体结构其他部分的不良影响。
本实施例中，所述牺牲材料层200的材料包括无定形硅或氧化硅，用于直接形成所述初始牺牲层300。
参考图7，去除位于所述伪栅结构110顶部和基底顶部的牺牲材料层200，保留位于所述刻蚀停止层210侧壁的牺牲材料层200作为初始牺牲层300。
去除位于所述伪栅结构110顶部和基底顶部的牺牲材料层200，用于形成所述初始牺牲层300。
本实施例中，采用干法刻蚀工艺去除位于所述伪栅结构110顶部和基底顶部的牺牲材料层200。
所述干法刻蚀工艺具有各向异性刻蚀的特性，因此通过选取干法刻蚀工艺，有利于减小对所述刻蚀停止层210侧壁的牺牲材料层200的损伤，同时，所述干法刻蚀更具刻蚀方向性，有利于提高形成的所述初始牺牲层300的形貌质量和尺寸精度。
结合参考图8至图10，去除部分高度的所述初始牺牲层300，使得剩余所述初始牺牲层300的顶部低于所述伪栅结构110的顶部，保留剩余所述初始牺牲层300作为牺牲层310。
去除部分高度的所述初始牺牲层300，用于形成适当高度的所述牺牲层310。
本实施例中，采用干法刻蚀工艺去除部分高度的所述初始牺牲层300。
所述干法刻蚀工艺具有各向异性刻蚀的特性，因此通过选取干法刻蚀工艺，有利于减小对所述刻蚀停止层210的损伤，同时，所述干法刻蚀更具刻蚀方向性，有利于提高形成的所述牺牲层310的形貌质量和尺寸精度。
具体地，参考图8，去除部分高度的所述初始牺牲层300的步骤包括：在所述基底上形成掩膜层400，所述掩膜层400覆盖所述初始牺牲层300。
所述掩膜层400用于作为去除部分高度的所述初始牺牲层300的刻蚀掩膜。
本实施例中，所述掩膜层400为单层结构，所述掩膜层400的材料为旋涂碳(spinon carbon，SOC)材料。旋涂碳通过旋涂工艺所形成，工艺成本较低；而且，通过采用旋涂碳，有利于提高所述平坦化层的顶面平整度，从而后续去除部分高度的所述掩膜层400后，有利于提高剩余掩膜层400的顶面平坦度，进而提高后续牺牲层310的高度均一性。
参考图9，去除部分高度的所述掩膜层400，露出所述初始牺牲层300的部分侧壁。
去除部分高度的所述掩膜层400，用于定义形成所述牺牲层310的高度。
继续参考图9，去除部分高度的所述掩膜层400后，去除剩余所述掩膜层400露出的所述初始牺牲层300。
以剩余所述掩膜层400为刻蚀掩膜去除露出的所述初始牺牲层300，有利于精准控制形成的所述牺牲层310的高度，并且在去除露出的所述初始牺牲层300的过程中，减小对其他膜层的损伤。
参考图10，去除剩余所述掩膜层400露出的所述初始牺牲层300之后，还包括：去除所述掩膜层400。
去除所述掩膜层400，用于为后续制程做准备。
参考图11，在所述牺牲层310侧壁形成覆盖所述牺牲层310的侧墙层220。
所述侧墙层220用于保护后续形成的栅极结构的侧壁，所述侧墙层220还用于在后续形成所述空气隙侧墙的过程中，对后续形成的层间介质层起到保护作用，从而减小形成空气隙侧墙的制程对层间介质层的影响。
本实施例中，在所述牺牲层310侧壁形成覆盖所述牺牲层310的侧墙层220的步骤中，所述侧墙层220形成于所述基底顶部的刻蚀停止层210上，则后续形成的空气隙侧墙底部由所述侧墙层220和刻蚀停止层210围成，使得空气隙侧墙底部具有较好的密封性。
本实施例中，在所述牺牲层310侧壁形成覆盖所述牺牲层310的侧墙层220的步骤中，所述侧墙层220覆盖所述牺牲层310的侧壁和顶部，并延伸覆盖所述牺牲层310露出的刻蚀停止层210侧壁，有利于后续去除所述伪栅结构110的过程中，侧墙层220覆盖所述牺牲层310的顶部，使得所述牺牲层310不会露出，减小对所述牺牲层310的损伤。
本实施例中，采用原子层沉积工艺形成所述侧墙层220。
采用原子层沉积工艺形成的所述侧墙层220的厚度均匀性好，且具有良好的台阶覆盖(step coverage)能力，使得所述侧墙层220能够很好地保形覆盖所述牺牲层310的侧墙层220。
本实施例中，所述牺牲层310和侧墙层220的材料选取为：所述牺牲层310的材料与所述侧墙层220的材料的刻蚀选择比大于或等于100:1。
所述牺牲层310的材料与所述侧墙层220的材料的刻蚀选择比不能过小。如果所述牺牲层310的材料与所述侧墙层220的材料的刻蚀选择比过小，则后续去除所述牺牲层310时，容易损伤所述侧墙层220，甚至损伤过大而刻穿所述侧墙层220，而损伤后续在相邻侧墙层220侧壁形成的层间介质层。因此，本实施例中，所述牺牲层310的材料与所述侧墙层220的材料的刻蚀选择比大于或等于100:1。
本实施例中，侧墙层220为单层结构，侧墙层220的材料为氮化硅或低k介质材料。在其他实施例中，所述侧墙还可以为叠层结构，侧墙的材料还可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
所述氮化硅的硬度较高，有利于增强所述侧墙层221的保护作用，采用所述低k介质材料有利于降低所述侧墙层221、刻蚀停止层211和空气隙侧墙611整体的介电常数。
结合参考图12和图13，形成所述侧墙层220后，去除所述伪栅结构110，形成由所述刻蚀停止层210和基底围成的栅极开口150。
所述栅极开口150用于为后续形成栅极结构提供空间位置。
参考图12，形成所述侧墙层220之后，形成所述栅极开口150之前，还包括：在所述基底上形成覆盖所述伪栅结构110的层间介质层140。
所述层间介质层140用于相邻器件之间起到隔离作用，所述层间介质层140还用于为后续形成空气隙侧墙提供平台基础。
所述层间介质层140的材料为绝缘材料，包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
本实施例中，所述形成方法还包括：对所述层间介质层140进行平坦化处理，露出所述伪栅结构110顶部，为去除所述伪栅结构110做准备。
本实施例中，形成所述侧墙层220的步骤中，所述侧墙层220保形覆盖所述牺牲层310侧壁、伪栅结构110顶部和基底，则本实施例中，所述层间介质层140覆盖所述侧墙层220。
因此，本实施例中，对所述层间介质层140进行平坦化处理的步骤中，还对所述侧墙层220进行所述平坦化处理。
对所述侧墙层220进行所述平坦化处理，去除位于所述伪栅结构110顶部的侧墙层220、以及位于所述伪栅结构110顶部的硬掩膜层120，露出所述伪栅结构110的顶部。
结合参考图14和图15，在所述栅极开口150中形成栅极结构510，所述栅极结构510露出所述牺牲层310的顶部。
所述栅极结构510用于控制所述晶体管的沟道的开启或关断。
本实施例中，所述栅极结构510包括栅介质层520、以及位于所述栅介质层520上的栅电极层540。
所述栅介质层520用于隔离栅电极层540和沟道。本实施例中，所述栅介质层520的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、SiO2和La2O3中的一种或多种。
所述栅电极层540用于将金属栅极结构的电性引出。本实施例中，所述栅电极层的材料包括TiN、TaN、Ta、Ti、TiAl、W、AL、TiSiN和TiAlC中的一种或多种。
本实施例中，所述栅极结构510包括金属栅极结构。相应的，所述栅介质层520包括高k栅介质层(图未示)，所述栅极结构510还包括位于栅介质层520和栅电极层540之间的功函数层530。
所述高k栅介质层的材料为高k介质材料，其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介电材料。具体地，所述高k栅介质层的材料可以选自HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3等。作为一种示例，所述高k栅介质层的材料为HfO2。
功函数层530用于调节所形成晶体管的阈值电压。对于PMOS晶体管，所述功函数层530为P型功函数层，P型功函数层的材料包括TiN、TaN、TaSiN、TaAlN和TiAlN中的一种或几种；对于NMOS晶体管，功函数层530为N型功函数层，N型功函数层的材料包括TiAl、Mo、MoN、AlN和TiAlC中的一种或几种。
在另一些实施例中，根据工艺需求，所述栅极结构也可以为多晶硅栅结构等其他类型的栅极结构。
所述栅极结构510露出所述牺牲层310的顶部，为后续去除所述牺牲层310做准备。
具体地，参考图14，形成所述栅极结构510的步骤包括：在所述栅极开口150中形成栅极材料层500，所述栅极材料层500覆盖所述刻蚀停止层210和侧墙层220的顶部。
所述栅极材料层500用于直接形成所述栅极结构510。
参考图15，以所述牺牲层310的顶部作为停止位置，对所述栅极材料层500、刻蚀停止层210和侧墙层220进行平坦化处理，去除高于所述牺牲层310顶部的所述栅极材料层500、刻蚀停止层210和侧墙层220，形成所述栅极结构510，并露出所述牺牲层310的顶部。
以所述牺牲层310的顶部作为停止位置，对所述栅极材料层500、刻蚀停止层210和侧墙层220进行平坦化处理，有利于露出所述牺牲层310的同时，使得后续形成的所述空气隙侧墙的空间最大化。
需要说明的是，以所述牺牲层310的顶部作为停止位置，平坦化所述栅极材料层500，形成栅极结构510，则在形成所述牺牲层310的步骤中，所述牺牲层310的高度值需要同时考虑与满足工艺需求的栅极结构510的高度相近，从而在露出所述牺牲层310的同时，形成高度满足工艺需求的栅极结构510。
参考图16，形成所述栅极结构510之后，去除所述牺牲层310，形成由所述刻蚀停止层210、侧墙层220和基底围成的沟槽600。
所述沟槽600用于为后续形成空气隙侧墙提供空间位置。
本实施例中，所述牺牲层310形成于位于所述基底顶部的刻蚀停止层210上，所述侧墙层220形成于所述基底顶部的刻蚀停止层210上，因此，形成所述沟槽600的步骤中，所述沟槽600由所述刻蚀停止层210和侧墙层220围成。
本实施例中，采用各向同性的干法刻蚀工艺去除所述牺牲层310。
所述各向同性的刻蚀工艺有利于将所述牺牲层310去除干净。
本实施例中，所述各向同性的刻蚀工艺包括Certas刻蚀工艺或SiCoNi刻蚀工艺。
所述Certas刻蚀工艺或SiCoNi刻蚀工艺具有较好的各向同性特性，有利于去除干净所述牺牲层310，且所述Certas刻蚀工艺或SiCoNi刻蚀工艺对于所述牺牲层310和所述侧墙层220具有较好的刻蚀选择比，同时对于牺牲层310和所述刻蚀停止层210具有较好的刻蚀选择比。
本实施例中，所述各向同性的刻蚀工艺为Certas刻蚀工艺，所述Certas刻蚀工艺的刻蚀气体包括HF气体。
所述HF气体为半导体领域中用于刻蚀所述氧化硅材料较为常用的气体，所述HF气体对于氧化硅材料和其他材料更具刻蚀选择比，通过采用HF气体能够提高Certas刻蚀工艺的工艺兼容性。
在其他实施例中，也可以采用湿法刻蚀工艺去除所述牺牲层。
参考图17，在所述栅极结构510顶部形成密封层700，所述密封层700还密封所述沟槽600的顶部，形成由所述刻蚀停止层210、侧墙层220、密封层700和基底围成的空气隙侧墙610。
空气的介电常数小于介质材料的介电常数，因此，本发明实施例形成的所述空气隙侧墙610相比于现有技术中栅极结构的侧墙，具有更低的介电常数，同时，当所述侧墙层220采用氮化硅的材料时，虽然所述氮化硅的介电常数略高于低K介质材料的介电常数，但是空气的介电常数远小于低K介质材料的介电常数，因此所述侧墙层220与所述空气隙侧墙610的组合的介电常数依然低于现有技术中低K介质材料的侧墙的介电常数，在所述栅极结构510之间距离越来越小，相邻栅极结构510与源漏插塞之间的寄生电容值越来越大的形势下，在栅极结构510的侧壁位置处引入空气隙侧墙610，有效降低相邻栅极结构510与源漏插塞之间的寄生电容，从而降低栅极结构510与源漏插塞之间的电容耦合，进而减少功耗并提高器件的运行速度，从而提高所述半导体结构的性能。
所述密封层700用于密封所述沟槽600，形成空气隙侧墙610，密封层700作为空气隙侧墙610的顶部。
本实施例中，所述沟槽600由所述刻蚀停止层210和侧墙层220围成，因此，在所述栅极结构510顶部形成密封层700后，形成由所述刻蚀停止层210、侧墙层220和密封层700围成的空气隙侧墙610。
本实施例中，采用化学气相沉积工艺形成所述密封层700。
所述化学气相沉积工艺的填充能力不会太高，且工艺稳定性较高，有利于将沟槽600的顶部密封住，并形成高度符合工艺需求的空气隙侧墙610。
本实施例中，所述密封层700还覆盖所述层间介质层140的顶部，有利于加强所述密封层700对所述沟槽600的密封效果。
本实施例中，所述密封层700的材料包括氮化硅、氧化硅、碳化硅和碳氮氧化硅中的一种或多种。所述氮化硅、氧化硅、碳化硅和碳氮氧化硅具有较高的致密性，从而具备较好的密封性能，且对于较小的间隙较难填充，有利于在密封沟槽600顶部的同时，使所述密封层700和所述刻蚀停止层210和侧墙层220之间留有高度较大的空气隙侧墙610。
所述密封层700的厚度不能过大，也不能过小。如果所述密封层700的厚度过大，则所述密封层700容易挤压后续形成源漏插塞的工艺窗口，影响后续半导体结构的制程；如果所述密封层700的厚度过小，则影响了所述密封层的密封性，所述密封层700难以将所述沟槽600完全密封，对形成所述空气隙侧墙610产生不良影响，从而影响所述半导体结构的性能。因此，本实施例中，所述密封层的厚度为2纳米至5纳米。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (25)

1.一种半导体结构，其特征在于，包括：
基底；
栅极结构，位于所述基底上，所述栅极结构包括栅介质层、以及位于所述栅介质层上的栅电极层；
源漏掺杂层，位于所述栅极结构两侧的基底内；
刻蚀停止层，覆盖所述栅极结构的侧壁；
侧墙层，位于所述刻蚀停止层背向所述栅极结构一侧的基底上，所述侧墙层的侧壁和所述刻蚀停止层的侧壁相对设置，且所述侧墙层与所述刻蚀停止层和基底围成沟槽；
密封层，位于所述栅极结构上，所述密封层还密封所述沟槽的顶部；
空气隙侧墙，位于所述刻蚀停止层和侧墙层之间，且所述空气隙侧墙由所述侧墙层、刻蚀停止层、基底、以及密封层围成。
2.如权利要求1所述的半导体结构，其特征在于，所述刻蚀停止层还延伸覆盖
所述基底顶部和源漏掺杂层顶部；
所述侧墙层还延伸覆盖所述基底顶部的刻蚀停止层，且所述沟槽由所述侧墙层与所述刻蚀停止层围成；
所述空气隙侧墙由所述侧墙层、位于所述栅极结构侧壁和基底上的刻蚀停止层、以及所述密封层围成。
3.如权利要求1所述的半导体结构，其特征在于，沿平行于所述基底表面且垂直于所述栅极结构侧壁的方向，所述空气隙侧墙的宽度为3nm至8nm。
4.如权利要求1所述的半导体结构，其特征在于，所述空气隙侧墙的高度为
Figure FDA0003077209030000011
至
Figure FDA0003077209030000012
5.如权利要求1所述的半导体结构，其特征在于，所述侧墙层的材料包括氮化硅或低k介质材料，所述刻蚀停止层的材料包括氮化硅。
6.如权利要求1所述的半导体结构，其特征在于，所述密封层的材料包括氮化硅、氧化硅、碳化硅和碳氮氧化硅中的一种或多种。
7.如权利要求1所述的半导体结构，其特征在于，所述密封层的厚度为2纳米至5纳米。
8.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：层间介质层，位于所述沟槽和侧墙层露出的基底上，所述层间介质层覆盖所述侧墙层的侧壁；
所述密封层还覆盖所述层间介质层的顶部。
9.如权利要求1所述的半导体结构，其特征在于，所述栅电极层的材料包括TiN、TaN、Ta、Ti、TiAl、W、AL、TiSiN和TiAlC中的一种或多种，所述栅介质层的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、SiO2和La2O3中的一种或多种。
10.如权利要求1所述的半导体结构，其特征在于，所述基底包括衬底、以及凸立于所述衬底的鳍部；
所述栅极结构横跨所述鳍部，并覆盖所述鳍部的部分顶部和部分侧壁；
或者，
所述基底包括衬底、以及凸立于所述衬底的底部鳍部，所述基底还包括悬置于所述底部鳍部上方的沟道层结构，所述沟道层结构包括一个或多个相间隔的沟道层；
所述栅极结构横跨所述沟道层结构，并环绕覆盖所述沟道层的部分顶部和部分侧壁。
11.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有伪栅结构；
在所述伪栅结构两侧的基底内形成源漏掺杂层；
形成所述源漏掺杂层后，在所述伪栅结构的侧壁上形成刻蚀停止层；
在所述刻蚀停止层侧壁形成牺牲层；
在所述牺牲层侧壁形成覆盖所述牺牲层的侧墙层；
形成所述侧墙层后，去除所述伪栅结构，形成由所述刻蚀停止层和基底围成的栅极开口；
在所述栅极开口中形成栅极结构，所述栅极结构露出所述牺牲层的顶部；
形成所述栅极结构之后，去除所述牺牲层，形成由所述刻蚀停止层、侧墙层和基底围成的沟槽；
在所述栅极结构顶部形成密封层，所述密封层还密封所述沟槽的顶部，形成由所述刻蚀停止层、侧墙层、密封层和基底围成的空气隙侧墙。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，在所述刻蚀停止层侧壁形成牺牲层的步骤中，所述牺牲层的顶部低于所述伪栅结构的顶部；
在所述牺牲层侧壁形成覆盖所述牺牲层的侧墙的步骤中，所述侧墙层覆盖所述牺牲层的侧壁和顶部，并延伸覆盖所述牺牲层露出的刻蚀停止层侧壁；
形成所述栅极结构的步骤包括：在所述栅极开口中形成栅极材料层，所述栅极材料层覆盖所述刻蚀停止层和侧墙层的顶部；
以所述牺牲层的顶部作为停止位置，对所述栅极材料层、刻蚀停止层和侧墙层进行平坦化处理，去除高于所述牺牲层顶部的所述栅极材料层、刻蚀停止层和侧墙层，形成所述栅极结构，并露出所述牺牲层的顶部。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的步骤包括：形成覆盖所述刻蚀停止层侧壁的初始牺牲层；
去除部分高度的所述初始牺牲层，使得剩余所述初始牺牲层的顶部低于所述伪栅结构的顶部，保留剩余所述初始牺牲层作为牺牲层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，去除部分高度的所述初始牺牲层的步骤包括：在所述基底上形成掩膜层，所述掩膜层覆盖所述初始牺牲层；
去除部分高度的所述掩膜层，露出所述初始牺牲层的部分侧壁；
去除部分高度的所述掩膜层后，去除剩余所述掩膜层露出的所述初始牺牲层；
去除剩余所述掩膜层露出的所述初始牺牲层之后，还包括：去除所述掩膜层。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述初始牺牲层的步骤包括：形成保形覆盖所述基底、刻蚀停止层和伪栅结构的牺牲材料层；
去除位于所述伪栅结构顶部和基底顶部的牺牲材料层，保留位于所述刻蚀停止层侧壁的牺牲材料层作为初始牺牲层。
16.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述侧墙层之后，形成所述栅极开口之前，还包括：在所述基底上形成覆盖所述伪栅结构的层间介质层；
对所述层间介质层进行平坦化处理，露出所述伪栅结构顶部。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，形成所述侧墙层的步骤中，所述侧墙层保形覆盖所述牺牲层侧壁、伪栅结构顶部和基底；
对所述层间介质层进行平坦化处理的步骤中，还对所述侧墙层进行所述平坦化处理。
18.如权利要求11所述的半导体结构的形成方法，其特征在于，在所述伪栅结构的侧壁上形成刻蚀停止层的步骤中，所述刻蚀停止层还延伸覆盖所述基底顶部和源漏掺杂层顶部；
在所述刻蚀停止层侧壁形成牺牲层的步骤中，所述牺牲层形成于位于所述基底顶部的刻蚀停止层上；
在所述牺牲层侧壁形成覆盖所述牺牲层的侧墙层的步骤中，所述侧墙层形成于所述基底顶部的刻蚀停止层上；
形成所述沟槽的步骤中，所述沟槽由所述刻蚀停止层和侧墙层围成；
在所述栅极结构顶部形成密封层后，形成由所述刻蚀停止层、侧墙层和密封层围成的空气隙侧墙。
19.如权利要求15所述的半导体结构的形成方法，其特征在于，采用炉管沉积工艺或化学气相沉积工艺形成所述牺牲材料层。
20.如权利要求13所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除部分高度的所述初始牺牲层。
21.如权利要求11所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺形成所述侧墙层。
22.如权利要求11所述的半导体结构的形成方法，其特征在于，采用各向同性的干法刻蚀工艺去除所述牺牲层。
23.如权利要求11所述的半导体结构的形成方法，其特征在于，采用化学气相沉积工艺形成所述密封层。
24.如权利要求11所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料与所述刻蚀停止层的材料的刻蚀选择比大于或等于100:1，所述牺牲层的材料与所述侧墙层的材料的刻蚀选择比大于或等于100:1。
25.如权利要求11所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括无定形硅或氧化硅。
CN202110556072.4A 2021-05-21 2021-05-21 半导体结构及其形成方法 Pending CN115376921A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110556072.4A CN115376921A (zh) 2021-05-21 2021-05-21 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110556072.4A CN115376921A (zh) 2021-05-21 2021-05-21 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115376921A true CN115376921A (zh) 2022-11-22

Family

ID=84059240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110556072.4A Pending CN115376921A (zh) 2021-05-21 2021-05-21 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115376921A (zh)

Similar Documents

Publication Publication Date Title
US11588051B2 (en) Semiconductor device and fabrication method thereof
US11094828B2 (en) Geometry for threshold voltage tuning on semiconductor device
US11276609B2 (en) Semiconductor structure and method for forming the same, and a transistor
WO2012151797A1 (zh) 鳍式场效应晶体管及其制造方法
CN108538724B (zh) 半导体结构及其形成方法
CN110581173A (zh) 半导体结构及其形成方法
CN112151380B (zh) 半导体结构及其形成方法
US20230223452A1 (en) Semiconductor structure and forming method thereof
CN114823894A (zh) 半导体结构及其形成方法
US10748814B2 (en) Fabrication method of semiconductor device by removing sacrificial layer on gate structures
CN109103102B (zh) 半导体结构及其形成方法
CN113903666B (zh) 半导体结构及其形成方法
US20190287861A1 (en) Substrate with a fin region comprising a stepped height structure
CN115376921A (zh) 半导体结构及其形成方法
CN113851535A (zh) 半导体器件及其形成方法
US20230299075A1 (en) Semiconductor structure and method for forming same
CN115050639A (zh) 半导体结构的形成方法
CN117637750A (zh) 半导体结构及其形成方法
CN115881810A (zh) 半导体结构及其形成方法
CN117410334A (zh) 半导体结构及其形成方法
CN115602726A (zh) 半导体结构及其形成方法
CN117410333A (zh) 半导体结构及其形成方法
CN114664734A (zh) 半导体结构及其形成方法
CN118553685A (zh) 半导体结构的形成方法
CN117438426A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination