CN115372805B - 一种测定外部输入数字信号是否悬空无效的方法 - Google Patents
一种测定外部输入数字信号是否悬空无效的方法 Download PDFInfo
- Publication number
- CN115372805B CN115372805B CN202211306719.9A CN202211306719A CN115372805B CN 115372805 B CN115372805 B CN 115372805B CN 202211306719 A CN202211306719 A CN 202211306719A CN 115372805 B CN115372805 B CN 115372805B
- Authority
- CN
- China
- Prior art keywords
- signal
- test
- external input
- mcu
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000012360 testing method Methods 0.000 claims abstract description 75
- 239000000725 suspension Substances 0.000 claims description 2
- 238000012545 processing Methods 0.000 abstract description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及电信号处理领域，具体涉及一种测定外部输入数字信号是否悬空无效的方法，利用测试电路板进行是否悬空无效测试；测试电路板包括MCU以及多路测试电路，每路测试电路均包括同向串联的二极管对，且二极管对中的两个二极管之间串联有两个电阻，二极管对的正、负极分别连接在MCU的高、低测试信号输出端上；本发明通过控制高测试信号输出端输出高电平得到数据DATA1，MCU对应的信号采集端口采集的信号为低则为有效信号；控制低测试信号输出端输出低电平得到数据DATA2，MCU对应的信号采集端口采集的信号为高则为有效信号；将数据DATA1和数据DATA2未能判断的位设为1后进行按位与操作，即可根据按位与操作结果判断外部输入数字信号是否有效。
Description
技术领域
本发明涉及电信号处理领域，具体涉及一种测定外部输入数字信号是否悬空无效的方法。
背景技术
在电路板信号连接中经常会发生端口未可靠连接，信号悬空无效的情况发生，导致外部输入数字信号无意义。然而对于MCU来说，却不知道外部输入信号是否悬空未可靠连接，因此极有必要设计一种方法，在读取外部数字信号前，能够判断外部输入数字信号是否有效。
发明内容
本发明所要解决的技术问题是提供一种测定外部输入数字信号是否悬空无效的方法，在读取外部数字信号前，能够判断外部输入数字信号是否有效。
本发明解决上述技术问题的技术方案如下：一种测定外部输入数字信号是否悬空无效的方法，利用测试电路板对多个外部输入信号端口输入的数字信号进行是否悬空无效测试；其中，所述测试电路板包括MCU以及多路测试电路，每路所述测试电路均包括同向串联的二极管对，且所述二极管对中的两个二极管之间串联有两个电阻，所述二极管对的正极连接在所述MCU的高测试信号输出端上，所述二极管对的负极连接在所述MCU的低测试信号输出端上；在进行是否悬空无效测试前，将多个所述外部输入信号端口与多路所述测试电路一一对应，且各个所述外部输入信号端口连接在对应的所述测试电路中两个电阻之间以及所述MCU对应的信号采集端口上；测定外部输入数字信号是否悬空无效的方法包括如下步骤，
在T0时刻，初始化所述MCU，使所述高测试信号输出端输出低电平，使所述低测试信号输出端输出高电平；
在T1时刻，使所述高测试信号输出端输出高电平；
在T2时刻，通过所述MCU的信号采集端口读取所有外部输入信号端口的信号，并记为数据DATA1；
将所述数据DATA1中对应位为低的外部输入信号端口的信号确定为有效信号，将所述数据DATA1中余下未能判断的各位设为1，并记录为数据Un_ac1；
控制所述高测试信号输出端恢复输出低电平，并控制所述低测试信号输出端输出低电平；
在T3时刻，通过所述MCU的信号采集端口读取所有外部输入信号端口的信号，并记为数据DATA2；
将所述数据DATA2中对应位为高的外部输入信号端口的信号确定为有效信号，将所述数据DATA2中余下未能判断的各位设为1，并记录为数据Un_ac2；
对所述数据Un_ac1与所述数据Un_ac2进行按位与操作，并将按位与操作结果记为数据Un_ac3；则所述数据Un_ac3中为1的位所对应的外部输入信号端口即为悬空无效端口。
本发明的有益效果是：在本发明一种测定外部输入数字信号是否悬空无效的方法中，利用测试电路板对多个外部输入信号端口输入的数字信号进行是否悬空无效测试；通过控制高测试信号输出端输出高电平得到数据DATA1，这样，如果外部输入信号端口有效的话，则MCU对应的信号采集端口采集的信号为低；控制低测试信号输出端输出低电平得到数据DATA2，这样，如果外部输入信号端口有效的话，则MCU对应的信号采集端口采集的信号为高；将数据DATA1和数据DATA2未能判断的位设为1后进行按位与操作，即可根据按位与操作结果判断外部输入数字信号是否有效。
附图说明
图1为本发明一种测定外部输入数字信号是否悬空无效的方法中测试电路板的电路原理图；
图2为本发明一种测定外部输入数字信号是否悬空无效的方法的流程图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
一种测定外部输入数字信号是否悬空无效的方法，利用测试电路板对多个外部输入信号端口输入的数字信号进行是否悬空无效测试。
其中，如图1所示，所述测试电路板包括MCU以及多路测试电路，每路所述测试电路均包括同向串联的二极管对，且所述二极管对中的两个二极管之间串联有两个电阻，所述二极管对的正极连接在所述MCU的高测试信号输出端上，所述二极管对的负极连接在所述MCU的低测试信号输出端上；在进行是否悬空无效测试前，将多个所述外部输入信号端口与多路所述测试电路一一对应，且各个所述外部输入信号端口连接在对应的所述测试电路中两个电阻之间以及所述MCU对应的信号采集端口上。
在本具体实施例中，如图1所示，测试电路一共设有y路，Dx1和Dx2是第x路测试电路中同向串联的二极管对，Rx1和Rx2是第x路测试电路中串联在二极管对中两个二极管之间的电阻，x∈[1,y];外部输入信号端口设有y个，分别为E_IN1、E_IN2…E_INx、E_INy;H_TEST为高测试信号输出端，L_TEST为低测试信号输出端。
如图2所示，测定外部输入数字信号是否悬空无效的方法包括如下步骤，
S1，在T0时刻，初始化所述MCU，使所述高测试信号输出端输出低电平，使所述低测试信号输出端输出高电平；
S2，在T1时刻，使所述高测试信号输出端输出高电平；
S3，在T2时刻，通过所述MCU的信号采集端口读取所有外部输入信号端口的信号，并记为数据DATA1；
S4，将所述数据DATA1中对应位为低的外部输入信号端口的信号确定为有效信号，将所述数据DATA1中余下未能判断的各位设为1，并记录为数据Un_ac1；
S5，控制所述高测试信号输出端恢复输出低电平，并控制所述低测试信号输出端输出低电平；
S6，在T3时刻，通过所述MCU的信号采集端口读取所有外部输入信号端口的信号，并记为数据DATA2；
S7，将所述数据DATA2中对应位为高的外部输入信号端口的信号确定为有效信号，将所述数据DATA2中余下未能判断的各位设为1，并记录为数据Un_ac2；
S8，控制所述低测试信号输出端恢复输出高电平；
S9，对所述数据Un_ac1与所述数据Un_ac2进行按位与操作，并将按位与操作结果记为数据Un_ac3；则所述数据Un_ac3中为1的位所对应的外部输入信号端口即为悬空无效端口。
在其他的实施例中，可以先控制低测试信号输出端输出低电平得到数据DATA2，后控制高测试信号输出端输出高电平得到数据DATA1，即得到数据DATA1与数据DATA2的先后顺序可以根据实际情况合理选择。
在本发明一种测定外部输入数字信号是否悬空无效的方法中，利用测试电路板对多个外部输入信号端口输入的数字信号进行是否悬空无效测试；通过控制高测试信号输出端输出高电平得到数据DATA1，这样，如果外部输入信号端口有效的话，则MCU对应的信号采集端口采集的信号为低；控制低测试信号输出端输出低电平得到数据DATA2，这样，如果外部输入信号端口有效的话，则MCU对应的信号采集端口采集的信号为高；将数据DATA1和数据DATA2未能判断的位设为1后进行按位与操作，即可根据按位与操作结果判断外部输入数字信号是否有效。本发明利用简单的测试电路进行简单的操作即可判断出外部输入数字信号是否有效。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (2)
1.一种测定外部输入数字信号是否悬空无效的方法，其特征在于：利用测试电路板对多个外部输入信号端口输入的数字信号进行是否悬空无效测试；其中，所述测试电路板包括MCU以及多路测试电路，每路所述测试电路均包括同向串联的二极管对，且所述二极管对中的两个二极管之间串联有两个电阻，所述二极管对的正极连接在所述MCU的高测试信号输出端上，所述二极管对的负极连接在所述MCU的低测试信号输出端上；在进行是否悬空无效测试前，将多个所述外部输入信号端口与多路所述测试电路一一对应，且各个所述外部输入信号端口连接在对应的所述测试电路中两个电阻之间以及所述MCU对应的信号采集端口上；测定外部输入数字信号是否悬空无效的方法包括如下步骤，
在T0时刻，初始化所述MCU，使所述高测试信号输出端输出低电平，使所述低测试信号输出端输出高电平；
在T1时刻，使所述高测试信号输出端输出高电平；
在T2时刻，通过所述MCU的信号采集端口读取所有外部输入信号端口的信号，并记为数据DATA1；
将所述数据DATA1中对应位为低的外部输入信号端口的信号确定为有效信号，将所述数据DATA1中余下未能判断的各位设为1，并记录为数据Un_ac1；
控制所述高测试信号输出端恢复输出低电平，并控制所述低测试信号输出端输出低电平；
在T3时刻，通过所述MCU的信号采集端口读取所有外部输入信号端口的信号，并记为数据DATA2；
将所述数据DATA2中对应位为高的外部输入信号端口的信号确定为有效信号，将所述数据DATA2中余下未能判断的各位设为1，并记录为数据Un_ac2；
对所述数据Un_ac1与所述数据Un_ac2进行按位与操作，并将按位与操作结果记为数据Un_ac3；则所述数据Un_ac3中为1的位所对应的外部输入信号端口即为悬空无效端口。
2.根据权利要求1所述的测定外部输入数字信号是否悬空无效的方法，其特征在于：在所述数据Un_ac2记录完成后，还包括如下步骤，
控制所述低测试信号输出端恢复输出高电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211306719.9A CN115372805B (zh) | 2022-10-25 | 2022-10-25 | 一种测定外部输入数字信号是否悬空无效的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211306719.9A CN115372805B (zh) | 2022-10-25 | 2022-10-25 | 一种测定外部输入数字信号是否悬空无效的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115372805A CN115372805A (zh) | 2022-11-22 |
| CN115372805B true CN115372805B (zh) | 2022-12-20 |
Family
ID=84073603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211306719.9A Active CN115372805B (zh) | 2022-10-25 | 2022-10-25 | 一种测定外部输入数字信号是否悬空无效的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115372805B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011188257A (ja) * | 2010-03-09 | 2011-09-22 | Sony Corp | 入出力端子制御回路 |
| CN103605017A (zh) * | 2013-11-06 | 2014-02-26 | 厦门雅迅网络股份有限公司 | 一种汽车开关量信号的检测方法 |
| CN104270136A (zh) * | 2014-09-23 | 2015-01-07 | 中国北方车辆研究所 | 一种用ad通道实现开关量通用采集的电路 |
| CN104467854A (zh) * | 2015-01-07 | 2015-03-25 | 苏州蓝博控制技术有限公司 | 端口状态采集电路及方法 |
| CN204669330U (zh) * | 2015-06-02 | 2015-09-23 | 中国航天科工集团第三研究院第八三五七研究所 | 通用型开关量输入信号的采集电路 |
| CN206004646U (zh) * | 2016-08-24 | 2017-03-08 | 上海伟世通汽车电子系统有限公司 | 数字输入复用电路 |
| CN108802606A (zh) * | 2018-05-25 | 2018-11-13 | 惠州市德赛西威汽车电子股份有限公司 | 一种可检测输入端口悬空和高低电平的电路 |
| CN215009656U (zh) * | 2021-04-07 | 2021-12-03 | 深圳维普创新科技有限公司 | 一种检测受电设备接入供电设备的电路 |
-
2022
- 2022-10-25 CN CN202211306719.9A patent/CN115372805B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011188257A (ja) * | 2010-03-09 | 2011-09-22 | Sony Corp | 入出力端子制御回路 |
| CN103605017A (zh) * | 2013-11-06 | 2014-02-26 | 厦门雅迅网络股份有限公司 | 一种汽车开关量信号的检测方法 |
| CN104270136A (zh) * | 2014-09-23 | 2015-01-07 | 中国北方车辆研究所 | 一种用ad通道实现开关量通用采集的电路 |
| CN104467854A (zh) * | 2015-01-07 | 2015-03-25 | 苏州蓝博控制技术有限公司 | 端口状态采集电路及方法 |
| CN204669330U (zh) * | 2015-06-02 | 2015-09-23 | 中国航天科工集团第三研究院第八三五七研究所 | 通用型开关量输入信号的采集电路 |
| CN206004646U (zh) * | 2016-08-24 | 2017-03-08 | 上海伟世通汽车电子系统有限公司 | 数字输入复用电路 |
| CN108802606A (zh) * | 2018-05-25 | 2018-11-13 | 惠州市德赛西威汽车电子股份有限公司 | 一种可检测输入端口悬空和高低电平的电路 |
| CN215009656U (zh) * | 2021-04-07 | 2021-12-03 | 深圳维普创新科技有限公司 | 一种检测受电设备接入供电设备的电路 |
Non-Patent Citations (1)
| Title |
|---|
| 具有多状态检测功能的数字量输入模块的设计;王锋;《铁道机车与动车》;20160731(第7期);第12-14页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115372805A (zh) | 2022-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI61375C (fi) | Foerfarande foer kontroll av genomgaoende koppling i digitala datasystem | |
| EP1172661B1 (en) | Switchable testing circuit for single-ended and differential termination | |
| CN115372805B (zh) | 一种测定外部输入数字信号是否悬空无效的方法 | |
| CN101571561A (zh) | 控制装置 | |
| CN112820233A (zh) | 伽马调试方法、装置及设备 | |
| CN103954905A (zh) | 数字电路故障检测电路及利用该电路测试故障的方法 | |
| CN102200565B (zh) | 一种芯片测试装置 | |
| US7120408B2 (en) | Differential signal squelch detection circuit and method | |
| CN104899123B (zh) | 一种主板上dimm插槽的地址设置信号的连接测试装置与方法 | |
| KR20010002490A (ko) | 단일 칩 병렬 테스팅 장치 및 방법 | |
| JP3555953B2 (ja) | プリング抵抗を備える接続部をテストする装置 | |
| CN112427339B (zh) | 一种电池分选方法及系统 | |
| CN212749624U (zh) | 整车控制器pwm输出检测电路 | |
| CN108335721A (zh) | 一种实时检测随机存取存储器地址线故障的方法及系统 | |
| CN111276080B (zh) | 电子设备、led数码管结构及其反向漏电流测量方法与装置 | |
| CN106324483A (zh) | 一种复位电路检测系统和检测方法 | |
| GB2302487A (en) | Communications protocol analysers | |
| CN102497189A (zh) | 一种信号采样方法、可控开关与装置 | |
| US20050270865A1 (en) | Test apparatus with memory data converter for redundant bit and word lines | |
| JP2000111622A (ja) | 集積回路のための速度シグナリング・テスト | |
| CN113448781A (zh) | 一种通用输入输出接口的测试方法、装置及设备 | |
| CN109163702B (zh) | 固定式测斜系统中测斜仪安装位置快速标定方法 | |
| US20050010844A1 (en) | Method for testing a circuit which is under test, and circuit configuration for carrying out the method | |
| US7315392B2 (en) | Testing method for extended capabilities port of printers and fixture thereof | |
| CN116543822B (zh) | 一种应用于固态硬盘的闪存测试及处理方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |