CN115348721B - 一种信号连接结构和电路板 - Google Patents
一种信号连接结构和电路板 Download PDFInfo
- Publication number
- CN115348721B CN115348721B CN202210901661.6A CN202210901661A CN115348721B CN 115348721 B CN115348721 B CN 115348721B CN 202210901661 A CN202210901661 A CN 202210901661A CN 115348721 B CN115348721 B CN 115348721B
- Authority
- CN
- China
- Prior art keywords
- signal
- connector
- circuit board
- layer
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 103
- 229910052802 copper Inorganic materials 0.000 claims description 103
- 239000010949 copper Substances 0.000 claims description 103
- 239000003990 capacitor Substances 0.000 claims description 52
- 238000007747 plating Methods 0.000 claims description 41
- 238000003466 welding Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 description 8
- 238000003860 storage Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005553 drilling Methods 0.000 description 4
- 239000003814 drug Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开一种信号连接结构和电路板，涉及印刷电路板布线技术领域。结构包括包括：电路板顶层，电路板底层，自电路板顶层向电路板底层依次排列的第一信号层至第N信号层，电路板顶层表面设置有芯片焊盘区和连接器焊盘区，连接器焊盘区包括若干行沿第一方向排列的连接器焊盘，连接器焊盘区沿第一方向依次设置有第一连接区域至第n连接区域，芯片焊盘区沿第二方向依次设置有第一引脚区域至第n引脚区域，第n连接区域内的连接器焊盘通过第n信号层与第n引脚区域内的对应芯片焊盘电性连接。通过该信号连接结构应用于存在高密度连接器和具有阵列引脚芯片的印刷电路板，能够有效避免不同信号之间垂直方向的信号串扰。
Description
技术领域
本发明涉及印刷电路板布线技术领域，特别涉及一种信号连接结构和电路板。
背景技术
随着信号速率的提升，人们对印刷电路板信号的串扰关注度越来越高。过大的串扰会引起信号的误触发，导致整个系统无法正常工作。串扰可能存在于信号传输的各个环节，亦有可能发生在电路板上的元器件内部，甚至连电路板上的线路排布方式亦有可能对信号造成串扰影响，例如：串扰可能发生在封装芯片的内部，可能发生在连接器内部。尤其是对于高密度连接器，以及通过高密度连接器进行信号传输的芯片来说，传输至高密度连接器内层引脚的信号，或传输至芯片内层位置处引脚的信号，极易受到相应外围引脚信号的串扰影响，如图1所示。以BGA(Ball Grid Array，球状引脚栅格阵列)封装芯片为例，这种形式封装的芯片引脚位于芯片底部，引脚密度大。如若芯片与高密度连接器之间的布线设计不合理，位于BGA芯片内层引脚所传输的信号，极易受到位于BGA芯片外层引脚所传输信号的干扰。封装完成的芯片具有固定的内部电路结构以及相应的功能，其芯片规格书中通常会记载各个芯片引脚所对应的编号以及引脚对应的详细功能。对于印刷电路板工程师来说，通过更改封装成形的元器件来优化信号串扰问题是不现实的；印刷电路板工程师更加善于通过优化信号走线的排布，优化印刷电路板的结构等手段来优化信号串扰问题。因此，亟需一种信号线排布结构和方法，在印刷电路板布线的层面优化信号串扰问题。并且，该信号线排布结构和方法进一步具有普遍性，适用于在芯片与高密度连接器相互连接的场合，解决传输至芯片不同引脚的信号之间存在的串扰问题。
发明内容
为了解决现有技术的问题，优化连接器与芯片之间的信号走线排布，以改善信号串扰问题，本发明实施例提供一种信号连接结构和电路板，将分布于芯片不同区域信号引脚连接至连接器不同区域的针脚，并将对应的各个区域的信号经过不同信号层进行布线，以降低信号串扰问题。
为了解决上述的一个或多个技术问题，本发明采用的技术方案如下：
第一方面，提供一种信号连接结构，包括：电路板顶层，电路板底层，自电路板顶层向电路板底层依次排列的第一信号层至第N信号层，其中，N为自然数；
电路板顶层表面设置有芯片焊盘区和连接器焊盘区，芯片焊盘区内的芯片焊盘成阵列排布，与相应的芯片引脚一一对应，连接器焊盘区包括若干行沿第一方向排列的连接器焊盘，连接器焊盘与相应的连接器针脚一一对应；
连接器焊盘区沿第一方向依次设置有第一连接区域至第n连接区域，各连接区域之间由接地焊盘分隔，其中，n为自然数，n小于或等于N；
芯片焊盘区沿第二方向依次设置有第一引脚区域至第n引脚区域，第二方向为第一方向的逆方向；
第一连接区域内的连接器焊盘通过第一信号层与第一引脚区域内的对应芯片焊盘电性连接，第二连接区域内的连接器焊盘通过第二信号层与第二引脚区域内的对应芯片焊盘电性连接，以此类推，第n连接区域内的连接器焊盘通过第n信号层与第n引脚区域内的对应芯片焊盘电性连接。
进一步地，连接器焊盘通过通孔与相应的信号层形成电性连接。
进一步地，芯片焊盘通过通孔与相应的信号层形成电性连接。
进一步地，通孔垂直于电路板顶层，通孔至少包括镀铜部分和非镀铜部分；镀铜部分与连接器焊盘或芯片焊盘形成电性连接，并且由电路板顶层延伸至相应的信号层，非镀铜部分由相应信号层延伸至电路板底层。
进一步地，若引脚区域包含的信号组别数量小于或等于连接器焊盘的行数，则在引脚区域对应的连接区域内，连接器焊盘逐行依次对应于沿第一方向的垂直方向分布的各组信号。
进一步地，若芯片焊盘区内的引脚区域包含的信号组别数量大于连接器焊盘区内连接器焊盘的行数，则在引脚区域对应的连接区域内，连接器焊盘逐行依次对应于沿第一方向的垂直方向分布的各组信号后，超过连接器焊盘行数的若干组信号组交替对应至首行焊盘或末行焊盘，信号组间通过接地焊盘间隔。
进一步地，在相应信号层中，连接对应芯片焊盘和连接器焊盘的走线从连接器焊盘的两行之间的空隙经过，或从连接器焊盘区以外区域经过。
进一步地，该信号连接结构还包括用于连接通过第一信号相互连接的相应芯片焊盘和连接器焊盘的顶层电容连接结构，顶层电容连接结构包括：第一通孔，设置于电路板顶层，用于焊接第一电容的第一电容第一焊盘、第一电容第二焊盘；
第一通孔包括镀铜部分和非镀铜部分；
第一通孔的镀铜部分从电路板顶层延伸至第一信号层，第一通孔的非镀铜部分从第一信号层延伸至电路板底层；
第一电容第一焊盘与相应的连接器焊盘电性连接；
第一通孔通过第一通孔的镀铜部分与电路板顶层和第一信号层形成电性连接；
与连接器焊盘相对应的芯片焊盘通过第一信号层与相应的第一通孔的镀铜部分形成电性连接。
进一步地，该信号连接结构还包括用于连接通过第n信号相互连接的相应芯片焊盘和连接器焊盘的底层电容连接结构，底层电容连接结构包括：第二通孔，设置于电路板底层，用于焊接第二电容的第二电容第一焊盘、第二电容第二焊盘；
第二通孔包括镀铜部分和非镀铜部分；
第二通孔的镀铜部分从第n信号层延伸至电路板底层，第二通孔的非镀铜部分从电路板顶层延伸至第n信号层；
第二电容第一焊盘与相应的连接器焊盘电性连接；
第二通孔通过第二通孔的镀铜部分与第n信号层和电路板底层形成电性连接；
与连接器焊盘相对应的相应芯片焊盘通过第n信号层与相应的第二通孔的镀铜部分形成电性连接。
第二方面，提供一种电路板，包括上述第一方面记载的信号连接结构。
本发明实施例提供的技术方案带来的有益效果是：
1.通过将本发明实施例记载的一种信号连接结构应用于存在高密度连接器和具有阵列引脚芯片的印刷电路板，能够有效避免不同信号之间垂直方向的信号串扰；
2.通过规划高密度连接器引脚区域和与之相对应的芯片引脚区，能够在避免信号串扰的基础上，有效地提高印刷电路板信号层利用率，降低印刷电路板的设计、生产成本；
3.本发明实施例记载的一种连接器信号线排布结构还具有一定的设计灵活性，能够兼顾印刷电路板表面元件设置，调整信号走线层。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种发生串扰的布线方式示意图；
图2是本发明实施例提供的一种信号连接结构示意图；
图3是本发明实施例提供的一种信号层走线示意图；
图4是本发明实施例提供的顶层包括第一电容的信号连接结构示意图；
图5是本发明实施例提供的底层包括第一电容的信号连接结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。说明书附图中的编号，仅表示对各个功能部件或模块的区分，不表示部件或模块之间的逻辑关系。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
下面，将参照附图详细描述根据本公开的各个实施例。需要注意的是，在附图中，将相同的附图标记赋予基本上具有相同或类似结构和功能的组成部分，并且将省略关于它们的重复描述。
为了优化连接器与芯片之间的信号走线排布，以改善信号串扰问题，本发明实施例公开一种信号连接结构和电路板，将分布于芯片不同区域信号引脚连接至连接器不同区域的针脚，并将对应的各个区域的信号经过不同信号层进行布线，以降低信号串扰。
在一个实施例中，如图2所示，一种信号连接结构，包括：电路板顶层，电路板底层，自电路板顶层向电路板底层依次排列的第一信号层至第N信号层，其中，N为自然数。
电路板顶层表面设置有芯片焊盘区和连接器焊盘区，芯片焊盘区内的芯片焊盘成阵列排布，与相应的芯片引脚一一对应，连接器焊盘区包括若干行沿第一方向排列的连接器焊盘，连接器焊盘与相应的连接器针脚一一对应。
连接器焊盘区沿第一方向依次设置有第一连接区域至第n连接区域，各连接区域之间由接地焊盘分隔，其中，n为自然数，n小于或等于N。
芯片焊盘区沿第二方向依次设置有第一引脚区域至第n引脚区域，第二方向为第一方向的逆方向。
第n信号层对应于第n连接区域和第n引脚区域，将相应的连接区域和引脚区域互联。
而N层信号层中除了包括n层连接对应连接区域和引脚区域的信号层外，还包括电路板中可能存在的其他信号层。若电路板中只存在本信号连接结构涉及的信号层，则N＝n。
第一连接区域内的连接器焊盘通过第一信号层与第一引脚区域内的对应芯片焊盘电性连接，第二连接区域内的连接器焊盘通过第二信号层与第二引脚区域内的对应芯片焊盘电性连接，以此类推，第n连接区域内的连接器焊盘通过第n信号层与第n引脚区域内的对应芯片焊盘电性连接。
连接器焊盘通过通孔与相应的信号层形成电性连接。
芯片焊盘通过通孔与相应的信号层形成电性连接。
通孔垂直于电路板顶层，通孔至少包括镀铜部分和非镀铜部分；镀铜部分与连接器焊盘或芯片焊盘形成电性连接，并且由电路板顶层延伸至相应的信号层，非镀铜部分由相应信号层延伸至电路板底层。
通孔的镀铜部分将相应的焊盘和对应的信号层之间形成电性连接，使信号可以经连接器焊盘，通孔镀铜部分传输至相应信号层，再由信号层通过通孔镀铜部分传输至芯片引脚。同孔的非镀铜部分从相应的信号层延伸至芯片底层，以避免不同信号之间的串扰。
非镀铜部分可以由药水腐蚀得到，亦可由电路板背钻孔实现，本发明对通孔的非镀铜部分的制造方式不加以限定。
若引脚区域包含的信号组别数量小于或等于连接器焊盘的行数，则在引脚区域对应的连接区域内，连接器焊盘逐行依次对应于沿第一方向的垂直方向分布的各组信号。
若芯片焊盘区内的引脚区域包含的信号组别数量大于连接器焊盘区内连接器焊盘的行数，则在引脚区域对应的连接区域内，连接器焊盘逐行依次对应于沿第一方向的垂直方向分布的各组信号后，超过连接器焊盘行数的若干组信号组交替对应至首行焊盘或末行焊盘，信号组间通过接地焊盘间隔。
在相应信号层中，连接对应芯片焊盘和连接器焊盘的走线从连接器焊盘的两行之间的空隙经过，或从连接器焊盘区以外区域经过。
图3示出了一种差分信号对在连接器焊盘区内的走线方式。信号走线从每行焊盘之间的孔隙经过。从图3同样示出了，每行焊盘中，对应一组差分信号对两端都有一个接地针脚的焊盘。
在另一个实施例中，如图4所示，该信号连接结构还包括用于连接通过第一信号相互连接的相应芯片焊盘和连接器焊盘的顶层电容连接结构，顶层电容连接结构包括：第一通孔，设置于电路板顶层，用于焊接第一电容C1的第一电容第一焊盘、第一电容第二焊盘；
第一通孔包括镀铜部分和非镀铜部分；
第一通孔的镀铜部分从电路板顶层延伸至第一信号层，第一通孔的非镀铜部分从第一信号层延伸至电路板底层；
第一电容第一焊盘与相应的连接器焊盘电性连接；
第一通孔通过第一通孔的镀铜部分与电路板顶层和第一信号层形成电性连接；
与连接器焊盘相对应的芯片焊盘通过第一信号层与相应的第一通孔的镀铜部分形成电性连接。
在另一个实施例中，如图5所示该信号连接结构还包括用于连接通过第n信号相互连接的相应芯片焊盘和连接器焊盘的底层电容连接结构，底层电容连接结构包括：第二通孔，设置于电路板底层，用于焊接第二电容C2的第二电容第一焊盘、第二电容第二焊盘；
第二通孔包括镀铜部分和非镀铜部分；
第二通孔的镀铜部分从第n信号层延伸至电路板底层，第二通孔的非镀铜部分从电路板顶层延伸至第n信号层；
第二电容第一焊盘与相应的连接器焊盘电性连接；
第二通孔通过第二通孔的镀铜部分与第n信号层和电路板底层形成电性连接；
与连接器焊盘相对应的相应芯片焊盘通过第n信号层与相应的第二通孔的镀铜部分形成电性连接。
在另一个实施例中，提供一种电路板，其一种实时方式，包括如图2所示的一种信号连接结构，包括：电路板顶层，电路板底层，自电路板顶层向电路板底层依次排列的第一信号层至第N信号层，其中，N为自然数。
电路板顶层表面设置有芯片焊盘区和连接器焊盘区，芯片焊盘区内的芯片焊盘成阵列排布，与相应的芯片引脚一一对应，连接器焊盘区包括若干行沿第一方向排列的连接器焊盘，连接器焊盘与相应的连接器针脚一一对应。
连接器焊盘区沿第一方向依次设置有第一连接区域至第n连接区域，各连接区域之间由接地焊盘分隔，其中，n为自然数，n小于或等于N。
芯片焊盘区沿第二方向依次设置有第一引脚区域至第n引脚区域，第二方向为第一方向的逆方向。
第n信号层对应于第n连接区域和第n引脚区域，将相应的连接区域和引脚区域互联。
而N层信号层中除了包括n层连接对应连接区域和引脚区域的信号层外，还包括电路板中可能存在的其他信号层。若电路板中只存在本信号连接结构涉及的信号层，则N＝n。
第一连接区域内的连接器焊盘通过第一信号层与第一引脚区域内的对应芯片焊盘电性连接，第二连接区域内的连接器焊盘通过第二信号层与第二引脚区域内的对应芯片焊盘电性连接，以此类推，第n连接区域内的连接器焊盘通过第n信号层与第n引脚区域内的对应芯片焊盘电性连接。
连接器焊盘通过通孔与相应的信号层形成电性连接。
芯片焊盘通过通孔与相应的信号层形成电性连接。
通孔垂直于电路板顶层，通孔至少包括镀铜部分和非镀铜部分；镀铜部分与连接器焊盘或芯片焊盘形成电性连接，并且由电路板顶层延伸至相应的信号层，非镀铜部分由相应信号层延伸至电路板底层。
通孔的镀铜部分将相应的焊盘和对应的信号层之间形成电性连接，使信号可以经连接器焊盘，通孔镀铜部分传输至相应信号层，再由信号层通过通孔镀铜部分传输至芯片引脚。同孔的非镀铜部分从相应的信号层延伸至芯片底层，以避免不同信号之间的串扰。
非镀铜部分可以由药水腐蚀得到，亦可由电路板背钻孔实现，本发明对通孔的非镀铜部分的制造方式不加以限定。
若引脚区域包含的信号组别数量小于或等于连接器焊盘的行数，则在引脚区域对应的连接区域内，连接器焊盘逐行依次对应于沿第一方向的垂直方向分布的各组信号。
若芯片焊盘区内的引脚区域包含的信号组别数量大于连接器焊盘区内连接器焊盘的行数，则在引脚区域对应的连接区域内，连接器焊盘逐行依次对应于沿第一方向的垂直方向分布的各组信号后，超过连接器焊盘行数的若干组信号组交替对应至首行焊盘或末行焊盘，信号组间通过接地焊盘间隔。
在相应信号层中，连接对应芯片焊盘和连接器焊盘的走线从连接器焊盘的两行之间的空隙经过，或从连接器焊盘区以外区域经过。
图3示出了一种差分信号对在连接器焊盘区内的走线方式。信号走线从每行焊盘之间的孔隙经过。从图3同样示出了，每行焊盘中，对应一组差分信号对两端都有一个接地针脚的焊盘。
在另一个实施方式中，如图4所示，该信号连接结构还包括用于连接通过第一信号相互连接的相应芯片焊盘和连接器焊盘的顶层电容连接结构，顶层电容连接结构包括：第一通孔，设置于电路板顶层，用于焊接第一电容C1的第一电容第一焊盘、第一电容第二焊盘；
第一通孔包括镀铜部分和非镀铜部分；
第一通孔的镀铜部分从电路板顶层延伸至第一信号层，第一通孔的非镀铜部分从第一信号层延伸至电路板底层；
第一电容第一焊盘与相应的连接器焊盘电性连接；
第一通孔通过第一通孔的镀铜部分与电路板顶层和第一信号层形成电性连接；
与连接器焊盘相对应的芯片焊盘通过第一信号层与相应的第一通孔的镀铜部分形成电性连接。
在另一个实施方式中，如图5所示该信号连接结构还包括用于连接通过第n信号相互连接的相应芯片焊盘和连接器焊盘的底层电容连接结构，底层电容连接结构包括：第二通孔，设置于电路板底层，用于焊接第二电容C2的第二电容第一焊盘、第二电容第二焊盘；
第二通孔包括镀铜部分和非镀铜部分；
第二通孔的镀铜部分从第n信号层延伸至电路板底层，第二通孔的非镀铜部分从电路板顶层延伸至第n信号层；
第二电容第一焊盘与相应的连接器焊盘电性连接；
第二通孔通过第二通孔的镀铜部分与第n信号层和电路板底层形成电性连接；
与连接器焊盘相对应的相应芯片焊盘通过第n信号层与相应的第二通孔的镀铜部分形成电性连接。
上述所有可选技术方案，可以采用任意结合形成本发明的可选实施例，在此不再一一赘述。
实施例一
下面结合图2-3，具体阐述本发明的一个实施例。
在一个实施例中，如图2所示，一种信号连接结构，包括：电路板顶层，电路板底层，自电路板顶层向电路板底层依次排列的第一信号层至第N信号层，其中，N为自然数。
电路板顶层表面设置有芯片焊盘区和连接器焊盘区，芯片焊盘区内的芯片焊盘成阵列排布，与相应的芯片引脚一一对应，连接器焊盘区包括若干行沿第一方向排列的连接器焊盘，连接器焊盘与相应的连接器针脚一一对应。
连接器焊盘区沿第一方向依次设置有第一连接区域至第n连接区域，各连接区域之间由接地焊盘分隔，其中，n为自然数，n小于或等于N。
芯片焊盘区沿第二方向依次设置有第一引脚区域至第n引脚区域，第二方向为第一方向的逆方向。
第n信号层对应于第n连接区域和第n引脚区域，将相应的连接区域和引脚区域互联。
而N层信号层中除了包括n层连接对应连接区域和引脚区域的信号层外，还包括电路板中可能存在的其他信号层。若电路板中只存在本信号连接结构涉及的信号层，则N＝n。
第一连接区域内的连接器焊盘通过第一信号层与第一引脚区域内的对应芯片焊盘电性连接，第二连接区域内的连接器焊盘通过第二信号层与第二引脚区域内的对应芯片焊盘电性连接，以此类推，第n连接区域内的连接器焊盘通过第n信号层与第n引脚区域内的对应芯片焊盘电性连接。
连接器焊盘通过通孔与相应的信号层形成电性连接。
芯片焊盘通过通孔与相应的信号层形成电性连接。
通孔垂直于电路板顶层，通孔至少包括镀铜部分和非镀铜部分；镀铜部分与连接器焊盘或芯片焊盘形成电性连接，并且由电路板顶层延伸至相应的信号层，非镀铜部分由相应信号层延伸至电路板底层。
通孔的镀铜部分将相应的焊盘和对应的信号层之间形成电性连接，使信号可以经连接器焊盘，通孔镀铜部分传输至相应信号层，再由信号层通过通孔镀铜部分传输至芯片引脚。同孔的非镀铜部分从相应的信号层延伸至芯片底层，以避免不同信号之间的串扰。
非镀铜部分可以由药水腐蚀得到，亦可由电路板背钻孔实现，本发明对通孔的非镀铜部分的制造方式不加以限定。
若引脚区域包含的信号组别数量小于或等于连接器焊盘的行数，则在引脚区域对应的连接区域内，连接器焊盘逐行依次对应于沿第一方向的垂直方向分布的各组信号。
若芯片焊盘区内的引脚区域包含的信号组别数量大于连接器焊盘区内连接器焊盘的行数，则在引脚区域对应的连接区域内，连接器焊盘逐行依次对应于沿第一方向的垂直方向分布的各组信号后，超过连接器焊盘行数的若干组信号组交替对应至首行焊盘或末行焊盘，信号组间通过接地焊盘间隔。
在相应信号层中，连接对应芯片焊盘和连接器焊盘的走线从连接器焊盘的两行之间的空隙经过，或从连接器焊盘区以外区域经过。
图3示出了一种差分信号对在连接器焊盘区内的走线方式。信号走线从每行焊盘之间的孔隙经过。从图3同样示出了，每行焊盘中，对应一组差分信号对两端都有一个接地针脚的焊盘。
实施例二
下面结合图4具体阐述顶层包括第一电容的信号连接结构。
如图4所示，该信号连接结构还包括用于连接通过第一信号相互连接的相应芯片焊盘和连接器焊盘的顶层电容连接结构，顶层电容连接结构包括：第一通孔，设置于电路板顶层，用于焊接第一电容C1的第一电容第一焊盘、第一电容第二焊盘；
第一通孔包括镀铜部分和非镀铜部分；
第一通孔的镀铜部分从电路板顶层延伸至第一信号层，第一通孔的非镀铜部分从第一信号层延伸至电路板底层；
第一电容第一焊盘与相应的连接器焊盘电性连接；
第一通孔通过第一通孔的镀铜部分与电路板顶层和第一信号层形成电性连接；
与连接器焊盘相对应的芯片焊盘通过第一信号层与相应的第一通孔的镀铜部分形成电性连接。
实施例三
下面结合图5具体阐述底层包括第二电容的信号连接结构。
如图5所示，该信号连接结构还包括用于连接通过第n信号相互连接的相应芯片焊盘和连接器焊盘的底层电容连接结构，底层电容连接结构包括：第二通孔，设置于电路板底层，用于焊接第二电容C2的第二电容第一焊盘、第二电容第二焊盘；
第二通孔包括镀铜部分和非镀铜部分；
第二通孔的镀铜部分从第n信号层延伸至电路板底层，第二通孔的非镀铜部分从电路板顶层延伸至第n信号层；
第二电容第一焊盘与相应的连接器焊盘电性连接；
第二通孔通过第二通孔的镀铜部分与第n信号层和电路板底层形成电性连接；
与连接器焊盘相对应的相应芯片焊盘通过第n信号层与相应的第二通孔的镀铜部分形成电性连接。
实施例四
下面结合图2-5阐述本申请的一个电路板实施例。
一种电路板。
优选地，该电路板为印刷电路板。
在其中一种实时方式中，电路板包括如图2所示的一种信号连接结构，包括：电路板顶层，电路板底层，自电路板顶层向电路板底层依次排列的第一信号层至第N信号层，其中，N为自然数。
电路板顶层表面设置有芯片焊盘区和连接器焊盘区，芯片焊盘区内的芯片焊盘成阵列排布，与相应的芯片引脚一一对应，连接器焊盘区包括若干行沿第一方向排列的连接器焊盘，连接器焊盘与相应的连接器针脚一一对应。
连接器焊盘区沿第一方向依次设置有第一连接区域至第n连接区域，各连接区域之间由接地焊盘分隔，其中，n为自然数，n小于或等于N。
芯片焊盘区沿第二方向依次设置有第一引脚区域至第n引脚区域，第二方向为第一方向的逆方向。
第n信号层对应于第n连接区域和第n引脚区域，将相应的连接区域和引脚区域互联。
而N层信号层中除了包括n层连接对应连接区域和引脚区域的信号层外，还包括电路板中可能存在的其他信号层。若电路板中只存在本信号连接结构涉及的信号层，则N＝n。
第一连接区域内的连接器焊盘通过第一信号层与第一引脚区域内的对应芯片焊盘电性连接，第二连接区域内的连接器焊盘通过第二信号层与第二引脚区域内的对应芯片焊盘电性连接，以此类推，第n连接区域内的连接器焊盘通过第n信号层与第n引脚区域内的对应芯片焊盘电性连接。
连接器焊盘通过通孔与相应的信号层形成电性连接。
芯片焊盘通过通孔与相应的信号层形成电性连接。
通孔垂直于电路板顶层，通孔至少包括镀铜部分和非镀铜部分；镀铜部分与连接器焊盘或芯片焊盘形成电性连接，并且由电路板顶层延伸至相应的信号层，非镀铜部分由相应信号层延伸至电路板底层。
通孔的镀铜部分将相应的焊盘和对应的信号层之间形成电性连接，使信号可以经连接器焊盘，通孔镀铜部分传输至相应信号层，再由信号层通过通孔镀铜部分传输至芯片引脚。同孔的非镀铜部分从相应的信号层延伸至芯片底层，以避免不同信号之间的串扰。
非镀铜部分可以由药水腐蚀得到，亦可由电路板背钻孔实现，本发明对通孔的非镀铜部分的制造方式不加以限定。
若引脚区域包含的信号组别数量小于或等于连接器焊盘的行数，则在引脚区域对应的连接区域内，连接器焊盘逐行依次对应于沿第一方向的垂直方向分布的各组信号。
若芯片焊盘区内的引脚区域包含的信号组别数量大于连接器焊盘区内连接器焊盘的行数，则在引脚区域对应的连接区域内，连接器焊盘逐行依次对应于沿第一方向的垂直方向分布的各组信号后，超过连接器焊盘行数的若干组信号组交替对应至首行焊盘或末行焊盘，信号组间通过接地焊盘间隔。
在相应信号层中，连接对应芯片焊盘和连接器焊盘的走线从连接器焊盘的两行之间的空隙经过，或从连接器焊盘区以外区域经过。
图3示出了一种差分信号对在连接器焊盘区内的走线方式。信号走线从每行焊盘之间的孔隙经过。从图3同样示出了，每行焊盘中，对应一组差分信号对两端都有一个接地针脚的焊盘。
在另一个实施方式中，如图4所示，该信号连接结构还包括用于连接通过第一信号相互连接的相应芯片焊盘和连接器焊盘的顶层电容连接结构，顶层电容连接结构包括：第一通孔，设置于电路板顶层，用于焊接第一电容C1的第一电容第一焊盘、第一电容第二焊盘；
第一通孔包括镀铜部分和非镀铜部分；
第一通孔的镀铜部分从电路板顶层延伸至第一信号层，第一通孔的非镀铜部分从第一信号层延伸至电路板底层；
第一电容第一焊盘与相应的连接器焊盘电性连接；
第一通孔通过第一通孔的镀铜部分与电路板顶层和第一信号层形成电性连接；
与连接器焊盘相对应的芯片焊盘通过第一信号层与相应的第一通孔的镀铜部分形成电性连接。
在另一个实施方式中，如图5所示该信号连接结构还包括用于连接通过第n信号相互连接的相应芯片焊盘和连接器焊盘的底层电容连接结构，底层电容连接结构包括：第二通孔，设置于电路板底层，用于焊接第二电容C2的第二电容第一焊盘、第二电容第二焊盘；
第二通孔包括镀铜部分和非镀铜部分；
第二通孔的镀铜部分从第n信号层延伸至电路板底层，第二通孔的非镀铜部分从电路板顶层延伸至第n信号层；
第二电容第一焊盘与相应的连接器焊盘电性连接；
第二通孔通过第二通孔的镀铜部分与第n信号层和电路板底层形成电性连接；
与连接器焊盘相对应的相应芯片焊盘通过第n信号层与相应的第二通孔的镀铜部分形成电性连接。
特别地，根据本申请的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本申请的实施例包括一种计算机程序产品，其包括装载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信装置从网络上被下载和安装，或者从存储器被安装，或者从ROM被安装。在该计算机程序被外部处理器执行时，执行本申请的实施例的方法中限定的上述功能。
需要说明的是，本申请的实施例的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请的实施例中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本申请的实施例中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、RF(Radio Frequency,射频)等等，或者上述的任意合适的组合。
上述计算机可读介质可以是上述服务器中所包含的；也可以是单独存在，而未装配入该服务器中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该服务器执行时，使得该服务器：响应于检测到终端的外设模式未激活时，获取终端上应用的帧率；在帧率满足息屏条件时，判断用户是否正在获取终端的屏幕信息；响应于判断结果为用户未获取终端的屏幕信息，控制屏幕进入立即暗淡模式。
可以以一种或多种程序设计语言或其组合来编写用于执行本申请的实施例的操作的计算机程序代码，程序设计语言包括面向对象的程序设计语言—诸如Java,Smalltalk,C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上对本申请所提供的技术方案进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本申请的限制。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种信号连接结构，其特征在于，所述结构至少包括：电路板顶层，电路板底层，自所述电路板顶层向所述电路板底层依次排列的第一信号层至第N信号层，其中，N为自然数；
所述电路板顶层表面设置有芯片焊盘区和连接器焊盘区，所述芯片焊盘区内的芯片焊盘成阵列排布，与相应的芯片引脚一一对应，所述连接器焊盘区包括若干行沿第一方向排列的连接器焊盘，所述连接器焊盘与相应的连接器针脚一一对应；
所述连接器焊盘区沿第一方向依次设置有第一连接区域至第n连接区域，各连接区域之间由接地焊盘分隔，其中，n为自然数，n小于或等于N；
所述芯片焊盘区沿第二方向依次设置有第一引脚区域至第n引脚区域，所述第二方向为所述第一方向的逆方向；
第一连接区域内的连接器焊盘通过第一信号层与第一引脚区域内的对应芯片焊盘电性连接，第二连接区域内的连接器焊盘通过第二信号层与第二引脚区域内的对应芯片焊盘电性连接，以此类推，第n连接区域内的连接器焊盘通过第n信号层与第n引脚区域内的对应芯片焊盘电性连接；
其中，所述连接器焊盘通过通孔与相应的信号层形成电性连接，和/或所述芯片焊盘通过通孔与相应的信号层形成电性连接；所述通孔垂直于所述电路板顶层，所述通孔至少包括镀铜部分和非镀铜部分；所述镀铜部分与连接器焊盘或芯片焊盘形成电性连接，并且由所述电路板顶层延伸至相应的信号层，所述非镀铜部分由所述相应信号层延伸至所述电路板底层；
若芯片焊盘区内的引脚区域包含的信号组别数量大于连接器焊盘区内连接器焊盘的行数，则在引脚区域对应的连接区域内，连接器焊盘逐行依次对应于沿第一方向的垂直方向分布的各组信号后，超过连接器焊盘行数的若干组信号组交替对应至首行焊盘或末行焊盘，信号组间通过接地焊盘间隔。
2.根据权利要求1所述的一种信号连接结构，其特征在于，若引脚区域包含的信号组别数量小于或等于连接器焊盘的行数，则在引脚区域对应的连接区域内，连接器焊盘逐行依次对应于沿第一方向的垂直方向分布的各组信号。
3.根据权利要求1或2所述的一种信号连接结构，其特征在于，在相应信号层中，连接对应芯片焊盘和连接器焊盘的走线从连接器焊盘的两行之间的空隙经过，或从连接器焊盘区以外区域经过。
4.根据权利要求1所述的一种信号连接结构，其特征在于，所述结构还包括用于连接通过第一信号相互连接的相应所述芯片焊盘和所述连接器焊盘的顶层电容连接结构，所述顶层电容连接结构包括：第一通孔，设置于所述电路板顶层，用于焊接第一电容的第一电容第一焊盘、第一电容第二焊盘；
所述第一通孔包括镀铜部分和非镀铜部分；
第一通孔的镀铜部分从所述电路板顶层延伸至所述第一信号层，第一通孔的非镀铜部分从所述第一信号层延伸至所述电路板底层；
所述第一电容第一焊盘与相应的连接器焊盘电性连接；
所述第一通孔通过所述第一通孔的镀铜部分与所述电路板顶层和所述第一信号层形成电性连接；
与连接器焊盘相对应的芯片焊盘通过所述第一信号层与相应的第一通孔的镀铜部分形成电性连接。
5.根据权利要求1所述的一种信号连接结构，其特征在于，所述结构还包括用于连接通过第n信号相互连接的相应所述芯片焊盘和所述连接器焊盘的底层电容连接结构，所述底层电容连接结构包括：第二通孔，设置于所述电路板底层，用于焊接第二电容的第二电容第一焊盘、第二电容第二焊盘；
所述第二通孔包括镀铜部分和非镀铜部分；
第二通孔的镀铜部分从所述第n信号层延伸至所述电路板底层，第二通孔的非镀铜部分从所述电路板顶层延伸至所述第n信号层；
所述第二电容第一焊盘与相应的连接器焊盘电性连接；
所述第二通孔通过所述第二通孔的镀铜部分与所述第n信号层和电路板底层形成电性连接；
与连接器焊盘相对应的相应芯片焊盘通过所述第n信号层与相应的第二通孔的镀铜部分形成电性连接。
6.一种电路板，其特征在于，所述电路板包括权利要求1-5任意一项所述的信号连接结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210901661.6A CN115348721B (zh) | 2022-07-28 | 2022-07-28 | 一种信号连接结构和电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210901661.6A CN115348721B (zh) | 2022-07-28 | 2022-07-28 | 一种信号连接结构和电路板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115348721A CN115348721A (zh) | 2022-11-15 |
| CN115348721B true CN115348721B (zh) | 2024-01-23 |
Family
ID=83950211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210901661.6A Active CN115348721B (zh) | 2022-07-28 | 2022-07-28 | 一种信号连接结构和电路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115348721B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115775791B (zh) * | 2022-11-25 | 2023-08-11 | 北京斯年智驾科技有限公司 | 高速电路的芯片互联结构 |
| CN115568092B (zh) * | 2022-12-05 | 2023-03-10 | 苏州浪潮智能科技有限公司 | 转接板及其制作方法、板卡连接结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1852636A (zh) * | 2005-04-23 | 2006-10-25 | 鸿富锦精密工业（深圳）有限公司 | 具有改良焊盘的印刷电路板 |
| CN206961822U (zh) * | 2017-06-30 | 2018-02-02 | 北京忆芯科技有限公司 | 芯片的封装结构及印刷电路板 |
| CN111315123A (zh) * | 2020-02-26 | 2020-06-19 | 歌尔股份有限公司 | Pcb板及pcb板与连接器的连接结构 |
| CN114630490A (zh) * | 2022-03-31 | 2022-06-14 | 苏州浪潮智能科技有限公司 | 一种柔性电路板及焊盘连接系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10575382B2 (en) * | 2017-04-06 | 2020-02-25 | Hisense Broadband Multimedia Technologies Co., Ltd. | Optical module |
-
2022
- 2022-07-28 CN CN202210901661.6A patent/CN115348721B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1852636A (zh) * | 2005-04-23 | 2006-10-25 | 鸿富锦精密工业（深圳）有限公司 | 具有改良焊盘的印刷电路板 |
| CN206961822U (zh) * | 2017-06-30 | 2018-02-02 | 北京忆芯科技有限公司 | 芯片的封装结构及印刷电路板 |
| CN111315123A (zh) * | 2020-02-26 | 2020-06-19 | 歌尔股份有限公司 | Pcb板及pcb板与连接器的连接结构 |
| CN114630490A (zh) * | 2022-03-31 | 2022-06-14 | 苏州浪潮智能科技有限公司 | 一种柔性电路板及焊盘连接系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115348721A (zh) | 2022-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115348721B (zh) | 一种信号连接结构和电路板 | |
| US5424492A (en) | Optimal PCB routing methodology for high I/O density interconnect devices | |
| US5847936A (en) | Optimized routing scheme for an integrated circuit/printed circuit board | |
| CN101615604B (zh) | 半导体器件和半导体集成电路 | |
| US7781889B2 (en) | Shielded via | |
| US6346743B1 (en) | Embedded capacitor assembly in a package | |
| US7454833B2 (en) | High performance chip carrier substrate | |
| JP4761524B2 (ja) | プリント配線板及びプリント回路板 | |
| US20010010395A1 (en) | Interleaved signal trace routing | |
| US6235997B1 (en) | LSI package with equal length transmission Lines | |
| US7405473B1 (en) | Techniques for optimizing electrical performance and layout efficiency in connectors with via placement and routing | |
| CN206961822U (zh) | 芯片的封装结构及印刷电路板 | |
| TWI362733B (en) | Optimized power delivery to high speed, high pin-count devices | |
| US7015569B1 (en) | Method and apparatus for implementing a co-axial wire in a semiconductor chip | |
| US20150170996A1 (en) | Through-mesh-plane vias in a multi-layered package | |
| CN110197823A (zh) | 面板级芯片装置及其封装方法 | |
| JP3082579B2 (ja) | シールドケース | |
| CN114025465B (zh) | 一种带隔离结构的pcb板 | |
| US20100175911A1 (en) | High-Speed Two-Layer and Multilayer Circuit Boards | |
| US9245828B2 (en) | High speed signal conditioning package | |
| CN115455703B (zh) | 高速线缆的设计方法、fpc排线、线缆排线、服务器 | |
| US20040255457A1 (en) | Tile-based routing method of a multi-layer circuit board and related structure | |
| CN219678793U (zh) | 印刷电路板及其布线结构 | |
| CN221178001U (zh) | 电路板及电子设备 | |
| CN219534895U (zh) | 一种线缆接头及线缆组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |