CN115347092A - 一种发光二极管芯片及其制备方法 - Google Patents
一种发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN115347092A CN115347092A CN202210730812.6A CN202210730812A CN115347092A CN 115347092 A CN115347092 A CN 115347092A CN 202210730812 A CN202210730812 A CN 202210730812A CN 115347092 A CN115347092 A CN 115347092A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- emitting diode
- diode chip
- tunneling layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请提供一种发光二极管芯片及其制备方法,涉及半导体技术领域,包括提供外延结构,所述外延结构包括依次层叠的基板、第一N型包覆层、穿隧层、P型包覆层、量子阱层、第二N型包覆层和N型窗口层;翻转所述外延结构,在所述N型窗口层接合散热基板;去除所述基板;分别在所述第一N型包覆层、所述散热基板形成N型接触层。形成的BTJ LED外延结构通过TJ结构,使得材料易于达到高浓度、高品质的N‑windowg外延层,能有效降低外延困难度,能够改善载流子传输效率以及散热。并且,采用的制备方法形成的发光二极管芯片,其顶层和底层均为N型接触层,以在后续制作共平面发光二极管芯片制程流程时,可一次镀制完成。
Description
技术领域
本申请涉及半导体技术领域,具体涉及一种发光二极管芯片及其制备方法。
背景技术
随着LED(Light Emitting Diode,发光二极管)行业的迅猛发展,LED在照明领域的应用所占比例越来越高。随着大功率LED芯片在照明领域广泛应用,对大功率LED芯片发光效率要求与日俱增,现有的LED芯片结构已不能满足市场的需求,主要体现在现有的LED中的P-cladding layer电洞传导率劣于电子传导率,且散热效率较低,影响LED芯片的工作性能。
发明内容
本申请实施例的目的在于提供一种发光二极管芯片及其制备方法,能够改善载流子传输效率及散热效率,提高工作性能。
本申请实施例的一方面,提供了一种发光二极管芯片制备方法,包括提供外延结构,所述外延结构包括依次层叠的基板、第一N型包覆层、穿隧层、P型包覆层、量子阱层、第二N型包覆层和N型窗口层;翻转所述外延结构,在所述N型窗口层接合散热基板;去除所述基板;分别在所述第一N型包覆层、所述散热基板形成N型接触层。
可选地,所述提供外延结构包括:所述穿隧层包括在所述第一N型包覆层上依次形成的N型穿隧层和P型穿隧层。
可选地,所述穿隧层包括在所述第一N型包覆层上依次形成的N型穿隧层和P型穿隧层包括:向所述N型穿隧层重掺杂碲,向所述P型穿隧层重掺杂碳,所述N型穿隧层和所述P型穿隧层掺杂材料的掺杂浓度均大于1019cm-3。
可选地,所述提供外延结构包括:所述量子阱层包括在所述P型包覆层上依次形成的第一阻水层、子量子阱层和第二阻水层。
本申请实施例的另一方面,提供了一种发光二极管芯片,采用上述的发光二极管芯片的制备方法制备,包括依次层叠设置的N型接触层、散热基板、N型窗口层、第二N型包覆层、量子阱层、P型包覆层、穿隧层、第一N型包覆层和N型接触层。
可选地,所述穿隧层的厚度在5nm~25nm之间。
可选地,所述穿隧层包括依次设置在所述第一N型包覆层上的N型穿隧层和P型穿隧层。
可选地,所述N型穿隧层重掺杂碲,所述P型穿隧层重掺杂碳,所述N型穿隧层和所述P型穿隧层掺杂材料的掺杂浓度均大于1019cm-3。
本申请实施例提供的发光二极管芯片及其制备方法,形成BTJ LED外延结构,在基板上依次形成第一N型包覆层、穿隧层、P型包覆层、量子阱层、第二N型包覆层和N型窗口层,形成的BTJ LED外延结构通过TJ结构,使得材料易于达到高浓度、高品质的N-window外延层,相较于现有LED外延结构中TJ结构使用GaP结构,其与外延材料GaAs基板的晶格匹配度达3.6%,或是叠完TJ结构后,将沉积GaP-window layer,在外延技术上是属于高难度结构,本申请通过BTJ LED外延结构,能有效降低外延困难度。本申请采用BTJ LED外延结构,能够改善载流子传输效率以及散热。并且,采用上述制备方法形成的发光二极管芯片,其顶层和底层均为N型接触层,以在后续制作共平面发光二极管芯片制程流程时,可一次镀制完成,效率高,且效果好。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1是本实施例提供的发光二极管芯片外延结构示意图;
图2是本实施例提供的发光二极管芯片制备方法形成过程示意图之一;
图3是本实施例提供的发光二极管芯片制备方法形成过程示意图之二;
图4是本实施例提供的发光二极管芯片制备方法形成过程示意图之三;
图5是本实施例提供的发光二极管芯片结构示意图。
图标:101-基板;102-第一N型包覆层;103-穿隧层;104-P型包覆层;105-量子阱层;106-第二N型包覆层;107-N型窗口层;108-散热基板;109-N型接触层。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。
在本申请的描述中,需要说明的是,术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该申请产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
还需要说明的是,除非另有明确的规定和限定,术语“设置”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
本申请实施例提供一种发光二极管芯片制备方法,该方法包括:
请参照图1所示,S100:提供外延结构,外延结构包括依次层叠的基板101、第一N型包覆层102、穿隧层103、P型包覆层104、量子阱层105、第二N型包覆层106和N型窗口层107。
外延结构包括基板101,基本具体可为砷化镓基板101,然后在基板101上依次形成第一N型包覆层102、穿隧层103、P型包覆层104、量子阱层105、第二N型包覆层106和N型窗口层107。
其中,穿隧层103包括在第一N型包覆层102上依次形成的N型穿隧层103和P型穿隧层103。N型穿隧层103和P型穿隧层103均为重掺杂层,具体地,向N型穿隧层103重掺杂碲,向P型穿隧层103重掺杂碳,N型穿隧层103和P型穿隧层103掺杂材料的掺杂浓度均大于1019cm-3。
向穿隧层103重掺杂碲以形成N型穿隧层103,向穿隧层103重掺杂碳以形成P型穿隧层103,通过N型穿隧层103和P型穿隧层103两层重掺杂形成穿隧层103。穿隧层103本来的材料可采用GaP、GaAs、AlGaAs、InGaP、A1InP、AlGaInP中的一种。
而对于量子阱层105来说,其包括在P型包覆层104上依次形成的第一阻水层、子量子阱层105和第二阻水层。
除穿隧层103为重掺杂外,其他层级均为常规掺杂,掺杂材料的掺杂浓度大于1018cm-3,各层级的材料和掺杂如表1所示,以此形成外延结构。应理解,表1中的各层级材料和掺杂材料仅仅是本申请给出的一种示例,而并非是唯一可支持的方案,具体外延结构中各层级和掺杂材料参数根据具体需要设置,并不以上述为限。
表1
表1中的衬底和缓冲层形成基板101,本申请通过设置BTJ(Bottom TunnelJunction,底部穿隧层)LED外延结构,借由TJ(Tunnel Junction,穿隧层)结构可将现有LED结构中的大部分P-cladding转换为N-cladding,以优化优化现有LED中P-cladding layer,改善载流子传输效率以及散热。
BTJ LED外延结构的优点主要是,藉由TJ结构,使得易于达到高浓度、高品质的N-window外延层,而现有LED外延结构中TJ结构使用GaP结构,其与外延材料GaAs基板101的晶格匹配度达3.6%,或是叠完TJ结构后,将沉积GaP-window layer,在外延技术上是属于高难度结构,本申请转成BTJ LED外延结构,将有效降低外延困难度。
S110:翻转外延结构,在N型窗口层107接合散热基板108。
上述形成外延结构后,如图2所示,翻转外延结构,使原来位于底层的基板101翻转后位于顶层,原来位于顶层的N型窗口层107翻转后位于底层;然后在底层的N型窗口层107下方接合散热基板108,如图3所示,散热基板108采用金属材质或半导体基板制备,具有散热的作用。
如图4所示,S120:去除基板101。
采用研磨的方式去除顶层的基板101,露出基板101下方的第一N型包覆层102,使第一N型包覆层102位于顶层。
S130:分别在第一N型包覆层102、散热基板108形成N型接触层109。
在顶层的第一N型包覆层102上方、底层的散热基板108下方分别形成N型接触层109,N型接触层109具体为金属欧姆接触层,以形成图5所示的发光二极管芯片。
本申请通过上述制备方法形成的发光二极管芯片,其顶层和底层均为N型接触层109,这样在后续要制作共平面发光二极管芯片时,可一次镀制完成。
本申请实施例提供的发光二极管芯片制备方法,形成BTJ LED外延结构,在基板101上依次形成第一N型包覆层102、穿隧层103、P型包覆层104、量子阱层105、第二N型包覆层106和N型窗口层107,形成的BTJ LED外延结构通过TJ结构,使得材料易于达到高浓度、高品质的N-window外延层,相较于现有LED外延结构中TJ结构使用GaP结构,其与外延材料GaAs基板101的晶格匹配度达3.6%,或是叠完TJ结构后,将沉积GaP-window layer,在外延技术上是属于高难度结构,本申请通过BTJ LED外延结构,能有效降低外延困难度。本申请采用BTJ LED外延结构,能够改善载流子传输效率以及散热。采用上述方法制备,工艺简单,得到的产品质量有保证。并且,采用上述制备方法形成的发光二极管芯片,其顶层和底层均为N型接触层109,以在后续制作共平面发光二极管芯片时,可一次镀制完成,效率高,且效果好。
另一方面,如图5所示,本申请实施例还公开了一种发光二极管芯片,采用如上任意一项的发光二极管芯片制备方法制备,发光二极管芯片包括依次层叠设置的N型接触层109、散热基板108、N型窗口层107、第二N型包覆层106、量子阱层105、P型包覆层104、穿隧层103、第一N型包覆层102和N型接触层109。
其中,穿隧层103的厚度在5nm~25nm之间,穿隧层103的厚度可控制在>5nm左右的范围,属于高浓度的最小可控范围,如果穿隧层103的厚度>25nm以上,则穿隧效应不易形成,因此本申请将穿隧层103的厚度设置在5nm~25nm之间。穿隧层103具体包括依次设置在第一N型包覆层102上的N型穿隧层103和P型穿隧层103,穿隧层103是由N型穿隧层103和P型穿隧层103两层重掺杂层级构成。N型穿隧层103重掺杂碲,P型穿隧层103重掺杂碳,N型穿隧层103和P型穿隧层103掺杂材料的掺杂浓度均大于1019cm-3。其他层级为常规掺杂,具体见前述表1,此处不再赘述。
该发光二极管芯片包含与前述实施例中的发光二极管芯片制备方法相同的结构和有益效果。发光二极管芯片制备方法的结构和有益效果已经在前述实施例中进行了详细描述,在此不再赘述。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (8)
1.一种发光二极管芯片的制备方法,其特征在于,包括:
提供外延结构,所述外延结构包括依次层叠的基板、第一N型包覆层、穿隧层、P型包覆层、量子阱层、第二N型包覆层和N型窗口层;
翻转所述外延结构,在所述N型窗口层接合散热基板;
去除所述基板;
分别在所述第一N型包覆层、所述散热基板形成N型接触层。
2.根据权利要求1所述的发光二极管芯片的制备方法,其特征在于,所述提供外延结构包括:
所述穿隧层包括在所述第一N型包覆层上依次形成的N型穿隧层和P型穿隧层。
3.根据权利要求2所述的发光二极管芯片的制备方法,其特征在于,所述穿隧层包括在所述第一N型包覆层上依次形成的N型穿隧层和P型穿隧层包括:
向所述N型穿隧层重掺杂碲,向所述P型穿隧层重掺杂碳,所述N型穿隧层和所述P型穿隧层掺杂材料的掺杂浓度均大于1019cm-3。
4.根据权利要求1所述的发光二极管芯片的制备方法,其特征在于,所述提供外延结构包括:
所述量子阱层包括在所述P型包覆层上依次形成的第一阻水层、子量子阱层和第二阻水层。
5.一种发光二极管芯片,采用如权利要求1至4任一项所述的发光二极管芯片的制备方法制备,其特征在于,包括依次层叠设置的N型接触层、散热基板、N型窗口层、第二N型包覆层、量子阱层、P型包覆层、穿隧层、第一N型包覆层和N型接触层。
6.根据权利要求5所述的发光二极管芯片,其特征在于,所述穿隧层的厚度在5nm~25nm之间。
7.根据权利要求5所述的发光二极管芯片,其特征在于,所述穿隧层包括依次设置在所述第一N型包覆层上的N型穿隧层和P型穿隧层。
8.根据权利要求7所述的发光二极管芯片,其特征在于,所述N型穿隧层重掺杂碲,所述P型穿隧层重掺杂碳,所述N型穿隧层和所述P型穿隧层掺杂材料的掺杂浓度均大于1019cm-3。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210730812.6A CN115347092A (zh) | 2022-06-24 | 2022-06-24 | 一种发光二极管芯片及其制备方法 |
TW112122963A TWI838282B (zh) | 2022-06-24 | 2023-06-19 | 發光二極體晶片及其製備方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210730812.6A CN115347092A (zh) | 2022-06-24 | 2022-06-24 | 一种发光二极管芯片及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115347092A true CN115347092A (zh) | 2022-11-15 |
Family
ID=83948738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210730812.6A Pending CN115347092A (zh) | 2022-06-24 | 2022-06-24 | 一种发光二极管芯片及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115347092A (zh) |
-
2022
- 2022-06-24 CN CN202210730812.6A patent/CN115347092A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TW202401847A (zh) | 2024-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7687376B2 (en) | Method of manufacturing vertical gallium nitride-based light emitting diode | |
JP5283436B2 (ja) | 窒化物系半導体発光素子 | |
JP3924303B2 (ja) | 窒化物半導体素子およびその製法 | |
US6528823B2 (en) | Semiconductor light-emitting element and method of manufacturing the same | |
US8580590B2 (en) | Method for manufacturing polychromatic light emitting diode device having wavelength conversion layer made of semiconductor | |
EP0420691A2 (en) | Semiconductor light-emitting device and method of fabricating the same | |
KR100649496B1 (ko) | 질화물 반도체 발광소자 및 제조방법 | |
JP2004281863A (ja) | 窒化物半導体素子及びその製造方法 | |
JP2007128925A (ja) | テクスチャ基板上で成長させるiii族発光素子 | |
JP2008047860A (ja) | 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法 | |
US7846753B2 (en) | Vertical light emitting diode and method of making a vertical light emitting diode | |
CN107404066B (zh) | 全介质膜dbr结构氮化镓面发射激光器的制备方法 | |
JPH11340505A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JP4121551B2 (ja) | 発光素子の製造方法及び発光素子 | |
US7242025B2 (en) | Radiation emitting semiconductor component having a nitride compound semiconductor body and a contact metallization layer on its surface | |
JP2008071910A (ja) | 窒化物半導体発光ダイオード素子およびその製造方法 | |
KR20050096010A (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
CN115347092A (zh) | 一种发光二极管芯片及其制备方法 | |
TWI838282B (zh) | 發光二極體晶片及其製備方法 | |
JP4108439B2 (ja) | 発光素子の製造方法及び発光素子 | |
KR101198759B1 (ko) | 질화물계 발광 소자 | |
JP2007019526A (ja) | 窒化物半導体素子の製法 | |
JP2007019526A5 (zh) | ||
TWI511328B (zh) | 發光二極體晶片及其製作方法 | |
US20220310894A1 (en) | Light emitting diode structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 518000 room B125, 1f, Shunfeng industrial plant, No. 2 Hongliu Road, Fubao community, Fubao street, Futian District, Shenzhen, Guangdong Province Applicant after: Shenzhen Jiaminli Photoelectric Co.,Ltd. Address before: 518000 room B125, 1f, Shunfeng industrial plant, No. 2 Hongliu Road, Fubao community, Fubao street, Futian District, Shenzhen, Guangdong Province Applicant before: Shenzhen deminli optoelectronics Co.,Ltd. |
|
CB02 | Change of applicant information |