CN115346964A - 电子装置及制造电子装置的方法 - Google Patents

电子装置及制造电子装置的方法 Download PDF

Info

Publication number
CN115346964A
CN115346964A CN202210532429.XA CN202210532429A CN115346964A CN 115346964 A CN115346964 A CN 115346964A CN 202210532429 A CN202210532429 A CN 202210532429A CN 115346964 A CN115346964 A CN 115346964A
Authority
CN
China
Prior art keywords
substrate
dielectric
conductor
electronic device
front side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210532429.XA
Other languages
English (en)
Inventor
李扬吉
周扬杰
柳智妍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anrely Technology Singapore Holdings Pte Ltd
Original Assignee
Anrely Technology Singapore Holdings Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/318,179 external-priority patent/US12040277B2/en
Application filed by Anrely Technology Singapore Holdings Pte Ltd filed Critical Anrely Technology Singapore Holdings Pte Ltd
Publication of CN115346964A publication Critical patent/CN115346964A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0078—Constructional details comprising spiral inductor on a substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

电子装置及制造电子装置的方法。在一个实例中，一种电子装置包括衬底，所述衬底具有：衬底前侧；衬底背侧，其与所述衬底前侧相对；衬底主体；及导电通孔，其从所述衬底前侧延伸穿过所述衬底主体到所述衬底背侧。第一构造在所述衬底前侧上方，且包括第一介电结构和嵌入在所述第一介电结构中且耦合到所述导电通孔的第一导体。第二构造在所述衬底背侧上方，且包括第二介电结构和嵌入在所述第二介电结构中且耦合到所述导电通孔的第二导体。所述第一导体或所述第二导体中的一或多个界定一或多个无源装置。本文中还公开其它实例和相关方法。

Description

电子装置及制造电子装置的方法
技术领域
本公开大体上涉及电子装置，且更确切地说，涉及电子装置及用于制造电子装置的方法。
背景技术
先前的电子封装和用于形成电子封装的方法不适当，例如，导致成本过大、可靠性降低、性能相对较低或封装大小过大。通过比较此类方法与本公开且参考图式，对于本领域的技术人员，常规和传统方法的其它限制和缺点将变得显而易见。
发明内容
本揭露的各种态样提供一种电子装置，所述电子装置包括衬底，所述衬底具有：衬底前侧；衬底背侧，其与衬底前侧相对；衬底主体；及导电通孔，其从衬底前侧延伸穿过衬底主体到衬底背侧。第一构造在衬底前侧上方，且包括第一介电结构和嵌入在第一介电结构中且耦合到导电通孔的第一导体。第二构造在衬底背侧上方，且包括第二介电结构和嵌入在第二介电结构中且耦合到导电通孔的第二导体。第一导体或第二导体中的一或多个界定一或多个无源装置。
本揭露的各种态样提供一种电子装置，所述电子装置包括衬底，所述衬底具有：衬底前侧；衬底背侧，其与衬底前侧相对；衬底主体；及导电通孔，其从衬底前侧延伸穿过衬底主体到衬底背侧。中间结构在衬底前侧上方且包括中间电介质和嵌入在中间电介质中的中间导体，其中第一中间导体耦合到导电通孔中的一个。第一无源结构在中间结构上方且包括第一电介质和嵌入在第一电介质中的第一导体，其中第一导体中的一个耦合到中间导体中的一个。第二无源结构在衬底背侧上方且包括第二电介质和嵌入在第二电介质中的第二导体，其中第二导体中的一个耦合到导电通孔中的一个。
本揭露的各种态样提供一种用于形成电子装置的方法，所述方法包括提供衬底，所述衬底具有：衬底前侧；衬底背侧，其与衬底前侧相对；衬底主体；及导电通孔，其从衬底前侧延伸穿过衬底主体到衬底背侧。方法包括提供中间结构，所述中间结构在衬底前侧上方且包括中间电介质和嵌入在中间电介质中的中间导体，其中第一中间导体耦合到导电通孔中的一个。方法包括提供第一无源结构，所述第一无源结构在中间结构上方且包括第一电介质和嵌入在第一电介质中的第一导体，其中第一导体中的一个耦合到中间导体中的一个。方法包括提供第二无源结构，所述第二无源结构在衬底背侧上方且包括第二电介质和嵌入在第二电介质中的第二导体，其中第二导体中的一个耦合到导电通孔中的一个。
附图说明
图1展示实例电子装置的横截面图。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K、图2L和图2M展示用于制造实例电子的实例方法的横截面图或平面图。
图3展示实例电子装置的横截面图。
图4A和图4B展示实例电子装置的横截面图和平面图。
图5A、图5B、图5C和图5D展示实例电子装置的横截面图、平面图和透视图。
图6展示实例电子装置的横截面图。
以下论述提供电子装置和制造电子装置的方法的各种实例。此类实例是非限制性的，且所附权利要求书的范围不应限于公开的特定实例。在以下论述中，术语“实例”和“例如”是非限制性的。
图式说明一般构造方式，且可省略众所周知的特征和技术的描述和细节以免不必要地混淆本公开。另外，图式中的元件未必按比例绘制。举例来说，各图中的一些元件的尺寸可相对于其它元件放大，以帮助改进对本公开中论述的实例的理解。不同图中的相同附图标号表示相同元件。
术语“或”意味着由“或”连接的列表中的项中的任何一或多个。作为实例，“x或y”意味着三元素集合{(x),(y),(x,y)}中的任一元素。作为另一实例，"x、y或z"意味着七元素集合{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任一元素。
术语“包含(comprises/comprising)”或“包括(includes/including)”为“开放”术语，且指定所陈述特征的存在，但并不排除一或多个其它特征的存在或添加。
术语“第一”、“第二”等可在本文中用于描述各种元件，且这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一个元件。因此，例如，在不脱离本公开的教示的情况下，可将本公开中论述的第一元件称为第二元件。
除非另外指定，否则术语“耦合”可用于描述彼此直接接触的两个元件或描述由一或多个其它元件间接连接的两个元件。举例来说，如果元件A耦合到元件B，那么元件A可直接接触元件B或通过介入元件C间接连接到元件B。类似地，术语“在……上方”或“在……上”可用于描述彼此直接接触的两个元件或描述通过一或多个其它元件间接连接的两个元件。
具体实施方式
其它实例包括于本公开中。在本公开的图式、权利要求书或说明书中可找到此类实例。
图1展示实例电子装置10的横截面图。在图1中展示的实例中，电子装置10可包含可任选的衬底13、第一构造11、第二构造12及外部互连件19。第一构造11和第二构造12还可分别称为第一元件11和第二元件12、第一结构11和第二结构12或第一区段11和第二区段12。
衬底13可包含衬底主体135和通孔131，所述通孔131还可称为导电通孔131。第一构造11可包含中间结构111和无源结构112。中间结构111可包含导体1111和导体1112、电介质1119和电容器1110。电容器1110可包含电容器板1110a和电容器板1110b及电容器电介质1110c。无源结构112可包含电感器1120、导体1121和导体1122及介电质1128和介电质1129。第二构造12可包含无源结构122。无源结构122可包含电感器1220、导体1221和电介质1229。
在一些实例中，电子装置10可包含或可称为集成无源装置(integrated passivedevice；IPD)。在一些实例中，衬底13和介电质1119、介电质1128、介电质1129、介电质1229可称为电子封装，且可为无源结构112和无源结构122及电容器1110提供保护使其免受外部元件或环境暴露影响。电子封装可提供外部电组件与外部互连件19之间的电耦合。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K、图2L和图2M展示用于制造电子装置10的实例方法的横截面图或平面图。
图2A展示在早期制造阶段处的电子装置10的横截面图和平面图。在图2A中展示的实例中，可提供衬底13。在一些实例中，衬底13可包含或可称为基底、晶片、面板或板。在一些实例中，衬底13可包含衬底主体135和多个通孔131。在一些实例中，衬底主体135可包含大体上平面的前侧和与前侧相对的大体上平面的背侧。在一些实例中，衬底主体135可包含玻璃、陶瓷、晶片，例如半导体晶片、酚醛树脂或环氧树脂。在一些实例中，通孔131可包含或可称为玻璃穿孔(through glass via；TGV)或穿孔(through via；TV)。在一些实例中，可在衬底主体135的前侧与背侧之间提供具有竖直长度的通孔131。在一些实例中，可在需要连接到电容器或电感器的区域上提供通孔131。在一些实例中，可通过激光或钻孔在衬底主体135上提供多个开口，可通过无电镀覆工艺或溅镀工艺在开口的表面上提供晶种层，且可在晶种层上溅镀例如铜(Cu)、金(Au)、银(Ag)、镍(Ni)、钯(Pd)或合金的金属，由此完成导电通孔131。在一些实例中，可在衬底主体135上提供开口，且可将例如铜、金、银、镍、钯或合金的金属溅镀到其上，由此完成导电通孔131。在一些实例中，可在不通过衬底主体135的前侧或背侧暴露的同时提供通孔131(即，由制造商外部供应)，或可在通过衬底13的前侧或背侧暴露的同时提供通孔131。在一些实例中，衬底主体135可具有在约0.28毫米(mm)到约0.5mm范围内的厚度。在一些实例中，通孔131的直径可在约100微米(μm)到约50μm的范围内变化。在一些实例中，通孔131嵌入在衬底主体135内，使得衬底主体135至少覆盖通孔131的侧面。
图2B展示在稍后制造阶段处的电子装置10的横截面图和平面图。在图2B中展示的实例中，可使用薄化工艺减小衬底13的厚度，例如本领域的普通技术人员已知的研磨工艺或其它工艺。在一些实例中，可执行研磨直到通孔131暴露在衬底13的前侧处为止。由于研磨，通孔131的前侧和衬底主体135的前侧可共面。在一些实例中，在平面图中，通孔131可规则地或不规则地排列在衬底主体135上。
图2C展示在稍后制造阶段处的电子装置10的横截面图。在图2C中展示的实例中，可在衬底主体135上提供导体1111。在一些实例中，可通过光刻工艺和镀覆提供导体1111。
在一些实例中，可在衬底主体135上提供晶种层。在一些实例中，可通过无电镀覆或溅镀提供晶种层。在一些实例中，晶种层可包含钛(Ti)、钛钨(TiW)、钛/铜(Ti/Cu)、钛钨/铜(TiW/Cu)或镍钒(NiV)。在一些实例中，晶种层可具有在大致0.1微米(μm)到约0.5μm的范围内的厚度。可通过晶种层将电流供应到板上方的导体1111。
导体1111可包含或可称为一或多个导电层或导电图案。在一些实例中，可将例如铜(Cu)、金(Au)、银(Ag)、镍(Ni)、钯(Pd)或合金的金属电镀在晶种层上以形成提供在晶种层上的导体1111。在一些实例中，导体1111的线/空间/厚度可分别为约2/2/2μm到约10/10/10μm。在一些实例中，提供在衬底主体135上的导体1111的一些区域可包含或可称为电容器板。在其它实例中，可使用本领域的普通技术人员已知的蒸发、溅镀、化学气相沉积(chemical vapor deposition；CVD)或其它沉积工艺。
在一些实例中，可在导体1111上提供光刻胶。在一些实例中，光刻胶可以干膜形式附接到导体1111或图案化于导体1111上，或可以液体形式通过旋涂、喷涂、浸涂或棒涂施加到导体1111上，随后进行固化和图案化。在一些实例中，具有图案的掩模可定位在光刻胶上，且紫外线(UV)光线可辐照到掩模中，由此将图案转印在光刻胶上。在一些实例中，显影光刻胶中的所转印部分或非转印部分经显影，由此在光刻胶上界定图案(例如，开口)。光刻胶的开口可提供于光刻胶的对应于导体1111的区域处。在一些实例中，可使用具有开口的光刻胶作为掩模来执行刻蚀工艺，由此刻蚀对应于光刻胶的开口的导体1111的一些区域，且接着去除所述区域。可通过例如氯酸或硝酸去除导体1111的一些区域。由于刻蚀，可将直接或间接连接到通孔131的导体1111界定在衬底主体135上。在提供导体1111的步骤之后，可去除光刻胶。在一些实例中，可通过丙酮剥离光刻胶。可刻蚀及去除存在于导体1111的外侧处的晶种层，其中导体1111保持在衬底主体135上。在一些实例中，一些导体1111可定义为或用作电容器板1110a。导体1111或电容器板1110a可具有在约2μm到约5μm的范围内的厚度。
图2D展示在稍后制造阶段处的电子装置10的横截面图。在图2D中展示的实例中，可在衬底13上提供电容器1110。在一些实例中，可通过在电容器板1111a上提供电容器电介质1110c且接着在电容器电介质1110c上提供电容器板1111b来完成电容器1110。可根据电容器1110的所要电容定义对应电容器板1111a和电容器板1111b之间的宽度或距离。
可在电容器板1110a上提供电容器电介质1110c。电容器电介质1110c可称为绝缘体。在一些实例中，电容器电介质1110c可包含氮化硅(SiN、Si3N4)、氧化硅(SiO2)或氮氧化硅(SiON)。在一些实例中，可通过光刻工艺和刻蚀工艺来提供电容器电介质1110c。在一些实例中，可通过大气压化学气相沉积(atmospheric pressure chemical vapordeposition；APCVD)、低压化学气相沉积(low pressure chemical vapor deposition；LPCVD)或等离子体增强式化学气相沉积(plasma enhanced chemical vapor deposition；PECVD)在电容器板1110a和衬底主体135的前侧上提供电容器电介质1110c。可在电容器电介质1110c上提供光刻胶，可将具有图案的掩模定位在光刻胶上，且可将UV光线辐照到掩模，由此将图案转印在光刻胶上。在一些实例中，可显影光刻胶的区域，且由此可在光刻胶上提供图案(例如，开口)。在一些实例中，可在光刻胶的一些区域处提供光刻胶的开口，所述区域对应于经刻蚀以用于去除的电容器电介质1110c的区域。在一些实例中，可使用具有开口的光刻胶作为掩模来执行刻蚀工艺，由此刻蚀电容器电介质1110c的对应于光刻胶的开口的一些区域，且接着去除所述区域。由于此工艺，可在对应于电容器板1110a的光刻胶的区域上界定电容器电介质1110c。在提供电容器电介质1110c的步骤之后，可去除光刻胶。在一些实例中，电容器电介质1110c可具有在约0.1μm到约0.5μm的范围内的厚度。在一些实例中，可提供不含电容器电介质1110c的一或多个导体1111，以提供具有一或多个导体1112的互连结构。
随后，可在电容器电介质1110c上提供电容器板1110b。在一些实例中，导体1112和电容器板1110b可通过如关于导体1111和电容器板1110a所描述的类似的形成或材料提供在电容器电介质1110c和衬底主体135的前侧上。在一些实例中，导体1112或电容器板1110b可具有在约2μm到约5μm的范围内的厚度。因此，可在衬底主体135的前侧上提供多个电容器1110。
图2E展示在稍后制造阶段处的电子装置10的横截面图。在图2E中展示的实例中，可在衬底主体135的前侧上提供电介质1119。电介质1119可覆盖电容器1110的横向侧。在一些实例中，电介质1119可包围电容器板1110a和电容器板1110b及电容器电介质1110c。电容器板1110b的前侧可从电介质1119暴露。在一些实例中，可在电介质1119的对应于电容器板1110b的区域处提供开口。电介质1119可包含或可称为一或多个介电层。在一些实例中，电介质1119可包含光可界定有机介电材料，例如聚酰亚胺(PI)、苯并环丁烯(BCB)或聚苯并恶唑(PBO)。在一些实例中，可以液体形式涂布介电材料。用于适当地提供所要光界定形状的此光可界定介电材料可为无填充物材料，其能够避免对在光图案化工艺期间能够分散光的例如无机颗粒、股线、编织图案或其它颗粒的结构增强剂的需要。在一些实例中，无填充物介电材料的无填充物特征可准许减小电介质的厚度。尽管光可界定介电材料可为有机材料，但在某一其它实例中，介电材料可包含一或多个无机介电材料。无机介电层的一些实例可包含氮化硅(Si3N4)、氧化硅(例如，SiO2)或氮氧化硅(SiON)。可通过使用氧化或氮化而非使用光界定有机介电材料来提供无机介电层。无机介电层可为无股线、编织图案或其它不相似无机颗粒的无填充物材料。在一些实例中，平坦化工艺可用以使电介质1119的前侧平滑且平坦。在一些实例中，可使用化学机械平坦化(chemical mechanical planarization；CMP)。
在一些实例中，电介质提供步骤可后接刻蚀步骤。在一些实例中，可在电介质1119上提供光刻胶，且可通过光刻工艺将开口提供到光刻胶的对应于电容器板1110b的区域。可将刻蚀溶液提供到光刻胶的开口，由此刻蚀电介质1119的对应于电容器板1110b的区域，且因此将开口提供到电介质1119的对应于电容器板1110b的区域。此后，可去除光刻胶。在一些实例中，电介质1119可具有在约5μm到约10μm的范围内的厚度。在一些实例中，导体1111和导体1112、电介质1119及电容器1110可统称为或界定为中间结构111或电容器结构111。
图2F展示在稍后制造阶段处的电子装置10的横截面图和平面图。在图2F中展示的实例中，可在中间结构111上提供导体1121。导体1121可耦合到电容器1110，例如耦合到电容器板1110b。如平面图中所说明，导体1121可界定在电介质1119上方从导体1112或电容器板1110b延伸的电感器1120，或可界定定位在导体1112或电容器板1110b上的支柱(或通孔)。在一些实例中，电感器1120可包含或可称为多种二维类型的电感器，例如螺旋型电感器、曲折型电感器或单顶型电感器。当执行充当电感器1120时，导体1121可具有适当的厚度、长度或图案以便具有所要电感值。在一些实例中，导体1121的形成或材料可类似于关于导体1111或导体1112所描述的那些。在一些实例中，导体1121或电感器1120可具有在约10μm到约20μm的范围内的厚度。
图2G展示在稍后制造阶段处的电子装置10的横截面图。在图2G中展示的实例中，可提供覆盖导体1121的电介质1129。电介质1129可覆盖导体1121的横向侧和电介质1119的前侧。导体1121的前侧可从电介质1129暴露。在一些实例中，可在电介质1129的对应于导体1121的区域处提供开口。电介质1129可包含或可称为一或多个介电层。在一些实例中，可通过如关于电介质1119所描述的类似形成或材料提供电介质1129。导体1121可具有比导体1111、导体1112或电容器1110更大的厚度或高度，且电介质1129还可具有比电介质1119更大的厚度或高度。在一些实例中，电介质1129可具有从约10μm到约20μm的范围内的厚度。
图2H展示在稍后制造阶段处的电子装置10的横截面图。在图2H中展示的实例中，可在电介质1129上提供导体1122。导体1122可耦合到导体1121，或可在电介质1129上方延伸。在平面图中，导体1122可界定电感器1120，或可界定不同支柱、通孔或路径。在一些实例中，导体1122的形成或材料可类似于关于导体1121所描述的那些形成或材料。
图2I展示在稍后制造阶段处的电子装置10的横截面图。在图2I中展示的实例中，可提供覆盖导体1122的电介质1128。电介质1128可覆盖导体1122的侧边部分和电介质1128的前侧。在一些实例中，电介质1128的形成或材料可类似于关于电介质1129所描述的那些。在一些实例中，电介质1128可包含曝光导体1122的前部部分的开口，以便将一或多个外部互连件19耦合到导体1122的此暴露部分，如图1中所见。在一些实例中，导体1121和导体1122、介电质1129和介电质1128及电感器1120可统称为或经界定为无源结构112。中间结构111和无源结构112可统称为或经界定为第一构造11。
图2J展示在稍后制造阶段处的电子装置10的横截面图和平面图。在图2J中展示的实例中，可进一步减小衬底13的厚度。在一些实例中，可执行研磨直到通孔131暴露在衬底13的背侧处为止。由于研磨，通孔131的背侧和衬底主体135的背侧可共面。在一些实例中，在平面图中，通孔131可规则地或不规则地排列在衬底主体135上。
图2K展示在稍后制造阶段处的电子装置10的横截面图和平面图。在图2K中展示的实例中，可在衬底主体135的背侧上提供多个导体1221。在一些实例中，导体1221的形成或材料可类似于关于导体1121所描述的那些形成或材料。导体1221可界定电感器1220，或可界定不同支柱、通孔或路径。在一些实例中，电感器1220可包含或可称为多种二维类型的电感器，例如螺旋型电感器、曲折型电感器或单顶型电感器。当执行充当电感器1120时，导体1121可具有适当的厚度和长度以便具有所要电感值。在一些实例中，导体1221可具有在约10μm到约20μm的范围内的厚度。
图2L展示在稍后制造阶段处的电子装置10的横截面图和平面图。在图2L中展示的实例中，可在衬底主体135的背侧上提供多个导体1229。电介质1229可覆盖导体1221的横向侧或背侧。在一些实例中，电介质1229可包含在对应于导体1221的一些区域处的开口。导体1221的背侧可从电介质1229暴露。在平面图中，开口可规则地或不规则地排列。在一些实例中，电介质1229的形成或材料可类似于关于电介质1129所描述的那些形成或材料。在一些实例中，电介质1229可具有在约10μm到约20μm的范围内的厚度。在一些实例中，导体1221、电介质1229和电感器1220可统称为或经界定为无源结构122或第二构造12。尽管图2L中展示单层无源结构122，但可提供两层或更多层的无源结构122，例如前文中关于无源结构112的描述。
如所描述，在电子装置10中，可为在衬底13的前侧上提供第一构造11，且可在衬底13的背侧上提供第二构造12。在一些实例中，第一构造11可包含包括电容器1110的中间结构111或包括电感器1120的无源结构112。第二构造12可包含包括电感器1220的无源结构122。
图2M展示在稍后制造阶段处的电子装置10的横截面图和平面图。在图2M中展示的实例中，可提供外部互连件19。在一些实例中，可任选地在导体1221的从电介质1229暴露的部分上提供凸块下金属19'(under-bump metallization；UBM)。在一些实例中，UBM 19'可视为外部互连件19的部分。在一些实例中，UBM 19'的形成或材料可类似于关于导体1111所描述的那些。UBM 19'可包含一或多种金属层，例如铜、金、银、镍、钯或合金。在一些实例中，UBM 19'可具有在约2μm到约5μm的范围内的厚度。
在一些实例中，外部互连件19可包含或可称为可直接耦合到导体1221或穿过UBM19'的导电球、导电凸块、导电柱或焊球。在一些实例中，可在导体1221或UBM 19'上提供助焊剂，焊球可落在助焊剂上，且焊球可接着通过回焊工艺或激光辅助接合(laser assistbonding；LAB)工艺耦合到导体1221或UBM 19'。在一些实例中，外部互连件19可包含锡(Sn)、银(Ag)、铅(Pb)、铜(Cu)、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。在一些实例中，外部互连件19可具有在约50μm到约150μm的范围内的厚度或宽度。
电子装置10最终可在其不同层或结构中具有较好平坦度或平面度。当导体和介电质反复地提供或堆迭于衬底13的前侧上时，平坦度可随着堆迭更多层而显著地减小。在本公开中，导体和介电质的层可不仅提供到衬底13的前侧，而且提供到衬底13的背侧，由此产生具有较好平面度的电子装置层或结构。在一些实例中，根据本公开的电子装置可通过不仅将电感器提供到衬底13的前侧而且提供到衬底13的背侧来提供改进的或所要的电感器性能。
图3展示实例电子装置20的横截面图。就形成、结构或材料而言，电子装置20的部分可类似于电子装置10的对应部分。在图3中展示的实例中，电子装置20可包含衬底23、第一构造11和外部互连件19。衬底23可包含衬底主体135、通孔131和例如电感器230的无源元件。电感器230可包含电感器图案231和电感器图案232及电感器通孔233。图3中展示的电子装置20可类似于通过图1至图2M所描述的电子装置10，且可包含具有电感器230(例如，线圈电感器)的衬底23。
图4A和图4B展示电子装置20的一部分的横截面图和平面图。在图4A和图4B中展示的实例中，可提供包含衬底主体135、通孔131和多个电感器通孔233的衬底23。就形成、结构或材料而言，衬底23可类似于衬底13且包含电感器通孔233。通孔131和电感器通孔233可穿透衬底主体135。在一些实例中，通孔131和电感器通孔233的前侧与衬底主体135的前侧可共面，或通孔131和电感器通孔233的背侧与衬底主体135的背侧可共面。在一些实例中，在平面图中，通孔131和电感器通孔233可规则地或不规则地排列于衬底主体135上。在一些实例中，电感器通孔233可初始地彼此去耦。电感器通孔233中的每一个的线/空间/厚度可分别为约50/100/150μm到约100/150/500μm，但电感器通孔233的尺寸或电感器通孔233之间的分离可变化以实现所要电感值。
图5A、图5B、图5C和图5D展示实例电子装置的横截面图、平面图和透视图。在图5A到图5C中展示的实例中，包含可在衬底23上提供导体1111和导体1211以将多个电感器通孔233耦合在一起及界定各自电感器路径。在一些实例中，可在衬底主体135的前侧上提供耦合多个电感器通孔233的多个导体1111，其中导体1111可包含或可称为电感器图案或电感器迹线231。在一些实例中，导体1111还可界定电容器1110的部分，例如电容器板1110a。在一些实例中，导体1111可耦合到穿透衬底主体135的通孔131或与通孔131断开电连接。在一些实例中，可在衬底主体135的背侧上提供耦合多个电感器通孔233的多个导体1211，其中导体1211可包含或可称为电感器图案或电感器迹线232。在一些实例中，可在衬底主体135的背侧上提供电介质1219，从而覆盖或保护衬底主体135的背侧上的导体1121。
电感器230可通过包括在电感器路径中耦合在一起的多个电感器通孔233和多个电感器图案231和电感器图案232而大体上提供线圈电感器。一般来说，线圈电感器230的电感可由以下数学公式确定：
Figure BDA0003635563830000101
其中N为线圈的匝数，μ0为真空磁导率，μr为相对磁导率，D为线圈直径，且d为线圈的厚度。最终，由于μ0和μr为固定常数，因此可通过线圈的直径D和厚度d来确定线圈电感器230的电感。在一些实例中，在由电感器通孔233及电感器图案231和电感器图案232构成的线圈电感器230中，可确定线圈的直径D和厚度d，由此确定所要电感值。
图6展示实例电子装置20A的横截面图。图6中展示的电子装置20A可类似于图1中所展示的电子装置10和图3中展示的电子装置20。在图6中展示的实例中，电子装置20A可包含衬底23、第一构造11、第二构造22和外部互连件19。
就形成、结构或材料而言，电子装置20A的部分可类似于针对电子装置10或电子装置20所描述的对应部分。举例来说，图6中展示的衬底23可对应于图3中展示的衬底23，且图6中展示的第一构造11和第二构造22可对应于图1中所展示的第一构造11和第二构造12。
在本实例中，第二构造22可类似于第二构造12(图1至图2M)，包含无源结构122，且还包含中间结构121。就形成、结构或材料而言，中间结构121可类似于中间结构111。中间结构121可准许在衬底23的背侧处添加电容器1210。中间结构121可包含导体1211和导体1212、电介质1219和由电容器板1210a和电容器板1210b以及电容器电介质1210c界定的电容器1210。
应理解，本文中说明的不同实例或其部分可与本文中说明的其它实例以及其它实例组合。如本文中所用，无源结构或无源装置可包括电感器装置、电容器装置、电阻器装置或其组合。
在前述描述和图式中，为了更好地理解本公开，已以大体上矩形或正方形横截面形式描述或展示各种组件(例如，通孔、导体、电介质、电容器板、电容器电介质、电感器图案等)。然而，本领域的技术人员应了解，实际电子装置中的这些组件可归因于制造工艺中的许多限制(例如，UV曝光设备的分辨率、光刻胶的材料特性、导体材料的刻蚀特性、介电材料的刻蚀特性等)而具有流线型横截面、圆形横截面或梯形横截面。此外，在前述描述和图式中，已描述为具有平坦直线形状的水平或竖直表面的各种组件将被本领域的技术人员了解，归因于如上文所描述的制造工艺中的许多限制，水平或竖直表面可不为平坦直线形状塑形而是可例如为蛇形水平或竖直平面。
本公开包括对某些实例的引用，然而，本领域的技术人员应理解，可在不脱离本公开的范围的情况下作出各种改变且可取代等效物。另外，可在不脱离本公开的范围的情况下对公开的实例作出修改。因此，希望本公开不限于公开的实例，而是本公开将包括属于所附权利要求书的范围内的所有实例。

Claims (20)

1.一种电子装置，所述电子装置包含：
衬底，所述衬底包含：
衬底前侧；
衬底背侧，所述衬底背侧与所述衬底前侧相对；
衬底主体；及
导电通孔，所述导电通孔从所述衬底前侧延伸穿过所述衬底主体到所述衬底背侧；
第一构造，所述第一构造在所述衬底前侧上方，所述第一构造包含：
第一介电结构；及
第一导体，所述第一导体嵌入在所述第一介电结构中且耦合到所述导电通孔；
及
第二构造，所述第二构造在所述衬底背侧上方，所述第二构造包含：
第二介电结构；及
第二导体，所述嵌入在所述第二介电结构中且耦合到所述导电通孔，其中：
所述第一导体或所述第二导体中的一或多个界定一或多个无源装置。
2.根据权利要求1所述的电子装置，其中：
所述第一介电结构包含中间电介质和第一电介质；且
所述第一构造包含：
中间结构，所述中间结构邻近于所述衬底前侧，所述中间结构包含：
所述中间电介质；及
中间无源装置，所述中间无源装置嵌入在所述中间电介质中，所述中间无源装置耦合到所述导电通孔；及
第一无源结构，所述第一无源结构在所述中间结构上方，所述第一无源结构包含：
所述第一电介质；及
第一无源装置，所述第一无源装置嵌入在所述第一电介质中，所述第一无源装置耦合到所述中间无源装置。
3.根据权利要求2所述的电子装置，其中：
所述第一无源结构包含电感器装置。
4.根据权利要求2所述的电子装置，其中：
所述中间无源装置包含电容器装置。
5.根据权利要求1所述的电子装置，其中：
所述第一导体界定电容器装置。
6.根据权利要求5所述的电子装置，其中：
所述电容器装置包含：
第一电容器板，所述第一电容器板由所述第一导体的第一中间导体界定，且耦合到所述导电通孔中的至少一个；
电容器电介质，所述电容器电介质在所述第一电容器板上方；及
第二电容器板，所述第二电容器板由所述第一导体的在所述电容器电介质上方的第二中间导体界定。
7.根据权利要求1所述的电子装置，其中：
所述导电通孔包含电感器通孔；及
所述第一导体或所述第二导体中的一或多个包括耦合到所述电感器通孔的电感器图案。
8.根据权利要求1所述的电子装置，其中：
所述导电通孔的背侧与所述衬底背侧共面。
9.根据权利要求1所述的电子装置，其进一步包含：
外部互连件，所述外部互连件耦合到所述第一构造或所述第二构造中的一或多个。
10.一种电子装置，所述电子装置包含：
衬底，所述衬底包含：
衬底前侧；
衬底背侧，所述衬底背侧与所述衬底前侧相对；
衬底主体；及
导电通孔，所述导电通孔从所述衬底前侧延伸穿过所述衬底主体到所述衬底背侧；
中间结构，所述中间结构在所述衬底前侧上方，所述中间结构包含：
中间电介质；及
中间导体，所述中间导体嵌入在所述中间电介质中，其中第一中间导体耦合到所述导电通孔中的一个；
第一无源结构，所述第一无源结构在所述第一中间结构上方，所述第一无源结构包含：
第一电介质；及
第一导体，所述第一导体嵌入在所述第一电介质中，其中所述第一导体中的一个耦合到所述第一中间导体中的一个；
及
第二无源结构，所述第二无源结构在所述衬底背侧上方，所述第二无源结构包含：
第二电介质；及
第二导体，所述第二导体嵌入在所述第二电介质中，其中所述第二导体中的一个耦合到所述导电通孔中的一个。
11.根据权利要求10所述的电子装置，其中：
在所述中间结构中的所述中间导体界定电容器装置。
12.根据权利要求10所述的电子装置，其中：
所述第二导体界定电容器装置。
13.根据权利要求10所述的电子装置，其中：
所述第二导体界定电感器装置。
14.根据权利要求10所述的电子装置，其中：
所述衬底配置为第三无源结构。
15.根据权利要求14所述的电子装置，其中：
所述第三无源结构为电感器装置；
所述导电通孔包括电感器通孔；及
所述电感器装置包含耦合到所述电感器通孔的前侧或背侧中的一或多个的电感器图案。
16.根据权利要求10所述的电子装置，其中：
所述导电通孔以不规则阵列安置在所述衬底主体中。
17.一种用于形成电子装置的方法，其包含：
提供衬底，所述衬底包含：
衬底前侧；
衬底背侧，所述衬底背侧与所述衬底前侧相对；
衬底主体；及
导电通孔，所述导电通孔从所述衬底前侧延伸穿过所述衬底主体到所述衬底背侧；
在所述衬底前侧上方提供中间结构，所述中间结构包含：
中间电介质；及
中间导体，所述中间导体嵌入在所述中间电介质中，其中第一中间导体耦合到所述导电通孔中的一个；
在所述中间结构上方提供第一无源结构，所述第一无源结构包含：
第一电介质；及
第一导体，所述第一导体嵌入在所述第一电介质中，其中所述第一导体中的一个耦合到所述中间导体中的一个；及
在所述衬底背侧上方提供第二无源结构，所述第二无源结构包含：
第二电介质；及
第二导体，所述第二导体嵌入在所述第二电介质中，其中所述第二导体中的一个耦合到所述导电通孔中的一个。
18.根据权利要求17所述的方法，其中：
提供所述中间结构包含：
提供界定一或多个电容器装置的所述中间导体。
19.根据权利要求17所述的方法，其中：
提供所述衬底包含：
提供耦合到所述导电通孔的前侧或背侧中的一或多个的导电图案；
所述导电图案和所述导电通孔界定一或多个电感器结构。
20.根据权利要求17所述的方法，其中：
所述衬底包含：
开口，所述开口在所述衬底主体内从所述衬底前侧向内延伸；及
一或多个导电材料，其在所述开口中；
且提供所述衬底包含：
从所述衬底背侧去除所述衬底主体的一部分以减小所述衬底主体的厚度且从所述衬底背侧暴露所述一或多个导电材料。
CN202210532429.XA 2021-05-12 2022-05-10 电子装置及制造电子装置的方法 Pending CN115346964A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/318,179 2021-05-12
US17/318,179 US12040277B2 (en) 2021-05-12 Electronic devices and methods of manufacturing electronic devices

Publications (1)

Publication Number Publication Date
CN115346964A true CN115346964A (zh) 2022-11-15

Family

ID=83947769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210532429.XA Pending CN115346964A (zh) 2021-05-12 2022-05-10 电子装置及制造电子装置的方法

Country Status (2)

Country Link
CN (1) CN115346964A (zh)
TW (1) TW202249228A (zh)

Also Published As

Publication number Publication date
TW202249228A (zh) 2022-12-16
US20220367365A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
US11004818B2 (en) Package with passive devices and method of forming the same
US20230317645A1 (en) Package structure with antenna element
US7423346B2 (en) Post passivation interconnection process and structures
US8716853B2 (en) Extended redistribution layers bumped wafer
US7573119B2 (en) Semiconductor device
US20070045855A1 (en) Method for forming a double embossing structure
US20120098121A1 (en) Conductive feature for semiconductor substrate and method of manufacture
US11075439B2 (en) Electronic device and manufacturing method thereof
US20190027553A1 (en) Semiconductor Structure and Method
CN112997262A (zh) 微电子裸片上的电感器
US10319692B2 (en) Semiconductor structure and manufacturing method thereof
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
US11948887B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US9219106B2 (en) Integrated inductor
CN115346964A (zh) 电子装置及制造电子装置的方法
US12040277B2 (en) Electronic devices and methods of manufacturing electronic devices
CN115394745A (zh) 半导体装置和制造半导体装置的方法
US12002770B2 (en) Power management semiconductor package and manufacturing method thereof
TWI518810B (zh) 半導體元件以及基於半導體晶粒的調準而形成與互連結構相對固定之凸塊下金層化之方法
US11121077B2 (en) Semiconductor device and method of manufacturing a semiconductor device
EP3958394A1 (en) Antenna package with via structure and method of formation thereof
KR101671973B1 (ko) 다층 금속 범프 구조체 및 그 제조방법
KR20230090256A (ko) 전자 소자 및 전자 소자의 제조방법
TW202407937A (zh) 凸塊結構及其製作方法
CN117116898A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination