KR20230090256A - 전자 소자 및 전자 소자의 제조방법 - Google Patents

전자 소자 및 전자 소자의 제조방법 Download PDF

Info

Publication number
KR20230090256A
KR20230090256A KR1020220172479A KR20220172479A KR20230090256A KR 20230090256 A KR20230090256 A KR 20230090256A KR 1020220172479 A KR1020220172479 A KR 1020220172479A KR 20220172479 A KR20220172479 A KR 20220172479A KR 20230090256 A KR20230090256 A KR 20230090256A
Authority
KR
South Korea
Prior art keywords
dielectric
dielectric structure
seed
terminal
protruding
Prior art date
Application number
KR1020220172479A
Other languages
English (en)
Inventor
양기열
정은택
이두영
Original Assignee
앰코 테크놀로지 싱가포르 홀딩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 싱가포르 홀딩 피티이. 엘티디. filed Critical 앰코 테크놀로지 싱가포르 홀딩 피티이. 엘티디.
Publication of KR20230090256A publication Critical patent/KR20230090256A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

일 구현예에서, 전자 소자는, 유전체 구조 상부측 및 유전체 구조 상부측에 대향하는 유전체 구조 하부측을 갖는 유전체 구조를 갖는 기판, 및 유전체 구조 하부측으로부터 연장되는 돌출 비아을 포함하는 전도성 구조를 포함한다. 전자 컴포넌트는 유전체 구조 상부측에서 전도성 구조에 결합되고, 단자는 돌출 비아가 단자 내로 연장되도록 돌출 비아에 결합된다. 다른 실시예 및 이와 관련된 방법이 본원에 기술된다.

Description

전자 소자 및 전자 소자의 제조방법 {ELECTRONIC DEVICES AND METHODS OF MANUFACTURING ELECTRONIC DEVICES}
본 개시는 대체적으로 전자 소자, 및 보다 구체적으로는 전자 소자 및 전자 소자의 제조 방법에 관한 것이다.
종래의 전자 패키지 및 전자 패키지를 형성하는 방법은 부적절하며, 예를 들어, 초과 비용, 신뢰성 감소, 상대적으로 낮은 성능, 또는 너무 큰 패키지 크기를 초래한다. 종래 및 전통적인 접근법의 추가의 한계 및 단점은 본 개시와 이러한 접근법의 비교, 및 관련 도면에 대한 참조를 통해 당업자에게 명백해질 것이다.
본 개시는 대체적으로 전자 소자, 및 보다 구체적으로는 전자 소자 및 전자 소자의 제조 방법에 관한 것이다.
본 개시에 따른 전자 소자는 기판, 전자 컴포넌트, 및 단자를 포함하되,상기 기판은, 유전체 구조 상부측 및 상기 유전체 구조 상부측에 대향하는 유전체 구조 하부측을 갖는 유전체 구조; 및 상기 유전체 구조 하부측으로부터 연장되는 돌출 비아를 포함하는 전도성 구조를 포함하고; 상기 전자 컴포넌트는 상기 유전체 구조 상부측에서 상기 전도성 구조에 결합되고; 상기 단자는 상기 돌출 비아가 상기 단자 내로 연장되도록 상기 돌출 비아에 결합될 수 있다.
유전체 구조는 개구부를 갖는 비아 유전체를 포함하고; 전도성 구조는 상기 개구부를 따르는 시드를 포함하고; 돌출 비아는 상기 개구부 내에 있고 유전체 구조 하부측으로부터 연장되는 비아 팁을 가지며; 상기 시드는 상기 개구부의 측면과 돌출 비아 사이에 개재될 수 있다.
시드는 배리어 및 상기 배리어와 돌출 비아 사이에 개재되는 제1 도금 시드를 포함할 수 있다.
제1 도금 시드와 단자 사이에 개재되는 제2 도금 시드를 추가로 포함하되, 상기 제2 도금 시드는 유전체 구조 하부측의 일부를 따라 연장될 수 있다.
배리어는 유전체를 포함하고; 비아 팁에는 배리어가 없을 수 있다.
배리어는 전도체를 포함하고; 배리어는 비아 팁을 덮을 수 있다.
돌출 비아는 둥근 형상의 비아 팁을 갖을 수 있다.
단자는 필러 및 솔더 팁을 포함하고; 비아 팁은 상기 필러 내로 연장될 수 있다.
전도성 구조는 돌출 비아로부터 연장되는 트레이스를 포함할 수 있다.
기판은 재배선 층(RDL) 기판을 포함하고; 유전체 구조는 복수의 유전성 층을 포함하고; 전도성 구조는 상기 복수의 유전성 층 사이에 매립된 트레이스를 포함할 수 있다.
유전체 구조 상부측 위에 있고 전자 컴포넌트의 적어도 일부를 덮는 몸체를 추가로 포함할 수 있다.
본 개시에 따른 전자 소자는 기판, 전자 컴포넌트, 몸체, 및 단자를 포함하되, 상기 기판은, 유전체 구조 상부측 및 상기 유전체 구조 상부측에 대향하는 유전체 구조 하부측을 갖는 유전체 구조로서, 상기 유전체 구조는 상기 유전체 구조 하부측을 정의하는 비아 유전체를 포함하고; 상기 비아 유전체는 개구부를 포함하는, 유전체 구조; 및, 전도성 구조로서, 상기 개구부 내에 있고, 상기 유전체 구조 하부측과 비아 팁이 서로 다른 평면에 존재하도록 상기 유전체 구조 하부측으로부터 바깥쪽으로 연장되는 비아 팁을 갖는, 돌출 비아; 상기 비아 유전체와 상기 돌출 비아 사이의 개구부 표면 위의 시드; 및 상기 유전체 구조 상부측에 위치하며 상기 돌출 비아에 결합되는 기판 내부 단자를 포함하는, 전도성 구조를 포함하고; 상기 전자 컴포넌트는 상기 유전체 구조 상부측에서 상기 기판 내부 단자에 결합되고; 상기 몸체는 상기 전자 컴포넌트를 캡슐화하고; 상기 단자는 상기 돌출 비아에 결합되며; 여기에서, 상기 비아 팁은 상기 단자 내로 연장될 수 있다.
시드는 배리어 및 시드 층을 포함하고; 상기 시드 층은 상기 배리어와 돌출 비아 사이에 개재되고; 상기 시드 증은 비아 팁을 덮을 수 있다.
전자 컴포넌트의 표면은 몸체로부터 노출될 수 있다.
돌출 비아는 도금 소재를 포함하고; 비아 팁은 비아 유전체로부터 노출되는 측면 표면을 포함하고; 단자는, 상기 비아 팁의 측면 표면을 포함하여 비아 팁은 덮는 단자 시드; 및 상기 단자 시드 위의 범프를 포함할 수 있다.
전자 컴포넌트는 컴포넌트 단자를 포함하고; 상기 컴포넌트 단자는 기반 내부 단자에 부착되고; 전자 소자는 상기 컴포넌트 단자와 기판 내부 단자 사이의 언더필을 포함할 수 있다.
본 개시에 따른 전자 소자를 제조하는 방법은 기판을 제공하는 단계이되, 상기 기판은, 유전체 구조 상부측 및 상기 유전체 구조 상부측에 대향하는 유전체 구조 하부측을 갖는 유전체 구조로서, 상기 유전체 구조는 상기 유전체 구조 하부측을 정의하는 비아 유전체를 포함하고; 상기 비아 유전체는 개구부를 포함하는, 유전체 구조; 및 전도성 구조로서, 상기 개구부 내에 있고, 상기 유전체 구조 하부측과 비아 팁이 서로 다른 평면에 존재하도록 상기 유전체 구조 하부측으로부터 바깥쪽으로 연장되는 비아 팁을 갖는, 돌출 비아; 상기 비아 유전체와 상기 돌출 비아 사이의 개구부 표면 위의 시드; 및 상기 유전체 구조 상부측에 위치하며 상기 돌출 비아에 결합되는 전도체를 포함하는, 전도성 구조를 포함하는, 단계; 상기 전자 컴포넌트를 상기 유전체 구조 상부측에서 상기 전도체에 결합시키는 단계; 상기 전자 컴포넌트를 캡슐화하는 몸체를 제공하는 단계; 및 상기 돌출 비아에 결합되는 단자를 제공하는 단계를 포함하며; 여기에서, 상기 비아 팁은 상기 단자 내로 연장될 수 있다.
기판을 제공하는 단계는, 상부측을 갖는 캐리어를 제공하는 단계; 상기 상부측 위에 높이를 갖는 비아 유전체를 제공하는 단계; 비아 유전체에 개구부를 제공하는 단계로서, 상기 개구부는 상기 개구부 아래의 하부 유전체를 정의하도록 상기 높이보다 작은 깊이를 갖는, 단계; 상기 개구부의 표면 위에 시드를 제공하는 단계; 시드 위, 그리고 상기 개구부 내에 돌출 비아를 제공하는 단계; 상기 캐리어를 제거하는 단계; 및 하부 유전체를 포함하는 비아 유전체의 일부를 제거하여 비아 팁을 노출시키고 유전체 구조의 하부측을 정의하는 단계를 포함할 수 있다.
기판을 제공하는 단계는 배리어 및 배리어 위의 시드 층을 포함하는 시드를 제공하는 단계를 포함하고; 상기 배리어 층 및 상기 시드 층은 비아 팁을 덮을 수 있다.
기판을 제공하는 단계는 배리어 및 배리어 위의 시드 층을 포함하는 시드를 제공하는 단계를 포함하고; 상기 시드 층은 비아 팁 위에 있지만 비아 팁의 적어도 일부는 상기 장벽으로부터 노출될 수 있다.
도 1은 예시적인 전자 소자의 단면도를 도시한다.
도 2a, 2b, 2c, 2d, 2e, 2f, 2g, 2h, 2i, 2j, 2k, 2ka, 2l, 및 2la는 예시적인 전자 소자를 제조하기 위한 예시적인 방법의 단면도를 도시한다.
도 3은 예시적인 전자 소자의 단면도를 도시한다.
도 4a, 4b, 4ba, 4c, 및 4ca는 예시적인 전자 소자를 제조하기 위한 예시적인 방법의 단면도를 도시한다.
이하의 논의는 전자 소자 및 전자 소자의 제조 방법의 다양한 실시예를 제공한다. 이러한 실시예는 비제한적이며, 첨부된 청구항의 범위는 개시된 특정 실시예에 한정되어서는 안 된다. 이하의 논의에서, 용어 "예" 및 "예를 들어"는 비제한적이다.
도면은 대체적인 구성 방식을 도시하며, 본 개시를 불필요하게 모호하게 하지 않기 위해 공지된 특징 및 기술의 설명 및 세부사항은 생략될 수 있다. 또한, 도면의 요소는 반드시 실제 크기를 반영하지 않는다. 예를 들어, 도면 내의 일부 요소의 크기는 본 개시에서 논의되는 실시예의 이해를 돕기 위해 다른 요소에 비해 과장될 수 있다. 상이한 도면에서의 동일한 참조 기호는 동일한 요소를 나타낸다.
용어 "또는"은 "또는"으로 결합된 리스트의 임의의 하나 이상의 항목을 의미한다. 예를 들어, "x 또는 y"는 3개 요소의 집합 {(x), (y), (x, y)} 중 임의의 요소를 의미한다. 또 다른 예로서, "x, y, 또는 z"는 7개 요소의 집합 {(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)} 중 임의의 요소를 의미한다.
“포함하다(comprises)”, “포함하는(comprising)”, “포함하다(includes)” 또는 “포함하는(including)”이라는 용어는 “개방형” 용어이며 언급된 특징의 존재를 명시하나, 하나 이상의 다른 특징의 존재 또는 추가를 배제하지는 않는다.
용어 "제1", "제2" 등은 다양한 요소를 설명하기 위해 본 명세서에서 사용될 수 있으며, 이들 요소는 이들 용어에 의해 제한되어서는 안 된다. 이러한 용어는 단지 하나의 요소를 다른 요소와 구별하기 위해서 사용된다. 따라서, 예를 들어, 본 개시에서 논의된 제1 요소는 본 개시의 교시로부터 벗어나지 않으면서 제2 요소라고도 지칭될 수 있다.
달리 명시되지 않는 한, 용어 "~ 와 결합된(coupled)"은 서로 직접 접촉하는 2개의 요소를 설명하거나, 하나 이상의 다른 요소에 의해 간접적으로 결합된 2개의 요소를 설명하기 위해 사용될 수 있다. 예를 들어, 요소 A가 요소 B에 결합되는 경우, 요소 A는 요소 B와 직접 접촉하거나 중간 요소 C에 의해 요소 B에 간접적으로 결합될 수 있다. 유사하게, 용어 "~에 대한(over)" 또는 "~에(on)"는 서로 직접 접촉하는 2개의 요소를 설명하거나 하나 이상의 다른 요소에 의해 간접적으로 결합된 2개의 요소를 설명하기 위해 사용될 수 있다.
본 명세서는, 다른 특징들 중에서도, 예를 들어, 반도체 소자를 포함하는 전자 소자에 관한 소자 및 연관된 방법을 포함한다. 일부 실시예에서, 전자 소자는 상호연결 결합의 무결성을 향상시키는 돌출 비아(via) 구조를 갖는 기판을 포함한다.
일례로, 전자 소자는 유전체 구조 상부측 및 유전체 구조 상부측에 대향하는 유전체 구조 하부측을 갖는 유전체 구조, 및 유전체 구조 하부측으로부터 연장되는 돌출 비아을 포함하는 전도성 구조를 포함한다. 전자 컴포넌트는 유전체 구조 상부측에서 전도성 구조에 결합되고, 단자는 돌출 비아가 단자 내로 연장되도록 돌출 비아에 결합된다.
일례로, 전자 소자는 유전체 구조 상부측 및 유전체 구조 상부측에 대향하는 유전체 구조 하부측을 갖는 유전체 구조를 갖는 기판을 포함하고, 여기에서 유전체 구조는 유전체 구조 바닥면을 정의하는 비아 유전체를 포함하고 비아 유전체는 개구부를 포함한다. 전도성 구조는 개구부 내에 돌출 비아를 포함하고, 유전체 구조 하부측과 비아 팁이 서로 다른 평면에 존재하도록 유전체 구조 하부측으로부터 바깥쪽으로 연장되는 비아 팁, 비아 유전체와 돌출 비아 사이의 개구부의 표면 위에 시드, 및 유전성 기판 상부측의 돌출된 비아에 결합된 기판 내부 단자를 갖는다. 전자 컴포넌트는 유전체 구조의 상부측의 기판 내부 단자에 결합되고 몸체는 전자 컴포넌트를 캡슐화한다. 단자는 돌출 비아에 결합되고, 여기에서 비아 팁은 단자 내로 연장된다.
일례로, 전자 소자를 제조하는 방법은 유전체 구조 상부측 및 유전체 구조 상부측에 대향하는 유전체 구조 하부측을 갖는 유전체 구조를 갖는 기판을 제공하는 단계를 포함하고, 여기에서 유전체 구조는 유전체 구조 바닥면을 정의하는 비아 유전체를 포함하고 비아 유전체는 개구부를 포함한다. 기판은, 개구부 내에 돌출 비아를 포함하는 전도성 구조, 및 유전체 구조 하부측과 비아 팁이 서로 다른 평면에 존재하도록 유전체 구조 하부측으로부터 바깥쪽으로 연장되는 비아 팁을 포함한다. 기판은 유전체 기판 상부측에서 유전체와 돌출 비아 및 전도체 사이의 개구부의 표면 위에 시드를 포함하고, 돌출 비아에 결합된다. 방법은 유전체 구조 상부측에서 전자 소자를 전도체 결합시키는 단계 및 전자 컴포넌트를 캡슐화하는 몸체를 제공하는 단계를 포함한다. 방법은 돌출 비아에 결합된 단자를 제공하는 단계를 포함하고, 여기에서 비아 팁은 단자 내로 연장된다.
본 개시는 다른 실시예를 포함한다. 이러한 실시예는 도면, 청구항, 및/또는 본 개시의 설명에서 찾을 수 있다.
도 1은 예시적인 전자 소자(100)의 단면도를 도시한다. 도 1에 도시된 실시예에서, 전자 소자(100)는 기판(110), 전자 컴포넌트(120), 몸체(130) 및 단자(140)를 포함할 수 있다.
기판(110)는 유전체(111, 113 및 115)를 포함하는 유전체 구조, 및 전도체(112, 114, 및 116)을 포함하는 전도성 구조를 포함할 수 있다. 전도체(112)는 시드(112s)를 포함할 수 있다. 유전체(111, 113, 115)는 각각 하나 이상의 유전성 층을 포함할 수 있다. 전도체(112, 114, 116)는 각각 하나 이상의 도전성 층 또는 패턴을 포함할 수 있다. 전자 컴포넌트(120)는 컴포넌트 단자(121)를 포함할 수 있다. 단자(140)는 단자 시드(141)를 포함할 수 있다.
기판(110), 몸체(130) 및 단자(140)는 전자 패키지(101) 또는 패키지(101)를 포함하거나 이로 지칭될 수 있다. 전자 패키지(101)는 외부 요소 및/또는 환경에 대한 노출로부터 전자 컴포넌트(120)를 보호할 수 있다. 전자 패키지(101)는 외부 컴포넌트와 전자 컴포넌트(120) 사이에 전기적 결합을 제공할 수 있다.
도 2a, 2b, 2c, 2d, 2e, 2f, 2g, 2h, 2i, 2j, 2k, 2ka, 2l, 및 2la는 예시적인 전자 장치(100)를 제조하기 위한 예시적인 장치의 단면도를 도시한다.
도 2a는 제조 초기 단계에서의 전자 소자(100)의 단면도를 도시한다. 도 2a에 도시된 실시예에서, 유전체(111)는 캐리어(10)의 상측에 제공될 수 있다. 일부 실시예에서, 유전체(111)는 유전성 층, 코어리스 유전체, 또는 충전재가 없는 수지, 또는 중합체를 포함하거나 이로 지칭될 수 있다. 일부 실시예에서, 유전체(111)의 부분은 비아 유전체를 포함하거나 이로 지칭될 수 있다. 일부 실시예에서, 유전체(111)는 중합체, 폴리이미드(PI), 벤조시클로부텐(BCB), 폴리벤즈옥사졸(PBO), 비스말레이미드 트리아진(BT), 성형 소재, 페놀 수지, 에폭시, 실리콘, 또는 아크릴레이트 중합체와 같은 절연 소재를 포함할 수 있다. 일부 실시예에서, 유전체(111)는 스핀 코팅, 스프레이 코팅, 딥 코팅 또는 로드 코팅에 의해 형성될 수 있다. 일부 실시예에서, 유전체(111)의 두께는 대략 1 μm(마이크로미터) 내지 50 μm의 범위일 수 있다.
캐리어(10)는 실질적으로 평면 플레이트일 수 있다. 일부 실시예에서, 캐리어(10)는 보드, 유리, 패널, 또는 스트립을 포함하거나 이로 지칭될 수 있다. 예를 들어, 캐리어(10)는 유리(예를 들어, 소다-라임 유리)로서 제공될 수 있다. 일부 실시예에서, 캐리어(10)의 두께는 대략 0.3 mm(밀리미터) 내지 2 mm의 범위일 수 있고, 캐리어(10)의 폭은 대략 100 mm 내지 300 mm의 범위일 수 있다. 캐리어(10)는 기판(110), 전자 컴포넌트(120) 및 몸체(130)를 제공하는 과정에서 컴포넌트를 일체로 처리하는 역할을 할 수 있다. 캐리어(10)는 본 개시의 다른 실시예에서 공유될 수 있다.
도 2b는 그 다음 제조 단계에서의 전자 소자(100)의 단면도를 도시한다. 도 2b에 도시된 실시예에서, 유전체(111)의 상부측(111x)으로부터 하향 깊이를 갖는 개구부(111a)가 제공될 수 있다. 일부 실시예에서, 유전체(111)의 상부측 상에 마스크 패턴을 형성한 후, 에칭을 통해 노출된 유전체(111)를 제거함으로써 개구부(111a)가 형성될 수 있다. 개구부(111a)는 유전체(111)의 높이보다 낮게 형성될 수 있다. 예를 들어, 유전체(111)의 일부는 개구부(111a) 아래에 남아있을 수 있고, 유전체(111)의 이러한 부분은 하부 유전체(111b)로 지칭될 수 있다. 일부 실시예에서, 개구부(111a)는 개방부 또는 홈으로 지칭될 수 있다. 일부 실시예에서, 하부 유전체(111b)는 상부 부분을 가질 수 있고, 하향 오목 형상, 아치 형상, 또는 둥근 형상을 갖는다. 일부 실시예에서, 개구부(111a)는 습식 등방성 에칭 기술, 플라즈마 에칭 기술, 또는 자기적으로 강화된 반응성 이온 에칭 기술을 사용하여 형성될 수 있다. 일부 실시예에서, 하부 유전체(111b)의 두께는 대략 1 μm 내지 50 μm의 범위일 수 있다.
도 2c는 그 다음 제조 단계에서의 전자 소자(100)의 단면도를 도시한다. 도 2c에 도시된 실시예에서. 시드(112s)는 유전체(111)의 상부측(111x), 개구부(111a)의 내벽, 및 하부 유전체(111b)의 상부측에 형성될 수 있다. 시드(112s)는 유전체(111)의 상부측(111x), 개구부(111a)의 내벽, 및 하부 유전체(111b)의 상부측을 덮는 배리어 층(112a)을 포함할 수 있다. 시드(112s)는 배리어 층(112a)의 상부측을 덮는 도금 시드(112b)를 포함할 수 있다. 일부 실시예에서, 배리어 층(112a) 또는 도금 시드(112b)는 하나 이상의 도전성 층을 포함할 수 있다.
일부 실시예에서, 배리어 층(112a)은 티타늄(Ti) 또는 티타늄 텅스텐(TiW)과 같은 전도체를 포함할 수 있고, 도금 시드(112b)는 구리(Cu)와 같은 다른 전도체를 포함할 수 있다. 일부 실시예에서, 시드(112s)의 두께는 대략 0.05 μm 내지 6 μm의 범위일 수 있다. 예를 들어, 배리어 층(112a)의 두께는 대략 0.05 μm 내지 3 μm의 범위일 수 있고, 도금 시드(112b)의 두께는 대략 0.05 μm 내지 3 μm 의 범위일 수 있다. 일부 실시예에서, 배리어 층(112a) 또는 도금 시드(112b)는 무전해 도금, 전해 도금, 스퍼터링, 물리 기상 증착법(PVD), 화학 기상 증착법(CVD), 금속 유기 CVD( MOCVD), 원자층 증착법(ALD), 저압 CVD(LPCVD), 또는 플라즈마-강화 CVD(PECVD), 또는 당업자에게 공지된 다른 공정에 의해 순차적으로 형성될 수 있다.
도 2d는 그 다음 제조 단계에서의 전자 소자(100)의 단면도를 도시한다. 도 2d에 도시된 실시예에서. 전도체(112)는 시드(112s)의 상부측 상에 제공될 수 있다. 전도체(112)는 패턴을 갖도록 처리될 수 있고, 각각의 패턴은 시드(112s)의 각각의 부분이 그 아래에 남아 있도록 정의될 수 있다. 일부 실시예에서, 전도체(112)는 개구부(111a)를 충진하는 돌출 비아(1121) 및 유전체(111)의 상부측(111x)을 따라 연장되는 트레이스(1122)를 포함할 수 있다. 돌출 비아(1121)는 하부 유전체(111b) 상에 형성될 수 있으며, 유전체(111)의 바닥부로부터 볼록한, 볼록한 비아 팁(1121a)을 포함할 수 있다. 즉, 비아 팁(1121a)은 개구부(111a)에서 유전체(111)의 바닥부에 대해 볼록한 형상을 갖는다. 일부 실시예에서, 비아 팁(1121a)은 아치 형상 또는 둥근 형상을 갖는다. 전도체(112)는 도전성 층, 트레이스, 패드, 비아, 재배선 층(RDL), 배선 패턴, 또는 회로 패턴을 포함하거나 이로 지칭될 수 있다. 일부 실시예에서, 전도체(112)는 구리, 금(Au), 은(Ag), 또는 니켈(Ni)을 포함할 수 있다. 일부 실시예에서, 전도체(112)는 전기도금에 의해 형성될 수 있다. 예를 들어, 전도체(112)는 도금 시드(112b)의 상부측의 일부를 덮도록, 마스크 패턴을 형성한 후 도금 시드(112b)를 시드로 사용하는 도금을 통해 형성될 수 있다. 예를 들어, 포토레지스트가 마스크 패턴으로서 사용될 수 있고, 마스크 패턴은 전도체(112)의 형성 이후 제거될 수 있다. 마스크 패턴을 통해 노출된 시드(112s)의 부분은 유전체(111)의 상부측(111x)을 노출시키는 에칭에 의해 제거될 수 있다. 일부 실시예에서, 전도체(112)의 전반적인 두께는 대략 1 μm 내지 50 μm의 범위일 수 있다.
도 2e는 그 다음 제조 단계에서의 전자 소자(100)의 단면도를 도시한다. 도 2e에 도시된 실시예에서, 유전체(113)는 유전체(111)의 상부측(111x) 및 전도체(112)의 상부측(112x) 상에 제공될 수 있다. 전도체(112)의 상부측(112x)을 노출시키는 개구부(113a)는 유전체(112)를 통해 형성될 수 있다. 유전체(113)는 유전체(111)에 대해 전술한 것과 유사한, 이에 상응하는 요소, 특징, 소재, 또는 제조 방법을 포함할 수 있다. 예를 들어, 유전체(113)에서의 개구부(113a)의 형성은 유전체(111)에서의 개구부(111a)의 형성과 유사할 수 있지만, 개구부(113a)는 유전체(113)의 두께를 통해 완전히 확장될 수 있다. 유전체(113)는 개구부(113a)를 통해 전도체(112)의 상부측(112x)을 노출시킬 수 있다.
도 2f는 그 다음 제조 단계에서의 전자 소자(100)의 단면도를 도시한다. 도 2f에 도시된 실시예에서, 전도체(114)는 개구부(113a)를 통해 노출된 유전체(113) 및 전도체(112)의 상부 측의 부분을 덮도록 제공될 수 있다. 전도체(114)는 전도체(112)에 대해 전술한 것과 유사한, 이에 상응하는 요소, 특징, 소재, 또는 제조 방법을 포함할 수 있다. 예를 들어, 전도체(114)는 도금 시드(114a), 비아(1141), 및 트레이스(1142)를 포함할 수 있으며, 이는 전도체(112)의 도금 시드(112b), 비아(1121), 및 트레이스(1122)와 유사하다. 일부 실시예에서, 전도체(114)는 배리어 층(112a)과 유사한 배리어 층을 포함할 필요가 없다. 전도체(114)는 유전체(113)를 통과하는 비아(1141)에 의해 전도체(112)에 결합될 수 있다.
도 2g는 그 다음 제조 단계에서의 전자 소자(100)의 단면도를 도시한다. 도 2g에 도시된 실시예에서, 유전체(115) 및 전도체(116)는 유전체(113)의 상부측 및 전도체(114)의 상부측 상에 제공될 수 있다. 유전체(115)는 유전체(113)에 대해 전술한 것과 유사한, 이에 상응하는 요소, 특징, 소재, 또는 제조 방법을 포함할 수 있다. 예를 들어, 유전체(115)를 형성한 후, 개구부(115a)는 개구부(113a)와 유사하게 형성될 수 있다. 전도체(116)는 전도체(114)에 대해 전술한 것과 유사한, 이에 상응하는 요소, 특징, 소재, 또는 제조 방법을 포함할 수 있다. 예를 들어, 전도체(116)는 도금 시드(116a), 및 비아(1161)를 포함할 수 있으며, 이는 전도체(114)의 도금 시드(112b), 및 비아(1121)와 유사하다.
전도체(116)의 상부측은 도전성 캡(116b)을 포함할 수 있다. 도전성 캡(116b)은 저융점 소재로 제조될 수 있다. 예를 들어, 도전성 캡(116b)은, 주석(SN), Ag, 납(Pb), Cu, Sn-Pb, Sn37-Pb, Sn95-Pb, Sn-Pb-Ag, Sn-Cu, Sn-Ag, Sn-Au, Sn-Bi, Sn-Ag-Cu, 또는 당업자에게 공지된 유사한 물질과 같은 하나 이상의 소재를 포함할 수 있다. 일부 실시예에서, 도전성 캡(116c)의 두께는 대략 1 μm 내지 50 μm의 범위일 수 있다. 전도체(116)는 전도체(114)를 통해 전도체(112)에 결합될 수 있다. 전도체(116)는 기판 내부 단자(116)를 포함하거나 이로 지칭될 수 있다.
완성된 기판(110)은 유전체(111, 113, 및 115) 및 전도체(112, 114, 및 116)를 포함할 수 있다. 전도체(112)는 도금 시드(112a) 또는 배리어 층(112b) 중 하나 이상을 갖는 시드(112s)를 포함할 수 있다. 전도체(112)는 돌출 비아(1121) 및 트레이스(1122)를 포함할 수 있다. 돌출 비아(1121)는 유전체(111)의 바닥부로부터 볼록한, 볼록한 비아 팁(1121a)을 포함할 수 있다. 기판(110)은 유전체(111, 113, 및 115)의 3-층 유전체 구조 및 전도체(112, 114, 및 116)의 3-층 전도체 구조를 포함하는 것으로 설명되었지만, 전도체 또는 유전체의 수는 3개 이하일 수 있다. 기판(110)은 재배선 층(RDL) 기판, 빌드업 기판, 또는 코어리스 기판을 포함하거나 이로 지칭될 수 있다.
기판(110)은 본 실시예에서 RDL 기판으로 제시된다. RDL 기판은 하나 이상의 도전성 재배선 층 및 하나 이상의 유전성 층을 포함할 수 있고, (a) RDL 기판이 결합될 위치까지 전자 소자 위에 층별로 형성될 수 있거나, (b) 캐리어 위에 층별로 형성될 수 있고, 전자 소자와 RDL 기판이 함께 결합된 후에 완전히 제거되거나 적어도 부분적으로 제거될 수 있다. RDL 기판은 웨이퍼-레벨 공정에서 원형 웨이퍼 상의 웨이퍼-레벨 기판으로서, 및/또는 패널-레벨 공정에서 직사각형 또는 정사각형 패널 캐리어 상의 패널-레벨 기판으로서, 층별로 제조될 수 있다. RDL 기판은 적층 빌드업 공정에서 형성될 수 있고, 하나 이상의 도전성 층과 교대로 적층된 하나 이상의 유전성 층을 포함할 수 있고, 집합적으로, (a) 전자 소자의 풋프린트 외부의 팬-아웃 전기 트레이스, 및/또는 (b) 전자 소자의 풋프린트 내부의 팬-인 전기 트레이스를 정의하도록 구성된 각각의 도전성 재배선 패턴 또는 트레이스를 정의할 수 있다. 도전성 패턴은, 예를 들어, 전기도금 공정 또는 무전해 도금 공정과 같은 도금 공정을 이용하여 형성될 수 있다. 도전성 패턴은, 예를 들어, 구리 또는 다른 도금가능 금속과 같은 도전성 소재를 포함할 수 있다. 도전성 패턴의 위치는, 예를 들어, 포토리소그래피 공정과 같은 포토-패터닝 공정 및 포토리소그래피 마스크를 형성하기 위한 포토레지스트 소재를 이용하여 만들어질 수 있다. RDL 기판의 유전성 층은 포토-패터닝 공정으로 패터닝될 수 있으며, 유전성 층 내의 비아와 같은 원하는 특징부의 포토-패턴에 광이 노출되는 포토리소그래피 마스크를 포함할 수 있다. 유전성 층은, 예를 들어, 폴리이미드(PI), 벤조시클로부텐(BCB), 또는 폴리벤즈옥사졸(PBO)과 같은 포토-정의가능 유기 유전성 소재로부터 제조될 수 있다. 이러한 유전성 소재는 사전에 형성된 필름으로서 부착되기보다는 스펀-온 또는 액체 형태로 코팅될 수 있다. 원하는 포토-정의된 특징부를 적절히 형성하는 데 있어서, 이러한 포토-정의가능 유전성 소재는 구조적 보강체를 필요로 하지 않거나, 스트랜드, 직조물, 또는 다른 입자가 없는 무-충전재일 수 있고, 포토-패터닝 공정으부터의 광을 방해할 수 있다. 일부 실시예에서, 무-충전재 유전성 소재의 이러한 충전재가 없는 특성은 생성된 유전성 층의 두께를 감소시킬 수 있다. 전술한 포토-정의가능 유전성 소재는 유기 소재일 수 있지만, 일부 실시예에서, RDL 기판의 유전성 소재는 하나 이상의 무기 유전성 층을 포함할 수 있다. 무기 유전성 층의 일부 예는 실리콘 질화물(Si3N4), 실리콘 산화물(SiO2), 및/또는 SiON을 포함할 수 있다. 무기 유전성 층(들)은 포토-정의된 유기 유전성 소재를 사용하는 대신에 산화 또는 질화 공정을 사용하여 무기 유전성 층을 성장시킴으로써 형성될 수 있다. 이러한 무기 유전성 층은 스트랜드, 직조물 또는 다른 이종 무기 입자가 없는, 무-충전재일 수 있다. 일부 실시예에서, RDL 기판은, 예를 들어, 비스말레이미드 트리아진(BT) 또는 FR4를 포함하는 유전성 소재와 같은 영구적인 코어 구조 또는 캐리어를 필요로 하지 않을 수 있고, 이러한 유형의 RDL 기판은 코어리스 기판으로 지칭될 수 있다. 본 개시의 다른 기판은 또한 RDL 기판을 포함할 수 있다.
도 2h는 그 다음 제조 단계에서의 전자 소자(100)의 단면도를 도시한다. 도 2h에 도시된 실시예에서, 전자 컴포넌트(120)는 기판 내부 단자(116)에 결합된 기판(110)상에 제공될 수 있다.
일부 실시예에서, 픽-앤-플레이스 장비는 전자 컴포넌트(120)를 픽업하여 이를 기판(110) 상에 배치할 수 있다. 일부 실시예에서, 전자 컴포넌트(120)는 질량 리플로우, 열 압축, 또는 레이저 보조 본딩을 통해 기판(110)의 기판 내부 단자(116)에 결합되거나 고정될 수 있다. 일부 실시예에서, 전자 컴포넌트(120)는 와이어본딩을 통해 내부 단자(116)에 결합될 수 있다. 일부 실시예에서, 전자 컴포넌트(120)는 반도체 다이, 반도체 칩, 및 반도체 패키지 중 하나 이상을 포함하거나 이로 지칭될 수 있다. 2개의 전자 컴포넌트(120)가 도시되었지만, 전자 컴포넌트의 수는 2개 미만 또는 2개 초과일 수 있다. 일례로, 전자 컴포넌트(120)는 수동 또는 능동 요소를 포함할 수 있다.
전자 컴포넌트(120)는 컴포넌트 단자(121)를 포함할 수 있다. 컴포넌트 단자(121)는 행 및/또는 열 방향으로 서로 이격되어 제공될 수 있다. 일부 실시예에서, 컴포넌트 단자(121)는 패드, 범프, 필러, 도전성 포스트, 또는 솔더 볼을 포함하거나 이로 지칭될 수 있다. 컴포넌트 단자(121)는 알루미늄(Al), Cu, Al 합금 또는 Cu 합금과 같은 도전성 소재를 포함할 수 있다. 컴포넌트 단자(121)는 전자 컴포넌트(120)의 입/출력 단자 또는 전력 단자일 수 있다.
컴포넌트 단자(121)는 저융점 소재(122)를 포함할 수 있고, 기판(110)의 기판 내부 단자(116)에 결합될 수 있다. 일례로, 저융점 소재(122)는 Sn, Ag, Pb, Cu, Sn-Pb, Sn37-Pb, Sn95-Pb, Sn-Pb-Ag, Sn-Cu, Sn-Ag, Sn-Au, Sn-Bi, Sn-Ag-Cu 중 하나 이상을 포함한다. 전자 컴포넌트(120)의 컴포넌트 단자(121)와 기판(110)의 기판 내부 단자(116)는 저융점 소재(122)에 의해 서로 결합될 수 있다. 전자 컴포넌트(120)의 전반적인 두께는 대략 100 μm 내지 800 μm의 범위일 수 있다.
일부 실시예에서, 언더필(123)이 전자 컴포넌트(120)와 기판(110) 사이에 존재할 수 있다. 언더필(123)은 유전성 층 또는 비도전성 페이스트를 포함하거나 이로 지칭될 수 있고, 무-무기-충전재 수지일 수 있다. 일부 실시예에서, 전자 컴포넌트(120)가 베이스 기판(110)에 결합된 후, 언더필(123)은 전자 컴포넌트(120)와 기판(110) 사이의 갭 내로 삽입되고, 이어 이어서 경화될 수 있다. 일부 실시예에서, 언더필(123)이 기판(110)의 기판 내부 단자(116)를 덮도록 제공된 후, 전자 컴포넌트(120)의 컴포넌트 단자(121) 및 저융점 소재(122)는 언더필(123)을 관통하여 기판 내부 단자(116)에 결합될 수 있다. 언더필(123)은 물리적 충격 또는 화학적 충격에 의해 전자 컴포넌트(130)가 베이스 기판(110)으로부터 분리되는 것을 방지할 수 있다.
전자 컴포넌트가 내부 단자(116)에 페이스-다운 또는 플립-칩 구성으로 결합되는 것으로 도시되었지만, 전자 컴포넌트(120)가 내부 단자(116)에 페이스-업 또는 와이어본드 구성으로 결합될 수 있는 실시예가 있을 수 있다.
도 2i는 그 다음 제조 단계에서의 전자 소자(100)의 단면도를 도시한다. 도 2i에 도시된 실시예에서, 몸체(130)는 기판(110) 및 전자 컴포넌트(120)를 덮도록 제공될 수 있다. 일부 실시예에서, 몸체(130)는 기판(110)의 상부측과 전자 컴포넌트(120)의 측방측과 접촉할 수 있다. 일부 실시예에서, 전자 컴포넌트(120)의 상부측(120x)은 선택적으로 몸체(130)로부터 노출될 수 있다.
일부 실시예에서, 몸체(130)는 봉합재, 몰딩, 또는 뚜껑을 포함하거나 이로 지칭될 수 있다. 일부 실시예에서, 몸체(130)가 봉합재 또는 몰딩인 경우, 몸체(130)는, 유기 수지, 무기 충전제, 경화제, 촉매, 결합제, 착색제, 또는 난연제를 포함할 수 있고, 압축 성형, 전사 성형, 액상 성형, 진공 라미네이션, 페이스트 프린팅, 필름 보조 몰딩, 또는 당업자에게 공지된 다른 공정에 의해 형성될 수 있다. 몸체(130)가 기판(110)의 상부측과 전자 컴포넌트(120)의 상부측 및 측방측을 덮도록 제공된 후, 전자 컴포넌트(120)의 상부측이 노출되도록 몸체(130)의 상부는 제거될 수 있다. 몸체(130)는 일반적인 분쇄 또는 화학적 에칭 공정에 의해 제거될 수 있다. 일부 실시예에서, 몸체(130)가 뚜껑인 경우, 몸체(130)는 접착제를 통해 기판(110)의 상부측에 접착 및 고정될 수 있다. 몸체(130)의 두께는 대략 0.1 mm 내지 1 mm의 범위일 수 있다. 몸체(130)는 기판(110) 및 전자 컴포넌트(120)를 외부 요소로부터 보호할 수 있다.
도 2j는 그 다음 제조 단계에서의 전자 소자(100)의 단면도를 도시한다. 도 2j에 도시된 실시예에서, 캐리어(10)는 기판(110)의 하부측(110y)으로부터 제거될 수 있다. 일부 실시예에서, 캐리어(10)는 연삭, 비틀림, 또는 당김에 의해 제거될 수 있다. 유전체(111)는 기판(110)의 하부측 상에 위치하기 때문에, 캐리어(10)가 제거될 때 제공되는 열에 의해 전도체(112)가 손상되는 것을 방지할 수 있다. 유전체(111)는 기판(110)의 하부측 상에 위치하기 때문에, 기판(110) 및 캐리어(10)는 빛이나 열에 의해 접착력이 저하될 수 있는 임시 접착층 없이도 레이저 조사에 의해 분리될 수 있다.
도 2k 및 도 2ka는 그 다음 제조 단계에서의 전자 소자(100)의 단면도를 도시한다. 도 2ka는 도 2k의 A 부분의 확대도를 도시한다. 도 2k 및 도 2ka에 도시된 실시예에서, 전도체(112)는 기판(110)으로부터 유전체(111)의 하부 유전체(111b)를 제거함으로써, 기판(110)의 하부측(111y)에서 노출될 수 있다. 돌출 비아(1121)는 기판(110)의 유전체(111)의 하부측(111y)으로부터 하향으로 돌출될 수 있다. 예를 들어, 돌출 비아(1121)의 비아 팁(1121a)은 유전체(111)의 하부측(111y)보다 낮게 돌출될 수 있다. 일부 실시예에서, 비아 팁(1121a)은 시드(112b) 또는 배리어 층(112a)에 의한 도금과 같이, 시드(112s)에 의해 덮인 상태로 남아있을 수 있다. 예를 들어, 비아 팁(1121a)을 둘러싸는 비아 배리어 층(112a)은 기판 하부측(111y)으로부터 노출될 수 있다. 일부 실시예에서, 하부 유전체(111b)는 화학적 에칭 공정에 의해 제거될 수 있다. 예를 들어, 하부 유전체(111b)는 산소(O2), 사불화탄소(CF4) 또는 아르곤(Ar) 플라즈마를 이용하여 제거될 수 있다. 유전체(111)로부터 하향으로 돌출된 비아 팁(1121a)의 높이는 대략 0.5 μm 내지 5 μm의 범위일 수 있다. 도 2k 및 도 2ka에 도시된 바와 같이, 돌출 비아(1121)는, 하부측(111y) 및 비아 팁(1121a)이 상이한 평면에 존재하도록, 유전체(111)의 하부측(111y)으로부터 바깥쪽으로 연장된다.
도 2l은 그 다음 제조 단계에서의 전자 소자(100)의 단면도를 도시한다. 도 2l에 도시된 실시예에서, 단자(140)는 기판(110)의 전도체(112)에 결합되어 제공될 수 있다. 예를 들어, 단자(140)는 전도체(112)에 결합되도록 시드(112s) 또는 돌출 비아(1121)의 비아 팁(1121a)에 접촉할 수 있다. 단자(140)는 기판(110)의 전도체(112, 114, 및 116)를 통해 전자 컴포넌트(120)에 결합될 수 있다. 돌출 비아 팁(1121a)은 단자(140) 내로 연장될 수 있다. 일부 실시예에서, 단자(140)는 필러, 솔더 팁, 범프, 솔더 볼을 포함하거나 이로 지칭될 수 있다. 일부 실시예에서, 단자(140)는 Sn, Ag, Pb, Cu, Sn-Pb, Sn37-Pb, Sn95-Pb, Sn-Pb-Ag, Sn-Cu, Sn-Ag, Sn-Au, 또는 Sn-Bi, Sn-Ag-Cu를 포함한다.
일부 실시예에서, 단자(140)는 솔더 캡(143)이 도전성 필러(142) 상에 형성되는 도전성 포스트를 포함하거나 이로 지칭될 수 있다. 예를 들어, 단자(140)는 단자 시드(141)를 포함할 수 있으며, 기판(110)의 하부측 및 돌출 비아(1121)의 비아 팁(1121a)을 균일하게 덮도록 형성될 수 있다. 단자 시드(141)는 전술한 전도체(112)의 도금 시드(112b)와 유사한, 이에 상응하는 요소, 특징, 또는 제조 방법을 포함할 수 있다. 일부 실시예에서, 단자 시드(141)는 Ti/Cu 또는 TiW/Cu를 포함할 수 있다. 단자 시드(141)는 하나 이상의 층을 포함할 수 있다. 단자(140)의 도전성 필러(142)는 단자 시드(141)를 시드로서 사용하는 도금에 의해 형성될 수 있다. 도전성 필러(142)를 형성한 후, 도전성 필러(142)를 마스크로서 사용함으로써 단자 시드(141)의 원하지 않는 부분을 제거할 수 있다. 도전성 필러(142)는 기판(110)으로부터 돌출된 비아 팁(1121a)을 덮을 수 있다. 돌출된 비아 팁(1121a)은, 돌출된 비아 팁(1121a)이 도전성 필러(142) 내에 매립되도록 도전성 필러(142) 내로 연장된다. 시드(112s) 및 단자 시드(141)는 전도체(112)의 비아 팁(1121a)과 단자(140)의 도전성 필러(142) 사이에 개재될 수 있다. 솔더 캡(143)은 도금에 의해 또는 볼 드롭을 통해, 그리고 이에 이어지는 리플로우 공정에 의해 도전성 필러(142)의 하부측에 형성될 수 있다. 일부 실시예에서, 단자(140)의 높이는 대략 50 μm 내지 250 μm의 범위일 수 있다.
일부 실시예에서, 기판(110) 및 몸체(130)를 통한 싱귤레이션 공정이 분리된 개별 전자 소자(100)에 대해 수행될 수 있다.
도 3은 예시적인 전자 소자(200)의 단면도를 도시한다. 도 3에 도시된 실시예에서, 전자 소자(200)는 기판(210), 전자 컴포넌트(120), 몸체(130), 및 단자(140)를 포함할 수 있다.
전자 소자(200)는 전술한 전자 소자(100)와 유사할 수 있다. 예를 들어, 전자 소자(200)의 전자 컴포넌트(120), 몸체(130), 및 단자(140)는 도 1 또는 도 2의 전자 소자(100)에 대해 설명한 바와 유사할 수 있다. 전자 소자(200)의 기판(210)의 유전체(111, 113, 및 115) 및 전도체(212, 113, 및 114)는 전자 소자(100)의 기판(110)의 이에 상응하는 것과 유사할 수 있다. 전도체(212)는 전술한 시드(112s)와 유사할 수 있는 시드(212s)를 포함할 수 있다. 시드(112s)와 마찬가지로, 시드(212s)는 도금 시드(112b)를 포함할 수 있고, 또한 배리어 층(112a)과 유사할 수 있지만 비아 팁(1121a)의 바닥부를 덮을 필요가 없는 배리어 층(212a)을 포함할 수 있다.
기판(210), 몸체(130), 및 단자(240)는 전자 패키지(201) 또는 패키지(201)를 포함하거나 이로 지칭될 수 있다.
도 4a, 4b, 4ba, 4c, 및 4ca는 예시적인 전자 소자(200)를 제조하기 위한 예시적인 방법의 단면도를 도시한다.
도 4a는 제조 초기 단계에서의 전자 소자(200)의 단면도를 도시한다. 도 4a에 도시된 예에서, 전자 소자(200)가 제조될 수 있다. 도 4a에 도시된 전자 소자(200)는 도 2a 내지 도 2k에 대해 설명한 바와 같은 전자 소자(100)와 유사할 수 있다.
기판(210)은 전술한 전도체(112)와 유사한 전도체(212)를 포함할 수 있다. 전도체(212)는 배리어 층(212a) 또는 도금 시드(112b) 중 하나 이상을 갖는 시드(212s)를 포함할 수 있다. 일부 실시예에서, 배리어 층(212a)은 SiO2 또는 SiN과 같은 산화물 또는 질화물과 같은 유전체를 포함할 수 있고, 도금 시드(112b)는 Cu와 같은 전도체를 포함할 수 있다. 일부 실시예에서, 배리어 층(212a)의 두께는 대략 0.05 μm 내지 3 μm의 범위일 수 있고, 도금 시드(112b)의 두께는 대략 0.05 μm 내지 3 μm 의 범위일 수 있다. 일부 실시예에서, 배리어 층(212a) 및 도금 시드(112b)는 순차적으로 형성될 수 있다. 배리어 층(212a)은 PVD, CVD, PECVD 또는 ALD에 의해 형성될 수 있다. 도금 시드(112b)는 스퍼터링, CVD, MOCVD 또는 PVD에 의해 형성될 수 있다.
도 4b 및 도 4ba는 그 다음 제조 단계에서의 전자 소자(200)의 단면도를 도시한다. 도 4ba는 도 4b의 A 부분의 확대도를 도시한다.
도 4b 및 도 4ba에 도시된 실시예에서, 기판(210)의 돌출 비아(1121)의 비아 팁(1121a)을 덮는 비아 배리어 층(212a)의 제거가 도시되며, 여기에서 비아 팁(1121a) 및 도금 시드(112b)는 기판(210)의 하부측(211y)에서 노출될 수 있다.
비아 배리어 층(212a)은 유전체(111)의 개구부(111a)의 내벽과 전도체(112)의 돌출 비아(1121) 사이에 개재된 상태로 남아있을 수 있다. 예를 들어, 비아 배리어 층(212a)은 유전체(111)의 개구부(111a)의 내벽과 전도체(112)의 돌출 비아(1121)를 둘러싸는 도금 시드(112b) 사이에 개재된 상태로 남아있을 수 있다. 일부 실시예에서, 비아 팁(1121a)을 덮는 비아 배리어 층(212a)은 화학적 에칭 공정에 의해 제거될 수 있다. 예를 들어, 비아 배리어 층(212a)은 Ar 플라즈마를 이용하는 물리적 에칭 공정 또는 질산, 염산 또는 불산을 이용하는 화학적 에칭 공정에 의해 제거될 수 있다. 일부 실시예에서, 비아 팁(1121a)을 덮는 도금 시드(112b)는 또한 비아 팁(1121a)을 노출시키도록 제거될 수 있다.도 4b 및 도 4ba에 도시된 바와 같이, 돌출 비아(1121)는, 하부측(111y) 및 비아 팁(1121a)이 상이한 평면에 존재하도록, 유전체(111)의 하부측(111y)으로부터 바깥쪽으로 연장된다.
도 4c 및 도 4ca는 그 다음 제조 단계에서의 전자 소자(200)의 단면도를 도시한다. 도 4c 및 도 4ca에 도시된 실시예에서, 단자(140)는 기판(210)의 전도체(112)에 결합되어 제공될 수 있다. 예를 들어, 단자(140)는 전도체(212)의 돌출 비아(1121)의 비아 팁(1121a)에 결합될 수 있다. 돌출된 비아 팁(1121a)은, 돌출된 비아 팁(1121a)이 단자(140) 내에 매립되도록 단자(140) 내로 연장될 수 있다.
단자(140)는 도 2l에 대해 전술한 것과 유사한, 이에 상응하는 요소, 특징, 소재, 또는 제조 방법을 포함할 수 있다. 예를 들어, 단자(140)는 단자 시드(141), 도전성 필러(142) 또는 솔더 캡(143)을 포함할 수 있다. 일부 실시예에서, 단자(140)의 단자 시드(141)는 비아 팁(1121a)을 덮는 비아 팁(1121a) 또는 시드(212)와 결합될 수 있다. 일부 실시예에서, 도금 시드(112b)는 단자(140)의 단자 시드(141)와 비아 팁(1121a) 사이에 개재될 수 있다.
일부 실시예에서, 기판(210) 및 몸체(130)를 통한 싱귤레이션 공정이 분리된 개별 전자 소자(200)에 대해 수행될 수 있다.
본 개시는 특정 실시예에 대한 참조를 포함하지만, 당업자는 본 개시의 범위를 벗어나지 않으면서 다양한 변경이 이루어질 수 있고, 균등물로 대체될 수 있다는 것을 이해할 것이다. 또한, 본 개시의 범위를 벗어나지 않고 개시된 실시예에 대한 변형이 이루어질 수 있다. 따라서, 본 개시는 개시된 실시예에 한정되는 것이 아니라, 개시된 특허청구범위의 범위에 속하는 모든 예를 포함하는 것으로 의도된다.

Claims (20)

  1. 전자 소자로서, 기판, 전자 컴포넌트, 및 단자를 포함하되,
    상기 기판은,
    유전체 구조 상부측 및 상기 유전체 구조 상부측에 대향하는 유전체 구조 하부측을 갖는 유전체 구조; 및
    상기 유전체 구조 하부측으로부터 연장되는 돌출 비아를 포함하는 전도성 구조를 포함하고;
    상기 전자 컴포넌트는 상기 유전체 구조 상부측에서 상기 전도성 구조에 결합되고;
    상기 단자는 상기 돌출 비아가 상기 단자 내로 연장되도록 상기 돌출 비아에 결합되는, 전자 소자.
  2. 제1항에 있어서,
    유전체 구조는 개구부를 갖는 비아 유전체를 포함하고;
    전도성 구조는 상기 개구부를 따르는 시드를 포함하고;
    돌출 비아는 상기 개구부 내에 있고 유전체 구조 하부측으로부터 연장되는 비아 팁을 가지며;
    상기 시드는 상기 개구부의 측면과 돌출 비아 사이에 개재되는, 전자 소자.
  3. 제2항에 있어서,
    시드는 배리어 및 상기 배리어와 돌출 비아 사이에 개재되는 제1 도금 시드를 포함하는, 전자 소자.
  4. 제3항에 있어서,
    제1 도금 시드와 단자 사이에 개재되는 제2 도금 시드를 추가로 포함하되,
    상기 제2 도금 시드는 유전체 구조 하부측의 일부를 따라 연장되는, 전자 소자.
  5. 제3항에 있어서,
    배리어는 유전체를 포함하고;
    비아 팁에는 배리어가 없는, 전자 소자.
  6. 제3항에 있어서,
    배리어는 전도체를 포함하고;
    배리어는 비아 팁을 덮는, 전자 소자.
  7. 제1항에 있어서,
    돌출 비아는 둥근 형상의 비아 팁을 갖는, 전자 소자.
  8. 제1항에 있어서,
    단자는 필러 및 솔더 팁을 포함하고;
    비아 팁은 상기 필러 내로 연장되는, 전자 소자.
  9. 제1항에 있어서,
    전도성 구조는 돌출 비아로부터 연장되는 트레이스를 포함하는, 전자 소자.
  10. 제1항에 있어서,
    기판은 재배선 층(RDL) 기판을 포함하고;
    유전체 구조는 복수의 유전성 층을 포함하고;
    전도성 구조는 상기 복수의 유전성 층 사이에 매립된 트레이스를 포함하는, 전자 소자.
  11. 제1항에 있어서,
    유전체 구조 상부측 위에 있고 전자 컴포넌트의 적어도 일부를 덮는 몸체를 추가로 포함하는, 전자 소자.
  12. 전자 소자로서, 기판, 전자 컴포넌트, 몸체, 및 단자를 포함하되,
    상기 기판은,
    유전체 구조 상부측 및 상기 유전체 구조 상부측에 대향하는 유전체 구조 하부측을 갖는 유전체 구조로서,
    상기 유전체 구조는 상기 유전체 구조 하부측을 정의하는 비아 유전체를 포함하고;
    상기 비아 유전체는 개구부를 포함하는, 유전체 구조;
    및
    전도성 구조로서,
    상기 개구부 내에 있고, 상기 유전체 구조 하부측과 비아 팁이 서로 다른 평면에 존재하도록 상기 유전체 구조 하부측으로부터 바깥쪽으로 연장되는 비아 팁을 갖는, 돌출 비아;
    상기 비아 유전체와 상기 돌출 비아 사이의 개구부 표면 위의 시드; 및
    상기 유전체 구조 상부측에 위치하며 상기 돌출 비아에 결합되는 기판 내부 단자를 포함하는, 전도성 구조를 포함하고;
    상기 전자 컴포넌트는 상기 유전체 구조 상부측에서 상기 기판 내부 단자에 결합되고;
    상기 몸체는 상기 전자 컴포넌트를 캡슐화하고;
    상기 단자는 상기 돌출 비아에 결합되며;
    여기에서,
    상기 비아 팁은 상기 단자 내로 연장되는, 전자 소자.
  13. 제12항에 있어서,
    시드는 배리어 및 시드 층을 포함하고;
    상기 시드 층은 상기 배리어와 돌출 비아 사이에 개재되고;
    상기 시드 증은 비아 팁을 덮는, 전자 소자.
  14. 제12항에 있어서,
    전자 컴포넌트의 표면은 몸체로부터 노출되는, 전자 소자.
  15. 제12항에 있어서,
    돌출 비아는 도금 소재를 포함하고;
    비아 팁은 비아 유전체로부터 노출되는 측면 표면을 포함하고;
    단자는,
    상기 비아 팁의 측면 표면을 포함하여 비아 팁은 덮는 단자 시드; 및
    상기 단자 시드 위의 범프를 포함하는, 전자 소자.
  16. 제12항에 있어서,
    전자 컴포넌트는 컴포넌트 단자를 포함하고;
    상기 컴포넌트 단자는 기반 내부 단자에 부착되고;
    전자 소자는 상기 컴포넌트 단자와 기판 내부 단자 사이의 언더필을 포함하는, 전자 소자.
  17. 전자 소자를 제조하는 방법으로서,
    기판을 제공하는 단계이되, 상기 기판은,
    유전체 구조 상부측 및 상기 유전체 구조 상부측에 대향하는 유전체 구조 하부측을 갖는 유전체 구조로서,
    상기 유전체 구조는 상기 유전체 구조 하부측을 정의하는 비아 유전체를 포함하고;
    상기 비아 유전체는 개구부를 포함하는, 유전체 구조;
    및
    전도성 구조로서,
    상기 개구부 내에 있고, 상기 유전체 구조 하부측과 비아 팁이 서로 다른 평면에 존재하도록 상기 유전체 구조 하부측으로부터 바깥쪽으로 연장되는 비아 팁을 갖는, 돌출 비아;
    상기 비아 유전체와 상기 돌출 비아 사이의 개구부 표면 위의 시드; 및
    상기 유전체 구조 상부측에 위치하며 상기 돌출 비아에 결합되는 전도체를 포함하는, 전도성 구조를 포함하는, 단계;
    상기 전자 컴포넌트를 상기 유전체 구조 상부측에서 상기 전도체에 결합시키는 단계;
    상기 전자 컴포넌트를 캡슐화하는 몸체를 제공하는 단계; 및
    상기 돌출 비아에 결합되는 단자를 제공하는 단계를 포함하며;
    여기에서,
    상기 비아 팁은 상기 단자 내로 연장되는, 방법.
  18. 제17항에 있어서,
    기판을 제공하는 단계는,
    상부측을 갖는 캐리어를 제공하는 단계;
    상기 상부측 위에 높이를 갖는 비아 유전체를 제공하는 단계;
    비아 유전체에 개구부를 제공하는 단계로서, 상기 개구부는 상기 개구부 아래의 하부 유전체를 정의하도록 상기 높이보다 작은 깊이를 갖는, 단계;
    상기 개구부의 표면 위에 시드를 제공하는 단계;
    시드 위, 그리고 상기 개구부 내에 돌출 비아를 제공하는 단계;
    상기 캐리어를 제거하는 단계; 및
    하부 유전체를 포함하는 비아 유전체의 일부를 제거하여 비아 팁을 노출시키고 유전체 구조의 하부측을 정의하는 단계를 포함하는, 방법.
  19. 제17항에 있어서,
    기판을 제공하는 단계는 배리어 및 배리어 위의 시드 층을 포함하는 시드를 제공하는 단계를 포함하고;
    상기 배리어 층 및 상기 시드 층은 비아 팁을 덮는, 방법.
  20. 제17항에 있어서,
    기판을 제공하는 단계는 배리어 및 배리어 위의 시드 층을 포함하는 시드를 제공하는 단계를 포함하고;
    상기 시드 층은 비아 팁 위에 있지만 비아 팁의 적어도 일부는 상기 장벽으로부터 노출되는, 방법.
KR1020220172479A 2021-12-13 2022-12-12 전자 소자 및 전자 소자의 제조방법 KR20230090256A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/549,810 US12119319B2 (en) 2021-12-13 2021-12-13 Electronic devices and methods of manufacturing electronic devices
US17/549,810 2021-12-13

Publications (1)

Publication Number Publication Date
KR20230090256A true KR20230090256A (ko) 2023-06-21

Family

ID=86695015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220172479A KR20230090256A (ko) 2021-12-13 2022-12-12 전자 소자 및 전자 소자의 제조방법

Country Status (4)

Country Link
US (1) US12119319B2 (ko)
KR (1) KR20230090256A (ko)
CN (1) CN116264205A (ko)
TW (1) TW202329348A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
CN101728347B (zh) * 2008-10-22 2011-05-04 中芯国际集成电路制造(上海)有限公司 封装结构及其制造方法
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US20140273436A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Inc. Methods of forming barrier layers for conductive copper structures
US10269619B2 (en) * 2013-03-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale packaging intermediate structure apparatus and method
JP2014241320A (ja) * 2013-06-11 2014-12-25 ソニー株式会社 半導体装置、半導体装置の製造方法
JP6615701B2 (ja) * 2016-06-24 2019-12-04 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US11205607B2 (en) * 2020-01-09 2021-12-21 Nanya Technology Corporation Semiconductor structure and method of manufacturing thereof
KR20230013677A (ko) * 2021-07-16 2023-01-27 삼성전자주식회사 더미 패턴을 포함하는 반도체 패키지

Also Published As

Publication number Publication date
CN116264205A (zh) 2023-06-16
TW202329348A (zh) 2023-07-16
US12119319B2 (en) 2024-10-15
US20230187400A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
KR102586078B1 (ko) 반도체 디바이스 및 그 제조 방법
US12080682B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
KR20180108368A (ko) 반도체 장치 및 그 제조 방법
US11715699B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US11990411B2 (en) Device chip scale package including a protective layer
US11881458B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US11626337B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20240162131A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN108615710A (zh) 半导体装置及其制造方法
US11398455B2 (en) Semiconductor devices and related methods
US11158615B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US12119319B2 (en) Electronic devices and methods of manufacturing electronic devices
US20220068739A1 (en) Electrionic devices with interposer and redistribution layer
US20240006279A1 (en) Electronic devices and methods of manufacturing electronic devices
US11688657B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US12125832B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US11121077B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US20240249986A1 (en) Electronic devices and methods of manufacturing electronic devices
TW202416469A (zh) 電子裝置及製造電子裝置的方法