CN115333667B - 调整时序的方法和通信系统 - Google Patents
调整时序的方法和通信系统 Download PDFInfo
- Publication number
- CN115333667B CN115333667B CN202211243709.5A CN202211243709A CN115333667B CN 115333667 B CN115333667 B CN 115333667B CN 202211243709 A CN202211243709 A CN 202211243709A CN 115333667 B CN115333667 B CN 115333667B
- Authority
- CN
- China
- Prior art keywords
- communication module
- data
- clock signal
- communication
- path delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0676—Mutual
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本文公开一种调整时序的方法和通信系统。一种调整时序的方法，包括：判断第一通信模块向第二通信模块发送的数据信号的路径延时是否大于或等于第一阈值；当所述路径延时大于或等于第一阈值时，所述第一通信模块延迟第一时长发送数据信号，所述第二通信模块延迟第二时长接收所述数据信号；其中，所述第一阈值是第二通信模块接收数据的第二预定时刻与第一通信模块发送数据的第一预定时刻之间的时间差。本文的方案能够避免时钟频率升高对通信数据接收的不利影响。
Description
技术领域
本申请实施例涉及计算机通信领域，尤其涉及一种调整时序的方法和通信系统。
背景技术
在基于SPI（Serial Peripheral Interface，串行外设接口）协议的通信系统中，主机读取从机上的数据时，从机通常在一个SPI时钟周期的下降沿将数据放上数据线，主机通常在同一个SPI时钟周期的上升沿去数据线上读取该数据。
因此，主机读取数据的时刻与从机在数据线上放置数据的时刻之间相差半个SPI时钟周期。当SPI时钟频率较高且从机和主机之间的信号延时较大时，主机可能无法在预定时刻读取到数据。
发明内容
本申请实施例提供了一种调整时序的方法，包括：
判断第一通信模块向第二通信模块发送的数据信号的路径延时是否大于或等于第一阈值；
当所述路径延时大于或等于第一阈值时，所述第一通信模块延迟第一时长发送数据信号，所述第二通信模块延迟第二时长接收所述数据信号；
其中，所述第一阈值是第二通信模块接收数据的第二预定时刻与第一通信模块发送数据的第一预定时刻之间的时间差。
本申请实施例提供了一种调整时序的通信系统，包括：
第一通信模块，配置为当第一通信模块向第二通信模块发送的数据信号的路径延时大于或等于第一阈值时，延迟第一时长发送数据信号；
第二通信模块，配置为判断第一通信模块向第二通信模块发送的数据信号的路径延时是否大于或等于第一阈值；当所述路径延时大于或等于第一阈值时，延迟第二时长接收所述数据信号；
其中，所述第一阈值是第二通信模块接收数据的第二预定时刻与第一通信模块发送数据的第一预定时刻之间的时间差。
本申请实施例提供的调整时序的方法和通信系统，判断第一通信模块向第二通信模块发送的数据信号的路径延时是否大于或等于第一阈值；当所述路径延时大于或等于第一阈值时，所述第一通信模块延迟第一时长发送数据信号，所述第二通信模块延迟第二时长接收所述数据信号。上述实施例提供的调整时序的方法和通信系统能够避免时钟频率升高对通信数据接收的不利影响。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为本申请实施例的一种调整时序的方法流程图；
图2为本申请实施例的一种调整时序前后的时序对比示意图；
图3为本申请实施例的一种确定第一时长和第二时长的方法流程图；
图4为本申请实施例的一种调整时序的通信系统的结构示意图。
具体实施方式
本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由所附权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由所附权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
本申请实施例提供了一种调整时序的方法。如图1所示，一种调整时序的方法，包括：
步骤S10，判断第一通信模块向第二通信模块发送的数据信号的路径延时是否大于或等于第一阈值；
步骤S20，当所述路径延时大于或等于第一阈值时，所述第一通信模块延迟第一时长发送数据信号，所述第二通信模块延迟第二时长接收所述数据信号；
其中，所述第一阈值是第二通信模块接收数据的第二预定时刻与第一通信模块发送数据的第一预定时刻之间的时间差。
本申请实施例提供的调整时序的方法，判断第一通信模块向第二通信模块发送的数据信号的路径延时是否大于或等于第一阈值；当所述路径延时大于或等于第一阈值时，所述第一通信模块延迟第一时长发送数据信号，所述第二通信模块延迟第二时长接收所述数据信号。上述实施例提供的调整时序的方法能够避免时钟频率升高对通信数据接收的不利影响。
在一些示例性的实施方式中，判断第一通信模块向第二通信模块发送的数据信号的路径延时是否大于或等于第一阈值，包括：
第一通信模块在第一预定时刻发送数据，第二通信模块在第二预定时刻接收数据；
如果所述第二通信模块成功接收到数据，则判定第一通信模块向第二通信模块发送的数据信号的路径延时小于第一阈值；
如果所述第二通信模块未接收到数据，则判定第一通信模块向第二通信模块发送的数据信号的路径延时大于或等于第一阈值。
在一些示例性的实施方式中，所述第一通信模块和第二通信模块基于串行外设接口SPI协议进行通信；第一通信模块工作在从机模式，第二通信模块工作在主机模式。在其他的实施方式中，所述第一通信模块和第二通信模块也可以基于其他的通信协议进行通信。
在一些示例性的实施方式中，所述第一阈值是SPI时钟信号的半个周期。
在一些示例性的实施方式中，所述第一预定时刻是SPI时钟信号的下降沿，所述第二预定时刻是SPI时钟信号的上升沿，所述第二预定时刻比所述第一预定时刻晚SPI时钟信号的半个周期。
在一些示例性的实施方式中，第一时长t1是第一系统时钟信号的周期tck1的b倍：t1=b*tck1；其中，b为正整数；第一系统时钟信号是第一通信模块的系统时钟信号。
在一些示例性的实施方式中，第二时长t2是第一通信模块和第二通信模块之间通信用的参考时钟信号的周期tck_ref的a倍：t2==a*tck_ref；a为正整数；tck1<tck_ref。
如图2所示，现有技术中第一通信模块和第二通信模块基于SPI协议进行通信。第一通信模块工作在从机模式，第二通信模块工作在主机模式。第二通信模块希望读取第一通信模块上的数据。第二通信模块使能第一通信模块的片选信号CS（低电平有效），然后在MOSI（主机输出从机输入）线上向第一通信模块发送控制命令c0和c1，接着发送读地址a0-a7。在整个通信过程中，第二通信模块还向第一通信模块发送通信用的参考时钟信号，也即SPI时钟信号（SCK）。第一通信模块接收到读地址信号后，在地址信号发送完成后的第一个SPI时钟信号周期内发送第一个数据d0，第一通信模块发送数据d0的第一预定时刻TY1为SPI时钟信号的下降沿，第一通信模块在SPI时钟信号的下降沿将数据放在MISO（主机输入从机输出）线上。第二通信模块在同一个SPI时钟信号周期内接收数据，第二通信模块接收数据的第二预定时刻TY2为SPI时钟信号的上升沿，第二通信模块在SPI时钟信号的上升沿从MISO线上接收数据d0。
假设SPI时钟信号的周期tck_ref是第一系统时钟信号的周期tck1的10倍，也即tck_ref=10tck1，第一阈值t0是第二通信模块接收数据的第二预定时刻TY2与第一通信模块发送数据的第一预定时刻TY1之间的时间差，第一阈值t0是半个SPI时钟信号周期：t0=1/2tck_ref。假设路径延时ts=0.8tck_ref，由于路径延时ts大于半个SPI时钟信号周期，因此第二通信模块在第二预定时刻TY2无法接收到第一通信模块发送的第一个数据d0。
如图2所示，采用本申请实施例的调整时序的方法后，第二通信模块延迟第二时长t2接收所述数据信号， t2等于一个SPI时钟信号周期，第二延时时刻T2=TY2+t2，第二通信模块在地址信号发送完成后的第二个SPI时钟信号周期内，在SPI时钟信号的上升沿从MISO线接收数据。
第一通信模块接收到读地址信号后，延迟第一时长t1发送数据信号，第一通信模块在第一延时时刻T1将数据放在MISO线上，T1=TY1+t1。因为t2=ts+t1，t2=tck_ref，ts=0.8tck_ref，所以t1=0.2tck_ref=2tck1。
采用本申请实施例的调整时序的方法后，第一通信模块延迟2个第一系统时钟周期发送数据，第二通信模块延迟1个SPI时钟信号周期接收数据。如果第一通信模块向第二通信模块发送的数据信号的路径延时更大，或者SPI时钟信号周期变短，则第二通信模块可以通过延迟更多的SPI时钟信号周期保障正确接收到数据。
在一些示例性的实施方式中，所述方法还包括：
改变a和b的取值不断测试第二通信模块是否能够成功接收到第一通信模块延迟发送的数据，根据测试结果确定第一时长和第二时长。
在一些示例性的实施方式中，如图3所示，所述改变a和b的取值不断测试第二通信模块是否能够成功接收到第一通信模块延迟发送的数据，根据测试结果确定第一时长和第二时长，包括执行以下步骤a-g：
步骤a：初始化正整数a和b：设置a=1；b=1；
步骤b：第二通信模块向第一通信模块发送读地址信号，第一通信模块延迟b个第一系统时钟周期发送数据，第二通信模块延迟a个参考信号时钟周期tck_ref接收数据；
步骤c：判断第二通信模块是否成功接收到数据，是则执行步骤g，否则执行步骤d；
步骤d：判断b是否大于或等于最大值max_b，是则执行步骤f，否则执行步骤e；
其中，最大值max_b=tck_ref/tck1；
步骤e：b增加1，转到步骤b；
步骤f：a增加1，设置b=1，转到步骤b；
步骤g：将第一时长t1设置为b个第一系统时钟周期：t1=b*tck1；将第二时长t2设置为a个参考信号时钟周期：t2=a*tck_ref；结束。
本申请实施例提供了一种调整时序的通信系统。如图4所示，一种调整时序的通信系统，包括：
第一通信模块100，配置为当第一通信模块向第二通信模块发送的数据信号的路径延时大于或等于第一阈值时，延迟第一时长发送数据信号；
第二通信模块200，配置为判断第一通信模块向第二通信模块发送的数据信号的路径延时是否大于或等于第一阈值；当所述路径延时大于或等于第一阈值时，延迟第二时长接收所述数据信号；
其中，所述第一阈值是第二通信模块接收数据的第二预定时刻与第一通信模块发送数据的第一预定时刻之间的时间差。
本申请实施例提供的调整时序的通信系统包括第一通信模块和第二通信模块，第二通信模块判断第一通信模块向第二通信模块发送的数据信号的路径延时是否大于或等于第一阈值；当所述路径延时大于或等于第一阈值时，第二通信模块延迟第二时长接收所述数据信号，第一通信模块延迟第一时长发送数据信号。上述实施例提供的调整时序的通信系统能够避免时钟频率升高对通信数据接收的不利影响。
在一些示例性的实施方式中，第二通信模块，配置为采用以下方式判断第一通信模块向第二通信模块发送的数据信号的路径延时是否大于或等于第一阈值：
第二通信模块在第二预定时刻接收第一通信模块在第一预定时刻发送的数据；
如果所述第二通信模块成功接收到数据，则判定第一通信模块向第二通信模块发送的数据信号的路径延时小于第一阈值；
如果所述第二通信模块未接收到数据，则判定第一通信模块向第二通信模块发送的数据信号的路径延时大于或等于第一阈值。
在一些示例性的实施方式中，所述第一通信模块和第二通信模块基于串行外设接口SPI协议进行通信；第一通信模块工作在从机模式，第二通信模块工作在主机模式。在其他的实施方式中，所述第一通信模块和第二通信模块也可以基于其他的通信协议进行通信。
在一些示例性的实施方式中，所述第一阈值是SPI时钟信号的半个周期。
在一些示例性的实施方式中，所述第一预定时刻是SPI时钟信号的下降沿，所述第二预定时刻是SPI时钟信号的上升沿，所述第二预定时刻比所述第一预定时刻晚SPI时钟信号的半个周期。
在一些示例性的实施方式中，第一时长t1是第一系统时钟信号的周期tck1的b倍：t1=b*tck1；其中，b为正整数；第一系统时钟信号是第一通信模块的系统时钟信号。
在一些示例性的实施方式中，第二时长t2是第一通信模块和第二通信模块之间通信用的参考时钟信号的周期tck_ref的a倍：t2==a*tck_ref；a为正整数；tck1<tck_ref。
在一些示例性的实施方式中，第一时长和第二时长是通过改变a和b的取值不断测试第二通信模块是否能够成功接收到第一通信模块延迟发送的数据，根据测试结果确定的。
本领域普通技术人员可以理解，上文中所公开的装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质（或非暂时性介质）和通信介质（或暂时性介质）。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息（诸如计算机可读指令、数据结构、程序模块或其他数据）的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘（DVD）或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
Claims (7)
1.一种调整时序的方法，包括：
判断第一通信模块向第二通信模块发送的数据信号的路径延时是否大于或等于第一阈值；
当所述路径延时大于或等于第一阈值时，所述第一通信模块延迟第一时长t1发送数据信号，所述第二通信模块延迟第二时长t2接收所述数据信号；
其中，所述第一阈值是第二通信模块接收数据的第二预定时刻与第一通信模块发送数据的第一预定时刻之间的时间差；
第一时长t1是第一系统时钟信号的周期tck1的b倍：t1=b*tck1；其中，b为正整数；第一系统时钟信号是第一通信模块的系统时钟信号；
第二时长t2是第一通信模块和第二通信模块之间通信用的参考时钟信号的周期tck_ref的a倍：t2=a*tck_ref；a为正整数；tck1<tck_ref。
2.如权利要求1所述的方法，其特征在于：
判断第一通信模块向第二通信模块发送的数据信号的路径延时是否大于或等于第一阈值，包括：
第一通信模块在第一预定时刻发送数据，第二通信模块在第二预定时刻接收数据；
如果所述第二通信模块成功接收到数据，则判定第一通信模块向第二通信模块发送的数据信号的路径延时小于第一阈值；
如果所述第二通信模块未接收到数据，则判定第一通信模块向第二通信模块发送的数据信号的路径延时大于或等于第一阈值。
3.如权利要求1所述的方法，其特征在于，所述方法还包括：
改变a和b的取值不断测试第二通信模块是否能够成功接收到第一通信模块延迟发送的数据，根据测试结果确定第一时长和第二时长。
4.如权利要求1-3中任一项所述的方法，其特征在于：
所述第一通信模块和第二通信模块基于串行外设接口SPI协议进行通信；第一通信模块工作在从机模式，第二通信模块工作在主机模式。
5.如权利要求4所述的方法，其特征在于：
所述第一阈值是SPI时钟信号的半个周期。
6.一种调整时序的通信系统，包括：
第一通信模块，配置为当第一通信模块向第二通信模块发送的数据信号的路径延时大于或等于第一阈值时，延迟第一时长发送数据信号；
第二通信模块，配置为判断第一通信模块向第二通信模块发送的数据信号的路径延时是否大于或等于第一阈值；当所述路径延时大于或等于第一阈值时，延迟第二时长接收所述数据信号；
其中，所述第一阈值是第二通信模块接收数据的第二预定时刻与第一通信模块发送数据的第一预定时刻之间的时间差；
第一时长t1是第一系统时钟信号的周期tck1的b倍：t1=b*tck1；其中，b为正整数；第一系统时钟信号是第一通信模块的系统时钟信号；
第二时长t2是第一通信模块和第二通信模块之间通信用的参考时钟信号的周期tck_ref的a倍：t2=a*tck_ref；a为正整数；tck1<tck_ref。
7.如权利要求6所述的通信系统，其特征在于：
所述第一通信模块和第二通信模块基于串行外设接口SPI协议进行通信；第一通信模块工作在从机模式，第二通信模块工作在主机模式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211243709.5A CN115333667B (zh) | 2022-10-12 | 2022-10-12 | 调整时序的方法和通信系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211243709.5A CN115333667B (zh) | 2022-10-12 | 2022-10-12 | 调整时序的方法和通信系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115333667A CN115333667A (zh) | 2022-11-11 |
| CN115333667B true CN115333667B (zh) | 2023-01-24 |
Family
ID=83914898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211243709.5A Active CN115333667B (zh) | 2022-10-12 | 2022-10-12 | 调整时序的方法和通信系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115333667B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1787427A (zh) * | 2004-12-10 | 2006-06-14 | 大唐移动通信设备有限公司 | 利用随路时钟信号调整接收数据延迟不一致的方法 |
| US7831856B1 (en) * | 2008-04-03 | 2010-11-09 | Lattice Semiconductor Corporation | Detection of timing errors in programmable logic devices |
| CN110389924A (zh) * | 2018-04-19 | 2019-10-29 | 大唐移动通信设备有限公司 | 一种串行总线装置及设置方法 |
| CN114328347A (zh) * | 2021-12-17 | 2022-04-12 | 上海爱信诺航芯电子科技有限公司 | 一种提高spi总线频率的方法 |
| CN114548006A (zh) * | 2022-02-24 | 2022-05-27 | 海光信息技术股份有限公司 | 集成电路的验证方法、装置、电子设备、存储介质 |
| CN115113686A (zh) * | 2022-04-25 | 2022-09-27 | 腾讯科技（深圳）有限公司 | 时序调整方法和装置、存储介质及电子设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9001594B2 (en) * | 2012-07-06 | 2015-04-07 | Micron Technology, Inc. | Apparatuses and methods for adjusting a path delay of a command path |
| US8928383B2 (en) * | 2013-03-15 | 2015-01-06 | Analog Devices, Inc. | Integrated delayed clock for high speed isolated SPI communication |
| US8943256B1 (en) * | 2013-08-08 | 2015-01-27 | Cypress Semiconductor Corporation | Serial data intermediary device, and related systems and methods |
| US11061431B2 (en) * | 2018-06-28 | 2021-07-13 | Micron Technology, Inc. | Data strobe multiplexer |
| CN111597134A (zh) * | 2020-05-21 | 2020-08-28 | 北京集创北方科技股份有限公司 | 数据传输装置及方法 |
-
2022
- 2022-10-12 CN CN202211243709.5A patent/CN115333667B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1787427A (zh) * | 2004-12-10 | 2006-06-14 | 大唐移动通信设备有限公司 | 利用随路时钟信号调整接收数据延迟不一致的方法 |
| US7831856B1 (en) * | 2008-04-03 | 2010-11-09 | Lattice Semiconductor Corporation | Detection of timing errors in programmable logic devices |
| CN110389924A (zh) * | 2018-04-19 | 2019-10-29 | 大唐移动通信设备有限公司 | 一种串行总线装置及设置方法 |
| CN114328347A (zh) * | 2021-12-17 | 2022-04-12 | 上海爱信诺航芯电子科技有限公司 | 一种提高spi总线频率的方法 |
| CN114548006A (zh) * | 2022-02-24 | 2022-05-27 | 海光信息技术股份有限公司 | 集成电路的验证方法、装置、电子设备、存储介质 |
| CN115113686A (zh) * | 2022-04-25 | 2022-09-27 | 腾讯科技（深圳）有限公司 | 时序调整方法和装置、存储介质及电子设备 |
Non-Patent Citations (1)
| Title |
|---|
| "高带宽传感器应用中的SPI隔离";Mark Cantrell;《今日电子》;20141215(第12期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115333667A (zh) | 2022-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9792173B2 (en) | Interface control circuit, memory system, and method of controlling an interface control circuit | |
| KR102401875B1 (ko) | 입력 수신기를 위한 타이밍 제어 | |
| US10970243B2 (en) | Front end serial bus automatic bus park tri-state activation | |
| US20070018708A1 (en) | Method and apparatus for determining optimal delay time and computer-readable storage medium storing optimal delay time determining program | |
| KR101617374B1 (ko) | 에러 검출 기법들에 의거한 메모리 쓰기 타이밍의 조정 | |
| US20100169702A1 (en) | Memory control apparatus, memory optimization program product, and memory optimization method | |
| US7246250B2 (en) | Memory device controls delay time of data input buffer in response to delay control information based on a position of a memory device received from memory controller | |
| US20190189226A1 (en) | Link training mechanism by controlling delay in data path | |
| CN110768664B (zh) | 数据采样方法和装置 | |
| CN115542131A (zh) | 一种芯片测试方法及电路 | |
| CN112309452A (zh) | 前景自动校准数据接收窗口的方法及相关装置 | |
| CN115333667B (zh) | 调整时序的方法和通信系统 | |
| US10573360B1 (en) | Method and apparatus for adaptable phase training of high frequency clock signaling for data capture | |
| CN114327267A (zh) | 一种闪存控制器、延迟调整方法及存储设备 | |
| CN110197679B (zh) | 半导体器件和包括其的半导体系统及其操作方法 | |
| US20110185218A1 (en) | Adjustment of Write Timing Based on a Training Signal | |
| US20200233832A1 (en) | Method for training multichannel data receiver timing | |
| US10388402B2 (en) | Memory system and memory control method | |
| US10095263B1 (en) | Apparatus and method for calibrating signal synchronization | |
| US10637638B2 (en) | Semiconductor apparatus for transmitting and receiving a signal in synchronization with a clock signal | |
| US20190267058A1 (en) | Semiconductor device, semiconductor system including the semiconductor device, and method of operating the semiconductor device and system | |
| TW201926353A (zh) | 校正記憶體模組之讀/寫資料的時序的方法及其系統 | |
| US10867648B2 (en) | Memory system and operating method thereof | |
| CN117457041B (zh) | 一种适用于门控时钟信号的训练装置和训练方法 | |
| US6587395B2 (en) | System to set burst mode in a device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230414 Address after: 10 Jialeng Road, Singapore # 09-11 Patentee after: Shenglong (Singapore) Pte. Ltd. Address before: 1605, floor 16, No. 9, North Fourth Ring West Road, Haidian District, Beijing 100080 Patentee before: SUNLUNE TECHNOLOGY DEVELOPMENT (BEIJING) Co.,Ltd. |
|
| TR01 | Transfer of patent right |