CN115314049A - 一种基于电压抬升技术的全摆幅输入电压时间转换器 - Google Patents

Abstract

本发明属于集成电路技术领域，具体为一种基于电压抬升技术的全摆幅输入电压时间转换器。本发明电压时间转换电路由差分结构组成，包括工作方式和电路连接完全相同的两个单端电路：P端和N端；每个单端结构包括：电压抬升采样模块、放电电流源、阈值电压检测模块；电压输入信号V_inP和V_inN依次经过级联的电压抬升采样模块、放电电流源和阈值电压检测模块，最终产生时间输出信号start和stop；本发明通过前端的电压抬升采样模块，将输入信号整体向上进行电平移位，保证电流镜中的晶体管在放电过程中始终处于饱和区范围，可以将输入信号摆幅扩宽至全摆幅，大大提高了电压时间转换器的线性度和输出时间范围。

Description

一种基于电压抬升技术的全摆幅输入电压时间转换器

技术领域

本发明属于集成电路技术领域，具体涉及一种全摆幅输入电压时间转换器。

背景技术

随着半导体工艺的不断进步以及电源电压不断降低，传统电压域模数转换器的设计开始变得越来越具有挑战性，而时间域模数转换器由于其数字电路为主、时间高速量化的特性，不断获得人们的关注。时间域模数转换器由电压时间转换器和时间数字转换器组成，电压时间转换器完成从模拟域到时间域的转换，将差分输入电压转化为两个时钟上升沿；时间数字转换器将得到的两个时间信号之间的时间差值量化为数字码值。电压时间转换器作为时间域模数转换器的前端电路，性能影响整个时间域模数转换器。一般来说，电压时间转换器的输入范围越小，越有利于线性度的保持，但是输入摆幅过小会导致转换速率降低，限制了时间域模数转换器的高速应用。如何在保证线性度不变的前提下，尽可能提高输入摆幅，是目前电压时间转换器的设计瓶颈。

发明内容

本发明的目的在于提出一种高线性度、全摆幅输入的电压时间转换器。

本发明提供的全摆幅输入电压时间转换器，是基于电压抬升技术的，由差分结构组成，如图1所示，包括工作方式和电路连接完全相同的两个单端电路：P端（100）和N端（200）；以P端电路（100）为例，每个单端结构具体包括：电压抬升采样模块（110）、放电电流源（120）、阈值电压检测模块（130）；其中电压输入信号V_inP和V_inN依次经过级联的电压抬升采样模块（110）、放电电流源（120）和阈值电压检测模块（130），最终产生时间输出信号start和stop；其工作原理为，输入电压V_inP被电压抬升采样模块采样，并通过不同时序的控制以及电压V₁、V₂的组合，得到抬升后的电压VP，然后放电电流源对VP节点进行放电操作，阈值电压检测模块检测VP节点的电位状态，当电位低于阈值电压V_th时，输出信号电平由低到高翻转，产生上升沿时间信号start。

所述电压抬升采样模块（110），如图3所示，单端结构包含时序ck0控制的开关S₀（111）、时序ck1控制的开关S₁（112）、时序ck2n控制的开关S₂（113）和一个采样电容C_S（114），其中：

开关S₀一端连接直流电压V₁，一端连接采样电容C_S的上极板；开关S₁一端连接输入电压V_inP，一端连接采样电容C_S的下极板；开关S₁一端连接直流电压V₂，一端连接采样电容C_S的下极板。

所述电压抬升采样模块（110）中的开关S₀（111），采用传输门结构，包括一个PMOS晶体管和一个NMOS晶体管组成，并且这两个晶体管由高电压驱动，其中：

PMOS晶体管的源端和NMOS晶体管的漏端相连，共同接至节点VP；PMOS晶体管的漏端和NMOS晶体管的源端相连，共同接至直流电压V₁；NMOS晶体管的栅端接时钟ck0，PMOS晶体管的栅端接时钟ck0n，ck0n是ck0的反相相位；当ck0为高电平时，开关S₀导通，直流电压V₁连接到采样电容C_S的上极板，当ck0为低电平时，开关S₀关断。

所述电压抬升采样模块（110）中的开关S₁（112），采用栅压自举开关结构外加一个虚拟NMOS晶体管，其中：

开关S₁的采样晶体管的源端分别连接差分输入电压V_inP和V_inN，与虚拟NMOS晶体管的源端，漏端连接采样电容C_S的下极板，P端虚拟NMOS晶体管的漏端连接到N端开关S₁的采样晶体管的漏端，N端虚拟NMOS晶体管的漏端连接到P端开关S₁的采样晶体管的漏端，N端和P端两个虚拟NMOS晶体管的栅端相连接到地；采样相位由ck1控制，当ck1为高电平时，开关S₁导通，差分输入电压被采样到采样电容C_S的下极板，当ck1为低电平时，开关S₁关断。

所述电压抬升采样模块（110）中的开关S₂（113），采用单个NMOS晶体管，当ck2n为高电平时，开关S₂导通，直流电压V₂连接到采样电容C_S的下极板，当ck2n为低电平时，开关S₁关断。其中，ck2n是ck2的反相相位。

以P端电路（100）为例，其工作流程为：首先ck0为高电平，开关S₀导通，直流电压V₁连接到采样电容C_S的上极板；然后ck1为高电平，开关S₁导通，输入电压V_inP被采样到采样电容C_S的下极板；然后ck0为低电平，开关S₀关断，之后ck1为低电平，开关S₁关断；然后ck2n为高电平，开关S₂导通，直流电压V₂连接到采样电容C_S的下极板，得到抬升后的电压VP；然后ck3为高电平，控制放电电流源（120）对VP节点进行放电操作，阈值电压检测模块（130）检测VP节点的电位状态，当电位低于阈值电压V_th时，输出信号电平由低到高翻转，产生上升沿时间信号start。

所述放电电流源（120）包括一个时序ck3控制的NMOS晶体管和共源共栅电流镜；其中，当ck3为高电平时，NMOS晶体管导通，共源共栅电流镜对VP节点进行放电；当ck3为低电平时，NMOS晶体管截止，共源共栅电流镜不工作。其中：

共源共栅电流镜由4个NMOS晶体管组成，如图4所示，第一晶体管的漏极连接输入参考电流，栅极和漏极相连，并连接第三晶体管的栅极，源极连接到第二晶体管的漏极；第二晶体管的漏极与栅极相连，并连接第四晶体管的栅极，源极接地；第三晶体管的漏极连接到时序ck3控制的NMOS晶体管的源极，源极连接第四晶体管的漏极；第四晶体管的源极接地；时序ck3控制的NMOS晶体管漏极连接到节点VP，栅极连接时钟相位ck3。

所述阈值电压检测模块（130）由两个PMOS晶体管P1、P2和四个NMOS晶体管N1、N2、N3、N4组成，如图5所示，其中：

P1、P2的源极接VDD，P1和P2的栅极相连，并连接到P1的漏极，P1的漏极连接到N1的漏极，P2的漏极连接到N2的漏极，并连接到一个反相器的输入，反相器的输出即为时钟信号start或stop；N1的栅极连接节点VP或者VN，N2的栅极连接阈值电压V_th，N1与N2的源极相连，并连接到N3的漏极，N3的栅极连接时序ck3，源极连接N4的漏极，N4的栅极连接偏置电压V_b，源极接地。

所述电压时间转换器的整个工作过程采用四相时序控制，如图2所示，ck0占时钟周期的五分之一，ck0、ck1和ck2的时钟上升沿为同一时刻，ck1的时钟下降沿比ck0的时钟下降沿延后10ps，ck2的时钟下降沿比ck1的时钟下降沿延后10ps，ck2n是ck2的反相相位；ck3的时钟上升沿比ck2n的时钟上升沿延后80ps，ck3的时钟下降沿与ck0的时钟上升沿为同一时刻。

进一步地，开关S₀（111）的两个晶体管采用高电压驱动，其余所有晶体管均采用标准电压驱动。

本发明提出的采用电压抬升技术的全摆幅输入电压时间转换器，通过前端的电压抬升采样模块，将输入信号整体向上进行电平移位，抬升后得到的节点电压为：

V _P = V ₁ ＋V ₂ －V _inP，(1)

V _N = V ₁ ＋V ₂ －V _inN， (2)

保证电流镜中的晶体管在放电过程中始终处于饱和区范围，可以将输入信号摆幅扩宽至全摆幅，大大提高了电压时间转换器的线性度和输出时间范围。

附图说明

图1为本发明的采用电压抬升技术的全摆幅输入电压时间转换器架构示意图。

图2为电压时间转换器中四相完整控制时序图。

图3为全差分输入电压抬升采样模块电路示意图。

图4为共源共栅电流镜电路示意图。

图5为阈值电压检测模块电路示意图。

具体实施方式

下面结合附图，对本发明采用电压抬升技术的全摆幅输入电压时间转换器进一步进行说明。值得注意的是，本发明提供的具有全摆幅输入的电压时间转换器可以有许多不同的指标以及性能的实现方式，也可以有多种应用场景。下文的实施仅为本发明提供一个典型的实现电路，仅用以说明本发明的形成与使用，并非用以限定本发明。

本发明提供的高线性度、全摆幅输入的电压时间转换器及其内部模块电路，一个实施实例为采样率1GS/s、差分输入电压1.8V的电压时间转换器，作为时间域模数转换器的前端电路。为了满足时间域模数转换器10位分辨率的要求，电压时间转换器的单端采样电容为500fF。该实例中，标准电源电压为0.9V，驱动开关S₀的高电源电压为2.5V。直流电压V₁设置成500mV，直流电压V₂设置成900mV，将满摆幅输入电压-0.9V—0.9V抬升到0.5V—1.4V。

采样率1GHz，其中时序安排为：ck0占时钟周期的五分之一，ck1高电平时间为200ps，ck2的下降沿到ck3的上升沿期间为80ps,ck0、ck1和ck2的时钟上升沿为同一时刻，ck1的时钟下降沿比ck0的时钟下降沿延后10ps，ck2的时钟下降沿比ck1的时钟下降沿延后10ps，ck2n是ck2的反相相位；ck3的时钟上升沿比ck2n的时钟上升沿延后80ps，ck3的时钟下降沿与ck0的时钟上升沿为同一时刻，ck3高电平时间为700ps，。

在该实例中，本发明提出的采用电压抬升技术的全摆幅输入电压时间转换器，通过前端的电压抬升采样模块，将输入信号整体向上进行电平移位，保证电流镜中的晶体管在放电过程中始终处于饱和区范围，可以将输入信号摆幅扩宽至全摆幅，大大提高了电压时间转换器的线性度和输出时间范围。而且开关S₀的两个交叉耦合的虚拟晶体管消除了高频工作时寄生电容引入的馈通效应，提高了采样的线性度。

本发明的内容及优点虽然已详细揭示如上，然而必须说明的是，本发明的范围并不受限于说明书中所描述的方法及步骤等特定实施例，在不脱离本发明的精神和范围内，任何本领域普通技术人员皆可根据本发明所揭示的内容做出许多变形和修改，这些也应视为本发明的保护范围。

Claims (8)

1.一种基于电压抬升技术的全摆幅输入电压时间转换器，其特征在于，由差分结构组成，包括工作方式和电路连接完全相同的两个单端电路：P端（100）和N端（200）；每个单端结构具体包括：电压抬升采样模块（110）、放电电流源（120）、阈值电压检测模块（130）；其中电压输入信号V_inP和V_inN依次经过级联的电压抬升采样模块（110）、放电电流源（120）和阈值电压检测模块（130），最终产生时间输出信号start和stop；

所述电压抬升采样模块（110），包含时序ck0控制的开关S₀（111）、时序ck1控制的开关S₁（112）、时序ck2n控制的开关S₂（113）和一个采样电容C_S（114），其中：

开关S₀一端连接直流电压V₁，一端连接采样电容C_S的上极板；开关S₁一端连接输入电压V_inP，一端连接采样电容C_S的下极板；开关S₁一端连接直流电压V₂，一端连接采样电容C_S的下极板；

所述放电电流源（120）包括一个时序ck3控制的NMOS晶体管和共源共栅电流镜；其中，当ck3为高电平时，NMOS晶体管导通，共源共栅电流镜对VP节点进行放电；当ck3为低电平时，NMOS晶体管截止，共源共栅电流镜不工作；

所述阈值电压检测模块（130）由两个PMOS晶体管P1、P2和四个NMOS晶体管N1、N2、N3、N4组成，其中：

P1、P2的源极接VDD，P1和P2的栅极相连，并连接到P1的漏极，P1的漏极连接到N1的漏极，P2的漏极连接到N2的漏极，并连接到一个反相器的输入，反相器的输出即为时钟信号start或stop；N1的栅极连接节点VP或者VN，N2的栅极连接阈值电压V_th，N1与N2的源极相连，并连接到N3的漏极，N3的栅极连接时序ck3，源极连接N4的漏极，N4的栅极连接偏置电压V_b，源极接地。

2.根据权利要求1所述的全摆幅输入电压时间转换器，其特征在于，所述电压抬升采样模块（110）中，所述开关S₀（111）采用传输门结构，包括一个PMOS晶体管和一个NMOS晶体管组成，并且这两个晶体管由高电压驱动，其中：

PMOS晶体管的源端和NMOS晶体管的漏端相连，共同接至节点VP；PMOS晶体管的漏端和NMOS晶体管的源端相连，共同接至直流电压V₁；NMOS晶体管的栅端接时钟ck0，PMOS晶体管的栅端接时钟ck0n，ck0n是ck0的反相相位；当ck0为高电平时，开关S₀导通，直流电压V₁连接到采样电容C_S的上极板，当ck0为低电平时，开关S₀关断。

3.根据权利要求2所述的全摆幅输入电压时间转换器，其特征在于，所述电压抬升采样模块（110）中，所述开关S₁（112），采用栅压自举开关结构外加一个虚拟NMOS晶体管，其中：

开关S₁的采样晶体管的源端分别连接差分输入电压V_inP和V_inN，与虚拟NMOS晶体管的源端，漏端连接采样电容C_S的下极板，P端虚拟NMOS晶体管的漏端连接到N端开关S₁的采样晶体管的漏端，N端虚拟NMOS晶体管的漏端连接到P端开关S₁的采样晶体管的漏端，N端和P端两个虚拟NMOS晶体管的栅端相连接到地；采样相位由ck1控制，当ck1为高电平时，开关S₁导通，差分输入电压被采样到采样电容C_S的下极板，当ck1为低电平时，开关S₁关断。

4.根据权利要求3所述的全摆幅输入电压时间转换器，其特征在于，所述电压抬升采样模块（110）中，所述开关S₂（113）采用单个NMOS晶体管，当ck2n为高电平时，开关S₂导通，直流电压V₂连接到采样电容C_S的下极板，当ck2n为低电平时，开关S₁关断；

其中，ck2n是ck2的反相相位。

5.根据权利要求4所述的全摆幅输入电压时间转换器，其特征在于，其工作流程为：首先ck0为高电平，开关S₀导通，直流电压V₁连接到采样电容C_S的上极板；然后ck1为高电平，开关S₁导通，输入电压V_inP被采样到采样电容C_S的下极板；然后ck0为低电平，开关S₀关断，之后ck1为低电平，开关S₁关断；然后ck2n为高电平，开关S₂导通，直流电压V₂连接到采样电容C_S的下极板，得到抬升后的电压VP；然后ck3为高电平，控制放电电流源（120）对VP节点进行放电操作，阈值电压检测模块（130）检测VP节点的电位状态，当电位低于阈值电压V_th时，输出信号电平由低到高翻转，产生上升沿时间信号start。

6.根据权利要求4所述的全摆幅输入电压时间转换器，其特征在于，所述放电电流源（120）中，所述共源共栅电流镜由4个NMOS晶体管组成；第一晶体管的漏极连接输入参考电流，栅极和漏极相连，并连接第三晶体管的栅极，源极连接到第二晶体管的漏极；第二晶体管的漏极与栅极相连，并连接第四晶体管的栅极，源极接地；第三晶体管的漏极连接到时序ck3控制的NMOS晶体管的源极，源极连接第四晶体管的漏极；第四晶体管的源极接地；时序ck3控制的NMOS晶体管漏极连接到节点VP，栅极连接时钟相位ck3。

7.根据权利要求5所述的全摆幅输入电压时间转换器，其特征在于，整个工作过程采用四相时序控制，ck0占时钟周期的五分之一，ck0、ck1和ck2的时钟上升沿为同一时刻，ck1的时钟下降沿比ck0的时钟下降沿延后10ps，ck2的时钟下降沿比ck1的时钟下降沿延后10ps，ck2n是ck2的反相相位；ck3的时钟上升沿比ck2n的时钟上升沿延后80ps，ck3的时钟下降沿与ck0的时钟上升沿为同一时刻。

8.根据权利要求2所述的全摆幅输入电压时间转换器，其特征在于，所述电压抬升采样模块（110）中，所述开关S₀（111）的两个晶体管采用高电压驱动，其余所有晶体管均采用标准电压驱动。

Images