CN115312094B - Sram控制系统、方法、fpga芯片及电子设备 - Google Patents

Sram控制系统、方法、fpga芯片及电子设备 Download PDF

Info

Publication number
CN115312094B
CN115312094B CN202210780477.0A CN202210780477A CN115312094B CN 115312094 B CN115312094 B CN 115312094B CN 202210780477 A CN202210780477 A CN 202210780477A CN 115312094 B CN115312094 B CN 115312094B
Authority
CN
China
Prior art keywords
module
control
bus
sram
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210780477.0A
Other languages
English (en)
Other versions
CN115312094A (zh
Inventor
贝宇
刘蒲霞
傅启攀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Pango Microsystems Co Ltd
Original Assignee
Shenzhen Pango Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Pango Microsystems Co Ltd filed Critical Shenzhen Pango Microsystems Co Ltd
Priority to CN202210780477.0A priority Critical patent/CN115312094B/zh
Publication of CN115312094A publication Critical patent/CN115312094A/zh
Priority to PCT/CN2023/103247 priority patent/WO2024007914A1/zh
Application granted granted Critical
Publication of CN115312094B publication Critical patent/CN115312094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Microcomputers (AREA)

Abstract

本申请公开了一种SRAM控制系统、方法、FPGA芯片及电子设备，该SRAM控制系统包括主控模块，至少一个SRAM控制模块和总线模块，总线模块用于连接主控模块与至少一个SRAM控制模块；其中，至少一个SRAM控制模块与主控模块通过主线模块进行数据传输。通过设置总线模块与SRAM控制模块，可以使SRAM控制系统实现对多个SRAM控制电路进行控制，且具备后续器件的扩展能力，从而可以更广泛地应用于各种应用场景中。

Description

SRAM控制系统、方法、FPGA芯片及电子设备
技术领域
本申请涉及集成电路技术领域，更具体地，涉及一种SRAM控制系统、方法、FPGA芯片及电子设备。
背景技术
SRAM(Static Random Access Memory，静态随机存取存储器)是随机存取存储器的一种。相比较动态随机存取内存(DRAM)，SRAM具备只要保持通电通电，里面存储的数据就可以恒常保持的特性，在同样的运行频率下，在SRAM中存储的数据能以比DRAM快得多的速度被读取。
然而，现有的SRAM控制系统使用采集单一、顶层集成难度困难且后续器件不易扩展等缺陷。
发明内容
鉴于上述问题，本申请提出了一种SRAM控制系统、方法、FPGA芯片及电子设备。
第一方面，本申请实施例提供了一种SRAM控制系统。该系统包括：主控模块，至少一个SRAM控制模块和总线模块；总线模块用于连接主控模块与至少一个SRAM控制模块；其中，至少一个SRAM控制模块与主控模块通过主线模块进行数据传输。通过设置总线模块与SRAM控制模块，可以使该SRAM控制系统在实现控制多个SRAM控制电路的能力的前提下具备后续器件的扩展能力，从而可以更广泛地应用于各种场景中。
第二方面，本申请实施例提供了一种SRAM控制系统的控制方法。该方法包括：至少一个SRAM控制模块接收总线模块的总线信号；总线信号由主控模块发送至总线模块；基于总线信号，通过总线模块与主控模块进行数据传输。通过总线信号在总线模块中的传输，实现了一个主控模块对至少一个SRAM控制模块的访问与控制。
第三方面，本申请实施例还提供了一种SRAM控制系统的控制方法。该方法包括：主控模块发送总线信号至总线模块；至少一个SRAM控制模块接收总线模块传输的总线信号；至少一个SRAM控制模块基于总线信号，通过总线模块与主控模块进行数据传输。通过总线模块与主控模块进行数据传输。通过总线信号在总线模块中的传输，实现了一个主控模块对至少一个SRAM控制模块的访问与控制。
第四方面，本申请实施例提供了一种FPGA芯片，该芯片包括上述控制系统。
第五方面，本申请实施例提供了一种电子设备，该电子设备包括设备本体以及设置于设备本体的上述FPGA芯片。
本申请提供的技术方案，SRAM控制系统包括：主控模块，至少一个SRAM控制模块和总线模块；总线模块用于连接主控模块与至少一个SRAM控制模块；其中，至少一个SRAM控制模块与主控模块通过主线模块进行数据传输。通过设置总线模块与SRAM控制模块，可以使SRAM控制系统实现对多个SRAM控制电路进行控制，且具备后续器件的扩展能力，从而可以更广泛地应用于各种应用场景中。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本发明实施例提出的一种SRAM控制系统的结构示意图。
图2示出了本发明实施例提出的一种SRAM控制模块的结构示意图。
图3示出了本发明实施例提出的一种SRAM控制系统的控制方法的流程示意图。
图4示出了本发明实施例提出的另一种SRAM控制系统的控制方法的流程示意图。
图5示出了本发明实施例提出的一种总线信号的时序图。
图6示出了本发明实施例提供的另一种总线信号的时序图。
图7示出了本发明实施例提出的一种FPGA芯片的结构示意图。
图8示出了本发明实施例提出的一种电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
SRAM(Static Random Access Memory；静态随机存取存储器)是随机存取存储器的一种。相比较DRAM(Dynamic Random Access Memory；动态随机存取内存储器)，SRAM在保持通电时，存储的数据就可以恒常保持，在同样的运行频率下，在SRAM中存储的数据能以比DRAM快得多的速度被读取。因此，SRAM被广泛用于集成电路(如FPGA芯片)与电子设备中需要高速读写数据的区域。
目前对SRAM控制电路的访问主要有以下三种方式。
其一，对于单一SRAM控制电路的访问，主控模块直接通过SRAM控制电路规定的控制信号访问该单一SRAM控制电路。
其二，对于多SRAM控制电路的访问，主控模块通过多路控制信号访问各SRAM控制电路。
其三，对于多SRAM控制电路的访问，主控模块通过在主控模块及SRAM控制电路之间增加仲裁模块，对从主控模块输出的控制信号进行仲裁分发，进而对各SRAM控制电路进行访问。
但是本申请的发明人发现现有的SRAM控制电路的访问方式无法适用于更新迭代的速度日益加快的FPGA芯片领域。
具体而言，第一种对SRAM控制电路的访问方式存在不适用于多SRAM控制电路的访问场景且后续器件不易拓展的缺陷。第二种对SRAM控制电路的访问方式存在顶层集成难度增加、后续器件不易拓展的缺陷。第三种对SRAM控制电路的访问方式存在仲裁模块复杂度增加的不便拓展的缺陷。
为了改善上述问题，发明人提出了本申请提出的一种SRAM控制系统、方法、FPGA芯片及电子设备，该SRAM控制系统包括：主控模块，至少一个SRAM控制模块和总线模块，总线模块用于连接主控模块与至少一个SRAM控制模块；其中，至少一个SRAM控制模块与主控模块通过主线模块进行数据传输。通过设置总线模块与SRAM控制模块，可以使SRAM控制系统实现对多个SRAM控制电路进行控制，且具备后续器件的扩展能力，从而可以更广泛地应用于各种应用场景中。
下面将通过具体实施例对本申请实施例提供的SRAM控制系统、方法、FPGA芯片及电子设备进行详细说明。
请参阅图1，本申请实施例提供一种SRAM控制系统100，该SRAM控制系统100包括：主控模块110、总线模块120与至少一个SRAM控制模块130。
在本申请的实施例中，总线模块120用于连接主控模块110与至少一个SRAM控制模块130。总线模块120可以为主控模块110与至少也SRAM控制模块130进行数据传输。即总线模块120可以将主控模块110发送的数据传输给对应的SRAM控制模块120，总线模块120也可以将SRAM控制模块120发送的数据传输给主控模块110
在本申请的实施例中，可以预先设置总线模块120对应的总线协议，总线模块120根据总线协议进行数据传输。
在本申请的实施例中，总线模块120可以包括地址总线、数据总线和控制总线。
在一些实施方式中，地址总线用于传输地址信号，例如用于传输主控模块110需要进行数据传输的SRAM控制模块130的地址。
在一些实施方式中，数据总线用于传输数据信号，数据信号例如从SRAM控制模块120获取的读数据信号；又如写入SRAM控制模块120的写数据信号。
在一些实施方式中，控制总线用于传输控制信号。控制信号例如是读写控制信号，以用于确定数据传输方向；又如写数据有效信号，以用于确定写数据的有效性。
在本申请的实施例中，SRAM控制模块130连接于总线模块120；SRAM控制模块130的数量至少为一个，可以理解的是，总线模块120可与多个SRAM控制模块130相连接，且每个SRAM控制模块130工作时相互独立；SRAM控制模块130用于接收总线信号，根据总线信号完成相关数据读写，并将读写结果反馈至总线模块120。
在本申请的实施例中，SRAM控制模块130的数量可以根据实际使用需要进行增减，而主控模块110通过总线模块120可以与目标SRAM控制模块130进行数据交互，主控模块110可以通过与总线模块120连接的接口发送信号(例如目标SRAM控制模块的地址信号、控制信号、数据信号等)，总线模块120根据总线协议进行信号的传输，SRAM控制模块130变化时(如数量的增减，结构的改变等)，也不会对主控模块110造成影响，方便后续的器件拓展。
在一些实施方式中，如图2所示，SRAM控制模块130包括：接口子模块131、主控子模块132及SRAM控制电路133。
在本申请的实施例中，接口子模块131与总线模块120连接，接口子模块131还连接于主控子模块132。接口子模块131用于接收总线模块120传输的总线信号，并将对应的总线信号传输至主控子模块132。
在本申请的实施例中，主控子模块132还连接于SRAM控制电路133；主控子模块132用于根据总线信号控制SRAM控制电路133完成对应操作。例如数据的读取或者数据的写入等。
在本申请的实施例中，SRAM控制电路133连接于主控子模块132，SRAM控制电路133用于访问SRAM并完成读写操作。
请参阅图3，本申请实施例提供的一种SRAM控制模块的控制方法，可以应用于上述的SRAM控制模块100，本实施例描述的是SRAM控制模块100侧的步骤流程，该方法包括：步骤210至步骤220。
步骤210、至少一个SRAM控制模块接收总线模块传输的总线信号，总线信号由主控模块发送至总线模块。
在本申请的实施例中，SRAM控制模块包括：接口子模块、主控子模块以及SRAM控制电路；其中，接口子模块连接于总线模块，主控子模块连接于接口子模块，SRAM控制电路连接于主控子模块。
在本申请的实施例中，总线信号包括：控制地址信号、控制信号和数据信号。
在一些实施方式中，控制地址信号可以包括传播类型域段，传播类型域段用于标记该总线信号的传播类型。具体地，传播类型域段的字节长度可以根据实际使用需要进行设置，本申请对此不作限制。
可选地，传播类型可以包括点对点传输方式，即单个主控模块对单个SRAM控制模块进行控制。
可选地，传播类型还可以包括广播传播方式，即单个主控模块对多个(或所有)SRAM控制模块进行控制。
可选地，传播类型还可以包括组播传播方式，即单个主控模块对归属于目标组别的SRAM控制模块进行控制。SRAM控制模块可以预先被分配为多个组别，通过设置组别号识别不同的组别，同一组别的SRAM控制模块可以统一进行控制。
在一些实施方式中，控制地址信号可以包括ID(Identity document标识号)地址域段，ID地址域段用于标记需要进行控制的SRAM控制模块的地址。可以理解的是，每个SRAM控制模块具有唯一对应的ID地址信息，可以通过与SRAM控制模块对应的ID地址信息对SRAM控制模块进行控制。具体地，ID地址域段的字节长度可以根据实际使用需要进行设置，本申请对此不作限制。
在一些实施方式中，控制地址信号可以包括寄存器地址域段信息用于标记需要进行控制的SRAM控制模块的目标寄存器的地址。可以理解的是，每个SRAM控制模块的寄存器具有唯一对应的寄存器地址，可以通过与寄存器对应的寄存器地址对寄存器进行访问。具体地寄存器地址的字节长度可以根据实际使用需要进行设置，本申请对此不作限制。
在一些实施方式中，控制信号可以包括读写控制信号。
在一些实施方式中，读写控制信号用于标记当前数据的传输方向，即当前对SRAM执行读操作或写操作。可选地，可以通过不同的电平值区分读写控制信号的传输方向。例如读写控制信号的电平值为高电平时表征写操作；读写控制信号的电平值为低电平时，表征读操作。
也就是说，当主控模块需要对SRAM执行读数据操作时，输出低电平的读写控制信号；当主控模块需要对SRAM执行写数据操作时，输出高电平的读写控制信号。
在一些实施方式中，控制信号还可以包括读数据有效信号，读数据有效信号用于标识当前传输的读数据是否有效。示例性地，读数据有效信号为高电平时用于标识当前传输的读数据有效。读数据有效信号为低电平时用于标识当前传输的读数据无效，具体可以根据实际使用需要进行调整，本申请对此不作限制。
在一些实施方式中，控制信号还可以包括写数据有效信号，写数据有效信号用于标识当前传输的写数据是否有效。示例性地，写数据有效信号为高电平时用于标识当前传输的写数据有效。写数据有效信号为低电平时用于标识当前传输的写数据无效，具体可以根据实际使用需要进行调整，本申请对此不作限制。
在一些实施方式中，数据信号可以包括读数据信号。读数据信号表征主控模块从SRAM控制模块读取的数据。
在一些实施方式中，数据信号还可以包括写数据信号。写数据信号表征主控模块写入SRAM控制模块的数据。
在一些实施方式中，主控模块可以通过不同的接口向总线模块输出对应的信号，而SRAM控制模块的数量改变不会影响主控模块的结构或者接口设置，SRAM控制模块增加或删减，只需与总线模块连接或者断开，主控模块可以通过具体的ID地址区分。SRAM控制模块的结构发生变动时，也不会影响主控模块，方便各个模块的升级，也方便不同规模的系统的设计和扩展。
步骤220、基于总线信号，通过总线模块与主控模块进行数据传输。
在本申请的实施例中，在步骤220基于总线信号，通过总线模块与主控模块进行数据传输中，本申请实施例提供的SRAM控制模块的控制方法还可以包括以下步骤：
(1)接口子模块根据控制地址信号确定控制地址。
在本申请的实施例中，接口子模块通过根据控制地址信号中的ID地址域段确定控制地址。
(2)当控制地址与本地地址匹配时，接口子模块将控制地址信号以及读写控制信号发送至主控子模块。
(3)主控子模块根据控制地址信号确定传输地址。
在本申请的实施例中，上述主控子模块通过根据控制地址信号中的寄存器地址域段信息确定传输地址。
(4)主控子模块根据读写控制信号确定数据传输类型。
当读写控制信号为高电平时，主控子模块根据读写控制信号确定SRAM控制电路执行写数据操作，此时，数据传输类型可以为点对点或广播的传播方式。
当读写控制信号为低电平时，主控子模块根据读写控制信号确定SRAM控制电路执行读数据操作，此时，数据传输类型可以是点对点的传播方式。
(5)主控子模块根据数据传输类型和传输地址控制SRAM控制电路与主控模块进行数据传输。
在本申请的实施例中，SRAM控制电路与主控模块进行数据传输时，可以包括读数据与写数据两种传输模式，且在两种数据传输模式中，主控模块与SRAM控制模块均依照总线协议进行数据传输。
示例性地，当对SRAM控制电路执行读数据操作时，主控模块发送总线信号与读数据信号至总线模块，且总线模块依据总线信号中的控制地址信号传输总线信号与读数据信号至对应的SRAM控制模块，此时总线信号中的读写控制信号处于低电平状态；SRAM控制模块接收到总线信号时，依据总线信号中的控制地址信号中的寄存器地址域段信息找到SRAM中对应的寄存器，并执行读数据操作；主控子模块再将用于表示当前传输数据是否有效的读数据有效信号与用于标记所读取数据的读数据信号和所读取的数据经总线模块发送至主控模块。
可以理解的是，当读取数据成功时，也就是说，当前传输的数据有效时，读数据有效信号为高电平。
示例性地，当对SRAM控制电路执行写数据操作时，主控模块发送总线信号与需要写入的数据和用于标记当前传输的写入数据的写数据信号至总线模块，且总线模块依据总线信号中的控制地址信号传输总线信号与写入数据和写数据信号至对应的SRAM控制模块，此时总线信号中的读写控制信号处于高电平状态；SRAM控制模块接收到总线信号时，依据总线信号中的控制地址信号中的寄存器地址域段信息找到SRAM中对应的寄存器，并执行写数据操作；主控子模块再将用于表示当前传输数据是否有效的写数据有效信号经总线模块发送至主控模块。
可以理解的是，当写入数据成功时，也就是说，当前传输的数据有效时，写数据有效信号为高电平。
在本申请的实施例中，在步骤220基于总线信号，通过总线模块与主控模块进行数据传输中，本申请实施例提供的SRAM控制模块的控制方法还可以包括以下步骤。
(1)根据控制地址信号确定控制地址。
(2)当控制地址与本地地址匹配时，根据控制地址信号确定传输地址。
(3)根据读写控制信号确定数据传输类型。
(4)根据数据传输类型和传输地址与主控模块进行数据传输。
在本申请的实施例中，接口子模块可以根据总线模块传输的控制地址信号确定主控模块要控制的SRAM控制模块的控制地址，并将控制地址与本地地址进行匹配。本地地址即接口子模块对应的SRAM控制模块的ID地址，也就是确定主控模块是否要对当前的SRAM控制模块进行控制。
进一步地，若控制地址与本地地址匹配时，再进一步根据控制地址信号确定传输地址，即需要进行控制的寄存器地址。
进一步地，数据传输类型包括读数据类型和写数据类型。不同的数据传输类型表征不同的数据传输方式和方向，数据传输类型为读数据类型时，表征主控制模块从传输地址对应的寄存器中读取数据。数据传输类型为写数据类型时，表征主控制模块将数据写入传输地址对应的寄存器中。
在一些实施方式中，本申请实施例提供的SRAM控制系统的控制方法还包括：接收总线模块传输的第一数据信号。第一数据信号由主控模块发送至总线模块。
在本申请的实施例中，第一数据信号包括写有效信号和写数据信号。主控模块执行写数据操作时，通过总线模块发送第一数据信号至对应的SRAM控制模块。
进一步地，步骤根据数据传输类型和传输地址与主控模块进行数据传输，包括下述步骤。
(1)当数据传输类型为写数据类型时，根据第一数据信号确定写数据。
(2)将写数据写入与传输地址对应的存储区域。
进一步地，步骤根据数据传输类型和传输地址与主控模块进行数据传输，还包括下述步骤。
(1)当数据传输类型为读数据类型时，获取传输地址对应的存储区域所存储的数据作为读数据。
(2)根据读数据生成第二数据信号。
(3)通过总线模块将第二数据信号发送至主控模块。
请参阅图4，本申请实施例提供的另一种SRAM控制模块的控制方法，可以应用于上述的SRAM控制模块100，本实施例描述的是SRAM控制模块100侧的步骤流程，该方法包括：步骤210至步骤230。
步骤210、主控模块发送总线信号至总线模块。
步骤220、至少一个SRAM控制模块接收总线模块传输的总线信号。
步骤230、至少一个SRAM控制模块基于总线信号，通过总线模块与主控模块进行数据传输。
下面继续通过具体的实施例对本申请的实施例提供的SRAM控制系统的控制方法进行详细阐述。
请参阅图5，图5示出了本申请实施例提供的一种总线信号的时序图。在本申请的实施例中，CLK代表时钟信号。addr[12:11]代表控制地址信号中的传播类型，addr[10:6]代表控制地址信号中的ID地址域段，addr[5:0]代表控制地址信号中的寄存器地址域段，wdata代表写数据，wvalid代表写数据有效信号。
当进行数据配置(写数据操作)时，主控制模块控制读写控制信号为1(高电平)，以指示当前操作为写数据操作，输出控制地址信号匹配待配置的SRAM控制模块以及对应的内部寄存器。写数据有效信号为1(高电平)表示当前传输数据有效，并同步输出配置数据(即写数据)。SRAM控制模块将当前传输的数据存储至对应的内部寄存器。
请参阅图6，图6示出了本申请实施例提供的另一种总线信号的时序图。在本申请的实施例中，CLK代表时钟信号。addr[12:11]代表控制地址信号中的传播类型，addr[10:6]代表控制地址信号中的ID地址域段，addr[5:0]代表控制地址信号中的寄存器地址域段，rdata[127:0]代表读数据，rvalid代表读数据有效信号。
当进行读数据操作，主控制模块控制读写控制信号为0(低电平)，以指示当前操作为回读操作，输出控制地址信号匹配待回读的SRAM控制模块以及对应的内部寄存器，SRAM控制模块根据地址总线上的信息输出回读数据rdata以及回读数据有效信号rvalid，rvalid为1表示当前回读数据有效。主控制模块根据rvalid信号判断当前数据总线上的数据是否为有效数据。
请参阅图7，本申请实施例还提供一种FPGA芯片300，FPGA芯片300包括上述的SRAM控制系统。
在本申请的实施例中，至少一个SRAM控制模块用于图3对应的实施例的SRAM控制系统的控制方法。
在本申请的实施例中，至少一个SRAM控制模块用于图4对应的实施例的SRAM控制系统的控制方法。
请参阅图8，本申请实施例还提供一种电子设备400，电子设备400包括设备本体410以及设置于设备本体410的上述的FPGA芯片300。
在本申请的实施例中，电子设备400可以为手机、电脑、路由器、摄像设备等，本申请对此不作限制。
综上，本申请实施例提供的一种SRAM控制系统、方法、FPGA芯片及电子设备，该SRAM控制系统包括主控模块，至少一个SRAM控制模块和总线模块，总线模块用于连接主控模块与至少一个SRAM控制模块；其中，至少一个SRAM控制模块与主控模块通过主线模块进行数据传输。通过设置总线模块与SRAM控制模块，可以使SRAM控制系统实现对多个SRAM控制电路进行控制，且具备后续器件的扩展能力，从而可以更广泛地应用于各种应用场景中。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不驱使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (12)

1.一种SRAM控制系统，其特征在于，所述系统包括：
主控模块；
至少一个SRAM控制模块；
总线模块，所述总线模块用于连接所述主控模块与所述至少一个SRAM控制模块；
其中，所述至少一个SRAM控制模块与所述主控模块通过所述总线模块进行数据传输；
所述SRAM控制模块包括：
接口子模块，所述接口子模块与所述总线模块连接；
主控子模块，所述主控子模块与所述接口子模块连接；
SRAM控制电路，所述SRAM控制电路与所述主控子模块连接；
所述总线模块将所述主控模块发送的数据传输给对应的SRAM控制模块；
所述接口子模块，用于接收所述总线模块传输的总线信号，并将对应的总线信号传输至所述主控子模块；
所述主控子模块，用于根据所述总线信号控制所述SRAM控制电路完成对应操作；
所述SRAM控制电路，用于访问SRAM并完成读写操作。
2.一种SRAM控制系统的控制方法，其特征在于，应用于权利要求1所述的SRAM控制系统，所述方法包括：
所述至少一个SRAM控制模块接收总线模块传输的总线信号，所述总线信号由主控模块发送至总线模块，所述总线信号包括控制地址信号，所述总线模块依据所述控制地址信号传输所述总线信号至对应的SRAM控制模块；
基于所述总线信号，通过所述总线模块与所述主控模块进行数据传输；
所述SRAM控制模块包括：接口子模块、主控子模块以及SRAM控制电路；其中，所述接口子模块与所述总线模块连接；所述主控子模块与所述接口子模块连接；所述SRAM控制电路与所述主控子模块连接。
3.根据权利要求2所述的方法，其特征在于，所述总线信号还包括：读写控制信号；
所述基于所述总线信号，通过所述总线模块与所述主控模块进行数据传输，包括：
所述接口子模块根据所述控制地址信号确定控制地址；
当控制地址与本地地址匹配时，所述接口子模块将所述控制地址信号以及所述读写控制信号发送至所述主控子模块；
所述主控子模块根据所述控制地址信号确定传输地址；
所述主控子模块根据所述读写控制信号确定数据传输类型；
所述主控子模块根据所述数据传输类型和所述传输地址控制所述SRAM控制电路与所述主控模块进行数据传输。
4.根据权利要求2所述的方法，其特征在于，所述总线信号还包括：读写控制信号；
所述基于所述总线信号，通过所述总线模块与所述主控模块进行数据传输，包括：
根据所述控制地址信号确定控制地址；
当控制地址与本地地址匹配时，根据所述控制地址信号确定传输地址；
根据所述读写控制信号确定数据传输类型；
根据所述数据传输类型和所述传输地址与所述主控模块进行数据传输。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：接收所述总线模块传输的第一数据信号；所述第一数据信号由所述主控模块发送至所述总线模块；
所述根据所述数据传输类型和所述传输地址与所述主控模块进行数据传输，包括：
当所述数据传输类型为写数据类型时，根据所述第一数据信号确定写数据；
将所述写数据写入与所述传输地址对应的存储区域。
6.根据权利要求4所述的方法，其特征在于，所述根据所述数据传输类型和所述传输地址与所述主控模块进行数据传输，包括：
当所述数据传输类型为读数据类型时，获取所述传输地址对应的存储区域所存储的数据作为读数据；
根据所述读数据生成第二数据信号；
通过所述总线模块将所述第二数据信号发送至所述主控模块。
7.根据权利要求3所述的方法，其特征在于，所述根据所述控制地址信号确定控制地址，包括：
根据所述控制地址信号确定传播类型；
当所述传播类型为点传播类型时，根据所述控制地址信号确定控制地址。
8.一种SRAM控制系统的控制方法，其特征在于，应用于权利要求1所述的SRAM控制系统，所述方法包括：
主控模块发送总线信号至总线模块；
至少一个SRAM控制模块接收所述总线模块传输的总线信号；
所述至少一个SRAM控制模块基于所述总线信号，通过所述总线模块与所述主控模块进行数据传输；
所述SRAM控制模块包括：接口子模块、主控子模块以及SRAM控制电路；其中，所述接口子模块与所述总线模块连接；所述主控子模块与所述接口子模块连接；所述SRAM控制电路与所述主控子模块连接；
所述总线模块将所述主控模块发送的数据传输给对应的SRAM控制模块；
所述接口子模块接收所述总线模块传输的总线信号，并将对应的总线信号传输至所述主控子模块；
所述主控子模块根据所述总线信号控制所述SRAM控制电路完成对应操作；
所述SRAM控制电路访问SRAM并完成读写操作。
9.一种FPGA芯片，其特征在于，所述芯片包括权利要求1所述的SRAM控制系统。
10.根据权利要求9所述的FPGA芯片，其特征在于，至少一个SRAM控制模块用于执行权利要求2至7任一项所述的SRAM控制系统的控制方法。
11.根据权利要求9所述的FPGA芯片，其特征在于，所述SRAM控制系统用于执行权利要求8所述的SRAM控制系统的控制方法。
12.一种电子设备，其特征在于，所述电子设备包括设备本体，以及设置于设备本体的权利要求9至11任一项所述的FPGA芯片。
CN202210780477.0A 2022-07-04 2022-07-04 Sram控制系统、方法、fpga芯片及电子设备 Active CN115312094B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210780477.0A CN115312094B (zh) 2022-07-04 2022-07-04 Sram控制系统、方法、fpga芯片及电子设备
PCT/CN2023/103247 WO2024007914A1 (zh) 2022-07-04 2023-06-28 Sram控制系统、方法、fpga芯片及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210780477.0A CN115312094B (zh) 2022-07-04 2022-07-04 Sram控制系统、方法、fpga芯片及电子设备

Publications (2)

Publication Number Publication Date
CN115312094A CN115312094A (zh) 2022-11-08
CN115312094B true CN115312094B (zh) 2024-04-09

Family

ID=83857656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210780477.0A Active CN115312094B (zh) 2022-07-04 2022-07-04 Sram控制系统、方法、fpga芯片及电子设备

Country Status (2)

Country Link
CN (1) CN115312094B (zh)
WO (1) WO2024007914A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312094B (zh) * 2022-07-04 2024-04-09 深圳市紫光同创电子有限公司 Sram控制系统、方法、fpga芯片及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001331369A (ja) * 2000-05-23 2001-11-30 Nec Shizuoka Ltd チップセレクト切り替え回路及びメモリ構成自動識別方法
CN101013407A (zh) * 2007-02-05 2007-08-08 北京中星微电子有限公司 支持多总线多类型存储器的内存仲裁实现系统和方法
CN101461721A (zh) * 2008-12-30 2009-06-24 深圳市蓝韵实业有限公司 一种总线控制多普勒超声成像系统
CN110908938A (zh) * 2016-07-01 2020-03-24 北京忆芯科技有限公司 Sram控制器及控制方法
CN218038582U (zh) * 2022-07-04 2022-12-13 深圳市紫光同创电子有限公司 Sram控制系统、fpga芯片及电子设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312094B (zh) * 2022-07-04 2024-04-09 深圳市紫光同创电子有限公司 Sram控制系统、方法、fpga芯片及电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001331369A (ja) * 2000-05-23 2001-11-30 Nec Shizuoka Ltd チップセレクト切り替え回路及びメモリ構成自動識別方法
CN101013407A (zh) * 2007-02-05 2007-08-08 北京中星微电子有限公司 支持多总线多类型存储器的内存仲裁实现系统和方法
CN101461721A (zh) * 2008-12-30 2009-06-24 深圳市蓝韵实业有限公司 一种总线控制多普勒超声成像系统
CN110908938A (zh) * 2016-07-01 2020-03-24 北京忆芯科技有限公司 Sram控制器及控制方法
CN218038582U (zh) * 2022-07-04 2022-12-13 深圳市紫光同创电子有限公司 Sram控制系统、fpga芯片及电子设备

Also Published As

Publication number Publication date
CN115312094A (zh) 2022-11-08
WO2024007914A1 (zh) 2024-01-11

Similar Documents

Publication Publication Date Title
KR100245818B1 (ko) 트랜잭션 및 수신지 id를 가진 공유 버스 시스템
US7689879B2 (en) System and method for on-board timing margin testing of memory modules
US6629172B1 (en) Multi-chip addressing for the I2C bus
US7251188B2 (en) Memory access interface for a micro-controller system with address/data multiplexing bus
CN110347331B (zh) 存储器模块和包括存储器模块的存储器系统
US20030151939A1 (en) Methods and apparatus for accessing configuration data
US20050257021A1 (en) System and method for communicating the synchronization status of memory modules during initialization of the memory modules
US20020023185A1 (en) Memory card utilizing two wire bus
DE60237301D1 (de) Phaseneinstellvorrichtung und verfahren für ein speicherbaustein-signalisierungssystem
CN111782154B (zh) 数据搬移方法、装置及系统
CN115312094B (zh) Sram控制系统、方法、fpga芯片及电子设备
CN218038582U (zh) Sram控制系统、fpga芯片及电子设备
CN114461541A (zh) 芯片数据读取方法、写入方法、装置、设备以及存储介质
US6412039B1 (en) Cross-bank, cross-page data accessing and controlling system
JP4001511B2 (ja) Ｉｃカード及びその制御方法
US6742142B2 (en) Emulator, a data processing system including an emulator, and method of emulation for testing a system
TW202031039A (zh) 應用在主裝置與從裝置之間的資料傳輸及處理方法、應用於從裝置的資料處理方法、以及用於資料處理的從裝置
US6990516B2 (en) Distributed shared memory system and data-maintenance method of same
US6553434B1 (en) Pseudo master/slave decoupling of high speed bus communications timing
US20060206644A1 (en) Method of hot switching data transfer rate on bus
US7395399B2 (en) Control circuit to enable high data rate access to a DRAM with a plurality of areas
US20130019055A1 (en) Memory control device and method
KR100441996B1 (ko) 직접 메모리 액세스 제어기 및 제어 방법
CN117827725B (zh) 一种基于fpga的emc接口扩展模块、系统及方法
US20020174290A1 (en) Memory accelerator, acceleration method and associated interface card and motherboard

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant