CN110347331B - 存储器模块和包括存储器模块的存储器系统 - Google Patents

存储器模块和包括存储器模块的存储器系统 Download PDF

Info

Publication number
CN110347331B
CN110347331B CN201910164370.1A CN201910164370A CN110347331B CN 110347331 B CN110347331 B CN 110347331B CN 201910164370 A CN201910164370 A CN 201910164370A CN 110347331 B CN110347331 B CN 110347331B
Authority
CN
China
Prior art keywords
memory
type
controller
training
memory module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910164370.1A
Other languages
English (en)
Other versions
CN110347331A (zh
Inventor
金成峻
金大正
申院济
庾庸准
崔仁寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110347331A publication Critical patent/CN110347331A/zh
Application granted granted Critical
Publication of CN110347331B publication Critical patent/CN110347331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0669—Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0623—Securing storage systems in relation to content
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1004—Compatibility, e.g. with legacy hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/30—Providing cache or TLB in specific location of a processing system
    • G06F2212/304—In main memory subsystem
    • G06F2212/3042—In main memory subsystem being part of a memory device, e.g. cache DRAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Abstract

公开了一种存储器模块和包括存储器模块的存储器系统。所述存储器模块包括：第一类型存储器、第二类型存储器、串行存在检测装置和控制器。串行存在检测装置被配置为：在初始化操作期间将第二类型存储器的容量信息传送到外部主机装置。控制器被配置为：在时间上跟随初始化操作的训练操作期间，将从外部主机装置接收的针对第二类型存储器的训练命令传送到第一类型存储器。

Description

存储器模块和包括存储器模块的存储器系统
本申请要求于2018年4月4日提交到韩国知识产权局的第10-2018-0039208号韩国专利申请的优先权，所述韩国专利申请的公开通过在此引用完整地包含于此。
技术领域
本发明构思的实施例涉及半导体装置，更具体地讲，涉及存储器模块和包括存储器模块的存储器系统。
背景技术
半导体存储器用于使用半导体元件存储数据。半导体存储器可包括易失性存储器(诸如，动态随机存取存储器或静态随机存取存储器)和/或非易失性存储器(诸如，闪存、相变存储器、铁电存储器、磁存储器、电阻式存储器等)。
一般来说，易失性存储器通常支持高速随机存取并用作计算系统(诸如，个人计算机、服务器或工作站)的主存储器。非易失性存储器通常支持大存储容量并用作计算系统的辅助存储器。
如今，正在研究和开发存储级存储器(storage class memory，SCM，又称为存储级内存)。正在开发的存储级存储器的目标是支持大的非易失性存储容量和高速随机存取二者。存储级存储器可使用非易失性存储器来实现。
为了与现有的主存储器兼容，正基于主存储器的存储器模块来研究和开发存储级存储器。然而，作为主存储器的动态随机存取存储器(DRAM)的操作特性与非易失性存储器的操作特性之间的差异可能使得难以实现存储级存储器。
发明内容
本发明构思的实施例提供一种存储器模块和包括存储器模块的存储器系统，其中，存储器模块为主机提供非易失性存储器的存储容量，并与主机成功地执行动态随机存取存储器的训练操作。
根据示例性实施例，一种存储器模块包括：第一类型存储器；第二类型存储器；串行存在检测装置，被配置为：在初始化操作期间将第二类型存储器的容量信息传送到外部主机装置；以及控制器。控制器被配置为：在初始化操作之后发生的训练操作期间，将从外部主机装置接收的针对第二类型存储器的训练命令传送到第一类型存储器。
根据另一示例性实施例，一种存储器模块包括：第一类型存储器、第二类型存储器、以及控制器，其中，控制器在训练操作期间控制第一类型存储器以执行与外部主机装置的训练，并且在训练操作完成之后为外部主机装置提供第二类型存储器的存储空间。
根据另一示例性实施例，一种存储器系统包括：第一类型存储器模块、第二类型存储器模块、以及处理器，其中，在对第一类型存储器模块和第二类型存储器模块中的每个执行训练操作之后，处理器分别访问第一类型存储器模块和第二类型存储器模块。第一类型存储器模块包括：第一类型存储器；第二类型存储器；串行存在检测装置，在训练操作之前将第二类型存储器的容量信息传送到处理器；以及控制器，在训练操作期间，将从处理器接收的针对第二类型存储器的训练命令传送到第一类型存储器。
附图说明
通过参照附图对本发明构思的示例性实施例的详细描述，本发明构思的以上和其他对象和特征将变得清楚。
图1是示出根据本发明构思的实施例的存储器系统的框图。
图2是示出根据本发明构思的实施例的第一类型存储器模块的操作方法的流程图。
图3是示出存储器控制器与第一存储器模块和第三存储器模块执行初始化的示例的示图。
图4是示出在执行初始化之后的训练期间媒体控制器与存储器控制器建立通道的示例的示图。
图5是示出在训练期间媒体控制器控制训练命令的示例的示图。
图6是示出媒体控制器与第二类型存储器建立通道的示例的示图。
图7是示出媒体控制器检测训练完成的示例的示图。
图8是示出根据本发明构思的实施例的第一类型存储器模块的框图。
具体实施方式
现在将参照示出了本发明的优选实施例的附图，更充分地描述本发明。然而，本发明可以以许多不同的形式来实施，并且不应被解释为限于在此阐述的实施例；更确切地说，提供这些实施例使得本公开将是彻底和完整的，并将向本领域的技术人员充分传达本发明的范围。相同的参考标号始终表示相同的元件。
将理解，虽然可在此使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可被称为第二元件、第二组件、第二区域、第二层或第二部分。
在此使用的术语仅为了描述特定实施例的目的，并不意图限制本发明。除非上下文另外清楚地指示，否则如在此使用的，单数形式也意图包括复数形式。还将理解，当在本说明书中使用术语“包含”、“包括”、“具有”和它们的变形时，指定存在阐述的特征、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、步骤、操作、元件、组件和/或它们的组。相反，当在本说明书中使用术语“由……组成”时，指定阐述的特征、步骤、操作、元件和/或组件，并且排除额外的特征、步骤、操作、元件和/或组件。
除非另外定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还将理解，除非在此明确地如此定义，否则术语(诸如，在通用词典中定义的那些术语)应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且不应被解释为理想化的或过度正式的意义。
图1是示出根据本发明构思的实施例的存储器系统100的框图。本存储器系统100可包括服务器(诸如，应用服务器、客户端服务器或数据服务器)。或者，存储器系统100可包括个人计算机或工作站。
参照图1，存储器系统100可包括处理器110、第一存储器模块120至第四存储器模块150、根复合体160和存储装置170。处理器110可控制存储器系统100的组件和组件的操作。处理器110可执行操作系统和应用，并可通过使用操作系统或应用来处理数据。
处理器110可包括存储器控制器111和高速缓存存储器112，并且存储器控制器111可通过主通道MCH和子通道SCH访问第一存储器模块120至第四存储器模块150。高速缓存存储器112可包括高速存储器(诸如，静态随机存取存储器(SRAM))。
第一存储器模块120至第四存储器模块150可通过主通道MCH和子通道SCH与存储器控制器111连接。主通道MCH可以是用于将数据存储(即，写入)到存储器模块120至150(例如，半导体存储器模块)或从存储器模块120至150读取数据的通道。主通道MCH可包括分别关于第一存储器模块120至第四存储器模块150提供的通道。
除了向第一存储器模块120至第四存储器模块150存储数据或从第一存储器模块120至第四存储器模块150读取数据之外，子通道SCH可提供与第一存储器模块120至第四存储器模块150相关联的附加功能。例如，第一存储器模块120至第四存储器模块150可通过子通道SCH向存储器控制器111提供它们自己的独特信息。子通道SCH可包括分别关于第一存储器模块120至第四存储器模块150提供的通道。
第一存储器模块120至第四存储器模块150可用作存储器系统100的主存储器。第一存储器模块120至第四存储器模块150可按照存储器模块(诸如，双列直插式存储器模块(DIMM)、带寄存器的DIMM(RDIMM)、低负载DIMM(LRDIMM))的标准之一与存储器控制器111通信。
根复合体160可提供处理器110访问各种外围装置的通道。例如，存储装置170可连接到根复合体160。存储装置170可包括硬盘驱动器、光盘驱动器、固态驱动器等。
处理器110可分层次地管理高速缓存存储器112、作为主存储器的第一存储器模块120至第四存储器模块150以及存储装置170。例如，处理器110可执行在存储装置170和包括第一存储器模块120至第四存储器模块150的主存储器之间传送数据的操作。处理器110还可将存储在主存储器中的需要备份的数据从主存储器冲刷到存储装置170。
包括第一存储器模块120至第四存储器模块150的主存储器的存储区域的一部分可被映射到高速缓存存储器112。并且，当需要访问主存储器的特定存储空间时，处理器110可确定特定存储空间是否已被映射到高速缓存存储器112。
例如，在特定存储空间已被映射到高速缓存存储器112的情况下，处理器110可访问高速缓存存储器112的特定存储空间。然而，在特定存储空间未被映射到高速缓存存储器112的情况下，处理器110可将第一存储器模块120至第四存储器模块150的特定存储空间映射(或获取)到高速缓存存储器。
当高速缓存存储器112的存储空间不足时，处理器110可释放先前映射到高速缓存存储器112的存储空间。在将被释放的存储空间的数据已被更新的情况下，处理器110可将更新的数据冲刷到第一存储器模块120至第四存储器模块150。第一存储器模块120至第四存储器模块150可包括异构存储器模块。因此，第一存储器模块120和第二存储器模块130可以是第一类型存储器模块，第三存储器模块140和第四存储器模块150可以是第二类型存储器模块。
第一存储器模块120可包括第一类型存储器121、第二类型存储器122、媒体控制器123和串行存在检测(SPD)装置125。第二存储器模块130可包括第一类型存储器131、第二类型存储器132、媒体控制器133和SPD装置135。下面，将参照第一存储器模块120描述第一类型存储器模块。
第一类型存储器121可包括高速易失性存储器(诸如，动态随机存取存储器(DRAM))。第二类型存储器122可包括非易失性存储器，其中，非易失性存储器通常在速度上比第一类型存储器121慢，但是通常在容量上比第一类型存储器121大。例如，第二类型存储器122可包括非易失性存储器(诸如，闪存、相变存储器、铁电存储器、磁(或磁阻)存储器、电阻式存储器等)。
媒体控制器123可传送访问命令，其中，访问命令通过主通道MCH的相应通道从外部主机装置(例如，存储器控制器111或处理器110)传送到第一类型存储器121或第二类型存储器122。根据命令，媒体控制器123可通过主通道MCH的相应通道与外部主机装置(例如，存储器控制器111或处理器110)交换数据。
媒体控制器123可将第二类型存储器122的存储容量或存储空间提供给外部主机装置(诸如，存储器控制器111或处理器110)。媒体控制器123可将第一类型存储器121用作第二类型存储器122的高速缓存存储器。
此外，媒体控制器123可将第二类型存储器122的存储空间的一部分映射到第一类型存储器121。在第二类型存储器122的与来自外部主机装置(例如，存储器控制器111或处理器110)的访问命令相关联的存储空间已被映射到第一类型存储器121的情况下，媒体控制器123可将访问命令传送到第一类型存储器121。
在第二类型存储器122的与来自外部主机装置(例如，存储器控制器111或处理器110)的访问命令相关联的存储空间未被映射到第一类型存储器121的情况下，媒体控制器123可将存储空间从第二类型存储器122映射(或备份)到第一类型存储器121。
当第一类型存储器121的存储空间不足时，媒体控制器123可释放先前映射到第一类型存储器121的存储空间。在将被释放的存储空间的数据已被更新的情况下，媒体控制器123可将更新的数据冲刷到第二类型存储器122。
媒体控制器123可包括媒体交换器MSW。媒体交换器MSW可以以作为集成电路的一部分包括在媒体控制器123中的硬件的形式实现，或者可以以在媒体控制器123中执行的固件的形式实现。媒体交换器MSW可控制与第一类型存储器121和第二类型存储器122的通信。
例如，在训练期间，媒体交换器MSW可被配置为将训练命令从外部主机装置(例如，存储器控制器111或处理器110)仅传送到第一类型存储器121。在训练完成后，媒体交换器MSW可根据来自外部主机装置的访问命令将访问命令传送到第一类型存储器121或第二类型存储器122。
SPD装置125可通过子通道SCH的相应通道与外部主机装置(例如，存储器控制器111或处理器110)通信。例如，当第一存储器模块120被初始化时，SPD装置125可通过子通道SCH的相应通道将存储在其中的信息提供给外部主机装置(例如，存储器控制器111或处理器110)。
例如，SPD装置125可存储关于作为第一存储器模块120的存储空间将被提供给外部主机装置(例如，存储器控制器111或处理器110)的存储容量的信息。例如，SPD装置125可存储关于第二类型存储器122的存储容量的信息。在初始化期间，SPD装置125可将关于第二类型存储器122的存储容量的信息提供给外部主机装置(例如，存储器控制器111或处理器110)。
例如，存储在SPD装置125中的容量信息可包括关于第二类型存储器122的用户容量的信息。第二类型存储器122的存储容量可包括用户容量、元容量和预留容量。用户容量可以是第二类型存储器122提供给外部主机装置(例如，存储器控制器111)的存储容量。
元容量可以是用于存储用于管理第二类型存储器122的各种元信息并且不向外部主机装置(例如，存储器控制器111)公开的存储容量。预留容量可以是被确保以管理第二类型存储器122并且不向外部主机装置(例如，存储器控制器111)公开的存储容量。
存储在SPD装置125中的容量信息可包括关于第二类型存储器122的用户容量的信息。下面，第二类型存储器122的容量可被理解为指示第二类型存储器122的用户容量。
第三存储器模块140可包括第一类型存储器141和SPD装置145。第四存储器模块150可包括第一类型存储器151和SPD装置155。下面，将参照第三存储器模块140和第四存储器模块150描述第二类型存储器模块。
类似于第一存储器模块120的第一类型存储器121，第一类型存储器141可包括动态随机存取存储器。SPD装置145可通过子通道SCH的相应通道与外部主机装置(例如，存储器控制器111或处理器110)通信。例如，当第三存储器模块140被初始化时，SPD装置145可通过子通道SCH的相应通道将存储在其中的信息提供给外部主机装置(例如，存储器控制器111或处理器110)。
例如，SPD装置145可存储关于作为第三存储器模块140的存储空间将被提供给外部主机装置(例如，存储器控制器111或处理器110)的存储容量的信息。例如，SPD装置145可存储关于第一类型存储器141的存储容量的信息。在初始化期间，SPD装置145可将关于第一类型存储器141的存储容量的信息提供给外部主机装置(例如，存储器控制器111或处理器110)。
当对存储器系统100供电时，存储器控制器111可对第一存储器模块120至第四存储器模块150执行初始化。例如，第一存储器模块120的SPD装置125至第四存储区模块150的SPD装置155可通过子通道SCH分别将容量信息提供给存储器控制器111。
第一类型存储器模块120的SPD装置125和第一类型存储器模块130的SPD装置135可分别将第二类型存储器122和132的多条容量信息提供给存储器控制器111。第二类型存储器模块140和150的SPD装置145和155可分别将第一类型存储器141和151的多条容量信息提供给存储器控制器111。例如，存储器控制器111可分别从SPD装置125至155读取存储容量。
在执行初始化之后，存储器控制器111可对第一存储器模块120至第四存储器模块150执行训练。例如，存储器控制器111可通过将训练命令传送到第一存储器模块120至第四存储器模块150来执行训练。
训练命令可包括两个或更多个读取命令或两个或更多个写入命令。在训练操作期间，通过迭代地将命令传送到第一存储器模块120至第四存储器模块150，存储器控制器111可对准时序，以与时钟信号同步地传送命令，并可检查第一存储器模块120至第四存储器模块150的存储容量的完整性。
存储器控制器111识别的第二类型存储器模块140和150的存储空间是第一类型存储器141和151的存储空间。因此，存储器控制器111的训练命令被传送到第一类型存储器141和151。
存储器控制器111识别的第一类型存储器模块120和130的存储空间是第二类型存储器122和132的存储空间。因此，存储器控制器111可将训练命令传送到第二类型存储器122和132的存储空间。
然而，控制主存储器的存储器控制器111的训练命令可被确定为与第一类型存储器(即，动态随机存取存储器)一致。应改变存储器控制器111的结构或功能，以允许存储器控制器111对第二类型存储器122和132的存储空间执行训练。然而，现有的存储器控制器111的改变导致成本的明显增加。
为了解决以上问题，根据本发明构思的实施例的第一类型存储器模块120和130可将第二类型存储器122和132的存储空间提供给存储器控制器111，同时仅对第一类型存储器121和第一类型存储器131执行训练操作。因此，可将第二类型存储器122和132的存储空间提供给存储器控制器111，而不会对存储器控制器111的训练操作产生任何影响或者不会引起异常操作。
在以上实施例中，存储装置170被示出为连接到根复合体160。然而，连接到根复合体160的装置不限于存储装置170。
图2是示出根据本发明构思的实施例的第一类型存储器模块120或130的操作方法的流程图。在实施例中，将描述第一存储器模块120的操作方法。然而，第二存储器模块130也可执行参照图2描述的操作方法。
参照图1和图2，在操作S110中，在初始化期间，第一存储器模块120将第二类型存储器122的容量报告为第一存储器模块120的整体容量。例如，第一存储器模块120可将存储在SPD装置125中的容量信息传送到存储器控制器111。容量信息可包括第二类型存储器122的容量信息。
在操作S120中，在训练期间，第一存储器模块120可将从存储器控制器111接收的针对第二类型存储器122的训练命令传送到第一类型存储器121。第一类型存储器121可响应于训练命令，执行与存储器控制器111的训练操作。
通过将针对第二类型存储器122的训练命令传送到第一类型存储器121而不是第二类型存储器122，第一存储器模块120可不影响训练操作，并且可因此在训练操作期间防止出现异常操作。
图3是示出存储器控制器111与第一存储器模块120和第三存储器模块140执行初始化的示例的示图。参照图3，第一存储器模块120和第三存储器模块140可分别通过第一子通道SCH1和第二子通道SCH2将第一容量信息CI1和第二容量信息CI2传送到存储器控制器111。例如，存储器控制器111可分别从SPD装置125和145读取第一容量信息CI1和第二容量信息CI2。
第一容量信息CI1可将第二类型存储器122的容量指示为第一存储器模块120的容量。第一容量信息CI1指示的第二类型存储器122的容量可与第一类型存储器121的容量(在下文中称为“单位容量”)相关联。例如，包括在第一容量信息CI1中的第二类型存储器122的容量可以是单位容量的N倍(N是正整数)。
第一容量信息CI1可指示存在均具有单位容量的“N”个存储器。例如，第一容量信息CI1可指示存在均具有单位容量的“N”个存储排(rank)。例如，第一容量信息CI1可将第二类型存储器122的存储空间表示为物理上或逻辑上区分的“N”个存储空间(例如，虚拟区分的存储器)。
存储器控制器111可根据第一容量信息CI1，将第一存储器模块120的容量识别为第一识别容量IC1。存储器控制器111可将标识符分配给均具有单位容量的“N”个虚拟区分的存储器。例如，在“N”是8的情况下，存储器控制器111可将第一标识符CID1至第八标识符CID8分配给“8”个具有单位容量的虚拟存储器。
根据第一容量信息CI1，存储器控制器111可识别在第一存储器模块120中存在“N”个存储器(例如，虚拟区分的存储器)。在初始化和训练完成之后，存储器控制器111可单独访问“N”个存储器。在初始化和训练完成之后，第一存储器模块120的媒体控制器123可将对“N”个存储器的访问识别为对第二类型存储器122的物理上或逻辑上区分的存储空间的访问。
第二容量信息CI2可将第一类型存储器141的容量指示为第三存储器模块140的容量。根据第二容量信息CI2，存储器控制器111可将第三存储器模块140的容量识别为第二识别容量IC2。例如，根据第二容量信息CI2，可将一个或多个标识符分配给第二识别容量IC2。
图4是示出在执行初始化之后的训练期间媒体控制器123与存储器控制器111建立通道的示例的示图。参照图4，如图所示，媒体控制器123可通过第一主通道MCH1与存储器控制器111通信。媒体控制器123的媒体交换器MSW可仅与第一类型存储器121建立通道，而不与第二类型存储器122建立通道。
例如，由存储器控制器111识别的第一识别容量IC1的与第一类型存储器121对应的容量包括被分配第一标识符CID1的容量，并可具有实际的存储空间。例如，第一识别容量IC1的与第一类型存储器121不对应的容量包括被分配第二标识符CID2至第八标识符CID8的容量，并且可以是不具有实际存储空间的虚拟容量。
如图所示，与第一存储器模块120不同，第三存储器模块140的第一类型存储器141可通过第二主通道MCH2与存储器控制器111建立直接通道。第二识别容量IC2可具有第三存储器模块140中的第一类型存储器141的存储空间。
图5是示出在训练期间媒体控制器123控制训练命令的示例的示图。参照图5，根据第一识别容量IC1，存储器控制器111识别在第一存储器模块120中存在具有第一标识符CID1至第八标识符CID8的存储器。
因此，存储器控制器111可将具有第一标识符CID1至第八标识符CID8的训练命令T_CMD顺序地传送到第一存储器模块120。例如，存储器控制器111可将具有第一标识符CID1的训练命令T_CMD传送到第一存储器模块120，并可对具有第一标识符CID1的存储器尝试进行训练操作。
在完成与具有第一标识符CID1的存储器相关联的训练操作之后，存储器控制器111可将具有第二标识符CID2的训练命令T_CMD传送到第一存储器模块120，并可对具有第二标识符CID2的存储器尝试进行训练操作。例如，训练命令T_CMD可包括各种命令(诸如，至少一个写入命令、至少一个读取命令或至少一个刷新命令)。
媒体交换器MSW可将所有的训练命令T_CMD传送到第一类型存储器121。例如，媒体交换器MSW可不管包括在训练命令T_CMD中的标识符CID1至CID8，迭代地将训练命令T_CMD传送到第一类型存储器121。例如，媒体交换器MSW可将所有的训练命令T_CMD识别为具有第一标识符CID1。
随着存储器控制器111顺序地传送具有第一标识符CID1至第八标识符CID8的训练命令T_CMD，媒体交换器MSW可迭代地将对应于第一标识符CID1至第八标识符CID8的训练命令T_CMD传送到第一类型存储器121。
也就是说，在第一识别容量IC1中，具有第二标识符CID2至第八标识符CID8的虚拟容量可不被训练，并且具有第一标识符CID1的第一类型存储器121可被迭代地训练。
第一类型存储器121与第一主通道MCH1的训练过程一致。因此，当训练命令T_CMD从存储器控制器111传送到第一类型存储器121时，可防止第一存储器模块120对与存储器控制器111的训练操作产生影响或者可防止引起异常操作。
第二类型存储器122的初始化或训练可由媒体控制器123执行。因此，可在没有异常操作的情况下执行第一类型存储器121和第二类型存储器122的初始化和训练。
与第一存储器模块120不同，针对第三存储器模块140的训练命令T_CMD被直接传送到第一类型存储器141。第一类型存储器141与第二主通道MCH2的训练过程一致。因此，在没有异常操作的情况下执行第三存储器模块140的训练。
如上所述，在训练期间，媒体交换器MSW可防止训练命令T_CMD从存储器控制器111传送到第二类型存储器122。在训练期间，媒体交换器MSW可将训练命令T_CMD从存储器控制器111传送到第一类型存储器121。因此，可在没有异常操作的情况下在第一存储器模块120中执行训练操作，其中，第一存储器模块120提供与第一主通道MCH1的训练过程不一致的第二类型存储器122作为存储空间。
图6是示出媒体控制器123与第二类型存储器122建立通道的示例的示图。参照图5和图6，在操作S210中，媒体控制器123可检测(或确定)训练的完成。当检测到训练完成时，在操作S220中，媒体控制器123可将第二类型存储器122设置为主存储器，并将第一类型存储器121设置为高速缓存存储器。
例如，根据第一识别容量IC1，存储器控制器111可将第一存储器模块120的存储容量识别为第二类型存储器122的存储容量。第二类型存储器122的存储空间的一部分可被映射到第一类型存储器121。在存储器控制器111将要访问的第二类型存储器122的存储空间已被映射到第一类型存储器121的情况下，媒体控制器123可将访问命令从存储器控制器111传送到第一类型存储器121。
在存储器控制器111将要访问的第二类型存储器122的存储空间未被映射到第一类型存储器121的情况下，媒体控制器123可将请求访问的存储空间从第二类型存储器122映射到第一类型存储器121。然后，媒体控制器123可将访问命令从存储器控制器111传送到第一类型存储器121。
根据本发明构思的实施例，第一存储器模块120可将存储器控制器111的访问请求传送到第一类型存储器121，以确保存储器控制器111所需的访问速度。此外，第一存储器模块120可将第二类型存储器122的存储空间映射到第一类型存储器121(例如，备份)，或者可将第一类型存储器121的存储空间冲刷到第二类型存储器122，以向存储器控制器111提供第二类型存储器122的大存储容量和非易失性功能。
图7是示出媒体控制器123检测训练的完成的示例的示图。参照图5，通过基本输入输出系统(BIOS)执行初始化和训练。当初始化和训练完成时，存储器控制器111可周期性地将刷新命令R_CMD传送到第一存储器模块120和第三存储器模块140。
当周期性地(或连续地)接收到刷新命令R_CMD时，媒体控制器123可检测到训练完成。例如，当仅刷新命令R_CMD被周期性地(或连续地)接收特定次数或更多次而在刷新命令R_CMD之间没有插入任何其他命令时，媒体控制器123可检测到训练完成。
当检测到训练完成时，媒体交换器MSW可与第一类型存储器121和第二类型存储器122建立通道。在实施例中，在执行训练的同时，可以以噪声的形式接收刷新命令R_CMD。媒体控制器123可确定是否仅刷新命令R_CMD被周期性地或连续地接收，以区分在训练期间以噪声形式接收到的刷新命令R_CMD和在训练完成之后接收到的刷新命令R_CMD。
图8是示出根据本发明构思的实施例的第一类型存储器模块200的框图。在这个实施例中，第一类型存储器模块200可以是基于LRDIMM标准的存储器模块。在实施例中，将参照第一存储器模块120来描述第一类型存储器模块200。
参照图1和图8，第一类型存储器模块200包括第一类型存储器210、第二类型存储器220、媒体控制器230、第一数据缓冲器241至第八数据缓冲器248以及SPD装置250。
第一类型存储器210可以是易失性存储器。例如，第一类型存储器210包括第一易失性存储器211至第四易失性存储器214。第一易失性存储器211至第四易失性存储器214可以用彼此分离的封装件来实现。第一易失性存储器211至第四易失性存储器214可包括动态随机存取存储器。
第二类型存储器220可以是非易失性存储器。例如，第二类型存储器220可包括第一非易失性存储器221至第四非易失性存储器224。第一非易失性存储器221至第四非易失性存储器224可以用彼此分离的封装件来实现。第一非易失性存储器221至第四非易失性存储器224可以是通过不同的地址识别的第二类型存储器220的存储区域。
第二类型存储器220可包括各种非易失性存储器装置(诸如，闪存装置、相变存储器装置、铁电存储器装置、电阻式存储器装置和磁阻存储器装置)中的至少一种。
媒体控制器230可从存储器控制器111接收第一命令和地址CA1、第一时钟信号CK1以及第一控制信号CTRL1。媒体控制器230可与第一数据缓冲器241至第八数据缓冲器248交换第二数据信号DQ2。媒体控制器230可根据第一命令和地址CA1、第一时钟信号CK1以及第一控制信号CTRL1访问第一类型存储器210或第二类型存储器220。
媒体控制器230可将第二命令和地址CA2、第二时钟信号CK2以及第二控制信号CTRL2传送到第一类型存储器210，并可与第一类型存储器210交换第三数据信号DQ3。媒体控制器230可将第三命令和地址CA3、第三时钟信号CK3以及第三控制信号CTRL3传送到第二类型存储器220，并可与第二类型存储器220交换第四数据信号DQ4。
在实施例中，第一命令和地址CA1、第二命令和地址CA2以及第三命令和地址CA3可具有不同的格式。作为另一示例，第一命令和地址CA1、第二命令和地址CA2以及第三命令和地址CA3中的至少两个可具有相同的格式。例如，媒体控制器230用于与第一类型存储器210通信的格式可与媒体控制器230用于与第二类型存储器220通信的格式不同。
媒体控制器230可传送第一缓冲命令CMD_B1以控制第一数据缓冲器241至第四数据缓冲器241。媒体控制器230可传送第二缓冲命令CMD_B2以控制第五数据缓冲器245至第八数据缓冲器248。
媒体控制器230可包括媒体交换器MSW。如上所述，当第一类型存储器模块200被初始化时，媒体交换器MSW可将从存储器控制器111传送的针对第二类型存储器220的训练命令传送到第一类型存储器210。当训练完成时，媒体交换器MSW可将第二类型存储器220的存储容量提供给存储器控制器111作为第一类型存储器模块200的存储空间。
第一数据缓冲器241至第八数据缓冲器248可通过第一主通道MCH1，与数据选通信号DQS同步地与存储器控制器111交换第一数据信号DQ1。第一数据缓冲器241至第八数据缓冲器248可将通过第一主通道MCH1从存储器控制器111接收的第一数据信号DQ1作为第二数据信号DQ2传送到媒体控制器230。
第一数据缓冲器241至第八数据缓冲器248可通过第一主通道MCH1，将从媒体控制器230接收的第二数据信号DQ2作为第一数据信号DQ1传送到存储器控制器111。第一数据缓冲器241至第八数据缓冲器248可用彼此分开的封装件来实现。
SPD装置250可与媒体控制器230通信，并可通过第一子通道SCH1与存储器控制器111通信。SPD装置250可基于各种通信方式(诸如，系统管理总线(SMBus)和内部集成电路(I2C))中的至少一种。
在实施例中，第一类型存储器210可用作第二类型存储器220的高速缓存存储器。第二类型存储器220的存储空间的一部分可被映射到第一类型存储器210。
当由从存储器控制器111接收的第一命令和地址CA1指示的第一存储空间已被映射到第一类型存储器210时，即，当发生高速缓存命中时，存储器控制器111可将第二命令和地址CA2传送到第一类型存储器210。第一类型存储器210可根据第二命令和地址CA2执行读取或写入操作。
当由从存储器控制器111接收的第一命令和地址CA1指示的第一存储空间未被映射到第一类型存储器210时，即，当发生高速缓存未命中时，存储器控制器111可将由第一命令和地址CA1指示的第一存储空间映射到第一类型存储器210。
例如，可为第一类型存储器210确保与第二类型存储器220的第一存储空间相关联的第二存储空间。当第一类型存储器210的存储空间不足时，媒体控制器230可通过丢弃映射到第一类型存储器210的任何其他存储空间或将任何其他存储空间回送到第二类型存储器220，在第一类型存储器210确保存储空间。
在数据已被存储在第二类型存储器220的第一存储空间中的情况下，媒体控制器230可将第一存储空间的数据复制到第一类型存储器210的第二存储空间。然后，媒体控制器230可将第二命令和地址CA2传送到第一类型存储器210。第一类型存储器210可响应于第二命令和地址CA2，对第二存储空间执行读取操作或写入操作。
当意图从第一类型存储器210释放第二存储空间时，媒体控制器230可检查第二存储空间是否为“脏(dirty)”。例如，当对第二存储空间执行写入操作时，第二存储空间可被确定为“脏”。
在第二存储空间不为“脏”的情况下，媒体控制器230可通过丢弃第二存储空间的数据来释放第二存储空间。在第二存储空间为“脏”的情况下，媒体控制器230可通过将第二存储空间的数据写入到第二类型存储器220来回送(return)第二存储空间。在第二存储空间被回送之后，媒体控制器230可通过丢弃第二存储空间的数据来释放第二存储空间。
作为另一示例，第一类型存储器210和第二类型存储器220可被存储器控制器111直接访问。例如，当第一命令和地址CA1或第一控制信号CTRL1指示第一类型存储器210时，媒体控制器230可将第二命令和地址CA2、第二时钟信号CK2或第二控制信号CTRL2传送到第一类型存储器210。
当第一命令和地址CA1或第一控制信号CTRL1指示第二类型存储器220时，媒体控制器230可将第三命令和地址CA3、第三时钟信号CK3或第三控制信号CTRL3传送到第二类型存储器220。
在实施例中，易失性存储器的数量、非易失性存储器的数量和数据缓冲器的数量不受限制。易失性存储器或非易失性存储器的数量可与数据缓冲器的数量相同。数据缓冲器的数量可被改变为“9”。
根据本发明构思，半导体存储器模块向主机提供非易失性存储器的存储容量，并且仅对动态随机存取存储器执行与主机的训练。因此，提供一种存储器模块和包括存储器模块的存储器系统，其中，存储器模块向主机提供非易失性存储器的存储容量，同时无错误地执行与主机的训练。
尽管已经参照本发明构思的示例性实施例描述了本发明构思，但是本领域普通技术人员将清楚，在不脱离由所附权利要求阐述的本发明构思的精神和范围的情况下，可进行各种变化和修改。

Claims (16)

1.一种存储器模块，包括：
第一类型存储器；
第二类型存储器；
串行存在检测装置，被配置为：在初始化操作期间将第二类型存储器的容量信息传送到外部主机装置；以及
控制器，被配置为：在时间上跟随初始化操作的训练操作期间，将针对第二类型存储器的训练命令传送到第一类型存储器，
其中，控制器从外部主机装置接收训练命令；其中，第二类型存储器的第二容量是第一类型存储器的第一容量的N倍，其中，N是大于1的正整数，
其中，容量信息指示存在均具有第一容量的N个存储器，
其中，在训练操作期间，控制器将分别从外部主机装置接收的关于所述N个存储器的N个训练命令顺序地传送到第一类型存储器。
2.根据权利要求1所述的存储器模块，其中，在训练操作期间，控制器将所述N个训练命令中的每个的地址识别为指示第一类型存储器的同一个地址。
3.根据权利要求1所述的存储器模块，其中，当容量信息被读取时，控制器防止来自外部主机装置的训练命令被传送到第二类型存储器。
4.根据权利要求1所述的存储器模块，其中，当训练操作完成时，控制器将第二类型存储器用作主存储器，并将第一类型存储器用作第二类型存储器的高速缓存存储器。
5.根据权利要求4所述的存储器模块，其中，当从外部主机装置接收到刷新命令时，控制器确定训练操作完成。
6.根据权利要求1所述的存储器模块，其中，第一类型存储器包括一个或多个易失性存储器。
7.根据权利要求1所述的存储器模块，其中，第二类型存储器包括一个或多个非易失性存储器；其中，第一类型存储器是相对于第二类型存储器的不同类型的存储器。
8.根据权利要求1所述的存储器模块，其中，当将被外部主机装置访问的数据已被存储在第二类型存储器中时，控制器将所述数据从第二类型存储器复制到第一类型存储器。
9.根据权利要求1所述的存储器模块，其中，当将被外部主机装置访问的数据已被存储在第一类型存储器中时，控制器将从外部主机装置接收的访问命令传送到第一类型存储器。
10.根据权利要求1所述的存储器模块，还包括：
数据缓冲器，与控制器连接，并且被配置为：缓冲与外部主机装置交换的数据。
11.一种存储器模块，包括：
第一类型存储器；
第二类型存储器；
串行存在检测装置，被配置为：在初始化操作期间将第二类型存储器的容量信息传送到外部主机装置；以及
控制器，被配置为在训练操作期间控制第一类型存储器以执行与外部主机装置的训练，并且被配置为在训练操作完成之后将第二类型存储器的存储空间提供给外部主机装置，
其中，容量信息指示存在N个存储器，其中，N是大于1的正整数，
其中，在训练操作期间，控制器将分别从外部主机装置接收的关于所述N个存储器的N个训练命令顺序地传送到第一类型存储器。
12.根据权利要求11所述的存储器模块，其中，控制器仅将除了第一类型存储器的存储空间之外的第二类型存储器的存储空间提供给外部主机装置。
13.根据权利要求11所述的存储器模块，其中，控制器按照包括双列直插式存储器模块DIMM、带寄存器的DIMM和低负载DIMM的存储器模块的标准与外部主机装置通信。
14.一种存储器系统，包括：
第一类型存储器模块；
第二类型存储器模块；以及
处理器，被配置为：在对第一类型存储器模块和第二类型存储器模块中的每个执行训练操作之后，分别访问第一类型存储器模块和第二类型存储器模块，
其中，第一类型存储器模块包括：
第一类型存储器；
第二类型存储器；
第一串行存在检测装置，被配置为：在初始化操作期间将第二类型存储器的容量信息传送到处理器；以及
控制器，被配置为：在时间上跟随初始化操作的训练操作期间，将针对第二类型存储器的训练命令传送到第一类型存储器，
其中，容量信息指示存在N个存储器，其中，N是大于1的正整数，
其中，处理器通过使用所述N个存储器的标识符分别将训练命令传送到所述N个存储器；其中，控制器将训练命令的标识符识别为与指示第一类型存储器的标识符相同。
15.根据权利要求14所述的存储器系统，N个存储器中的每个存储器具有第一容量；其中，处理器根据容量信息识别所述N个存储器存在于第一类型存储器模块中。
16.根据权利要求14所述的存储器系统，其中，第二类型存储器模块包括：
第三类型存储器；
第二串行存在检测装置，被配置为：将第三类型存储器的容量信息传送到处理器。
CN201910164370.1A 2018-04-04 2019-03-05 存储器模块和包括存储器模块的存储器系统 Active CN110347331B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0039208 2018-04-04
KR1020180039208A KR102505913B1 (ko) 2018-04-04 2018-04-04 메모리 모듈 및 메모리 모듈을 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
CN110347331A CN110347331A (zh) 2019-10-18
CN110347331B true CN110347331B (zh) 2023-06-13

Family

ID=68096019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910164370.1A Active CN110347331B (zh) 2018-04-04 2019-03-05 存储器模块和包括存储器模块的存储器系统

Country Status (3)

Country Link
US (1) US10740010B2 (zh)
KR (1) KR102505913B1 (zh)
CN (1) CN110347331B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200088634A (ko) * 2019-01-15 2020-07-23 에스케이하이닉스 주식회사 메모리 시스템, 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법
KR102455880B1 (ko) 2018-01-12 2022-10-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11636014B2 (en) 2017-10-31 2023-04-25 SK Hynix Inc. Memory system and data processing system including the same
KR102519572B1 (ko) 2018-05-11 2023-04-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11139010B2 (en) 2018-12-11 2021-10-05 SK Hynix Inc. Memory system and operating method of the memory system
KR20200126678A (ko) * 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200126666A (ko) 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200124045A (ko) 2019-04-23 2020-11-02 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11404097B2 (en) 2018-12-11 2022-08-02 SK Hynix Inc. Memory system and operating method of the memory system
KR20200137548A (ko) 2019-05-30 2020-12-09 에스케이하이닉스 주식회사 메모리 장치 및 이의 테스트 동작 방법
CN116048430B (zh) * 2023-04-03 2023-07-14 苏州浪潮智能科技有限公司 随机写入指令处理方法、smr硬盘及计算机设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106126447A (zh) * 2015-05-07 2016-11-16 三星电子株式会社 控制存储装置的方法、存储器模块和存储系统
CN107481746A (zh) * 2016-06-08 2017-12-15 三星电子株式会社 用于操作ddr可兼容异步存储器模块的系统和方法
CN107656878A (zh) * 2016-07-26 2018-02-02 三星电子株式会社 具有内存高速缓存管理器的高带宽存储器
KR20180012565A (ko) * 2016-07-27 2018-02-06 에스케이하이닉스 주식회사 휘발성 메모리를 캐쉬로 사용하는 비휘발성 메모리 시스템
CN107710175A (zh) * 2015-04-20 2018-02-16 奈特力斯股份有限公司 存储器模块以及操作系统和方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8301833B1 (en) 2007-06-01 2012-10-30 Netlist, Inc. Non-volatile memory module
KR101583002B1 (ko) 2009-02-23 2016-01-21 삼성전자주식회사 컴퓨팅 시스템, 그것의 부팅 방법, 및 코드 데이터 피닝 방법
US8626997B2 (en) 2009-07-16 2014-01-07 Micron Technology, Inc. Phase change memory in a dual inline memory module
US9552175B2 (en) * 2011-02-08 2017-01-24 Diablo Technologies Inc. System and method for providing a command buffer in a memory system
JP5793245B2 (ja) * 2011-07-26 2015-10-14 ゴゴロ インク 乗り物診断データを提供するための装置、方法、および物品
US8639918B2 (en) * 2011-08-31 2014-01-28 Dell Products L.P. Memory compatibility system and method
KR101888074B1 (ko) * 2012-01-09 2018-08-13 삼성전자주식회사 저장 장치 및 불휘발성 메모리 장치, 그리고 그것의 동작 방법
EP2845104A4 (en) 2012-04-30 2015-11-18 Hewlett Packard Development Co PREVENTING THE ALLOCATION OF A HYBRID MEMORY MODULE
US9753793B2 (en) 2014-06-30 2017-09-05 Intel Corporation Techniques for handling errors in persistent memory
CN105808455B (zh) 2014-12-31 2020-04-28 华为技术有限公司 访问内存的方法、存储级内存及计算机系统
US10261697B2 (en) * 2015-06-08 2019-04-16 Samsung Electronics Co., Ltd. Storage device and operating method of storage device
US10152413B2 (en) * 2015-06-08 2018-12-11 Samsung Electronics Co. Ltd. Nonvolatile memory module and operation method thereof
US10558468B2 (en) 2015-10-22 2020-02-11 American Megatrends International, Llc Memory channel storage device initialization
KR102548574B1 (ko) * 2015-12-01 2023-06-29 삼성전자주식회사 불휘발성 메모리 모듈

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107710175A (zh) * 2015-04-20 2018-02-16 奈特力斯股份有限公司 存储器模块以及操作系统和方法
CN106126447A (zh) * 2015-05-07 2016-11-16 三星电子株式会社 控制存储装置的方法、存储器模块和存储系统
CN107481746A (zh) * 2016-06-08 2017-12-15 三星电子株式会社 用于操作ddr可兼容异步存储器模块的系统和方法
CN107656878A (zh) * 2016-07-26 2018-02-02 三星电子株式会社 具有内存高速缓存管理器的高带宽存储器
KR20180012565A (ko) * 2016-07-27 2018-02-06 에스케이하이닉스 주식회사 휘발성 메모리를 캐쉬로 사용하는 비휘발성 메모리 시스템

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Dmitry Knyaginin et al..Adaptive Row Addressing for Cost-Efficient Parallel Memory Protocols in Large-Capacity Memories.《Proceedings of the Second International Symposium on Memory Systems》.2016,第121–132页. *
张小鸣等.基于串行FRAM的固态存储器构建.《计算机工程》.2015,第64-70页. *

Also Published As

Publication number Publication date
US10740010B2 (en) 2020-08-11
US20190310784A1 (en) 2019-10-10
KR20190115923A (ko) 2019-10-14
CN110347331A (zh) 2019-10-18
KR102505913B1 (ko) 2023-03-07

Similar Documents

Publication Publication Date Title
CN110347331B (zh) 存储器模块和包括存储器模块的存储器系统
CN107481746B (zh) 用于操作ddr可兼容异步存储器模块的系统和方法
CN107656700B (zh) 一种flash-dram混合存储器模块
CN106055493B (zh) 存储系统、存储模块及其操作方法
US7328304B2 (en) Interface for a block addressable mass storage system
US7890691B2 (en) Memory cache sharing in hybrid hard disk
US10120600B2 (en) Persistent memory descriptor
KR102271117B1 (ko) 데이터에 대한 메모리 동작
CN107665174B (zh) 具有非易失性存储器和易失性存储器的存储系统
US10990463B2 (en) Semiconductor memory module and memory system including the same
CN101369245A (zh) 一种实现存储器缺陷映射表的系统和方法
CN105808455A (zh) 访问内存的方法、存储级内存及计算机系统
CN110347611B (zh) 存储器系统和存储器系统的操作方法
CN111433749A (zh) 具有dram高速缓存的非易失性物理存储器
CN111462793B (zh) 数据存储系统及其预充电策略设置方法
CN108139993B (zh) 内存装置、内存控制器、数据缓存装置及计算机系统
CN114691571A (zh) 数据处理方法、重排序缓存器及互联设备
US11474717B2 (en) Memory systems having semiconductor memory modules therein that support page fault processing
CN110389721A (zh) 半导体存储器模块和包括其的存储器系统
CN115359830B (zh) Scm介质存储模块的读方法写方法，以及存储控制器
US20230376427A1 (en) Memory system and computing system including the same
US20240053929A1 (en) Data storage device and non-volatile memory control method
US20240020250A1 (en) Memory system, memory controller and operation method thereof
US20230359394A1 (en) Operating method of memory device for managing map data of each of plurality of storage devices, computing system including memory device, and operating method of computing system
CN117075795A (zh) 存储器系统以及包括其的计算系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant