CN115295613A - 一种快恢复二极管结构及其制造方法 - Google Patents

一种快恢复二极管结构及其制造方法 Download PDF

Info

Publication number
CN115295613A
CN115295613A CN202211219035.5A CN202211219035A CN115295613A CN 115295613 A CN115295613 A CN 115295613A CN 202211219035 A CN202211219035 A CN 202211219035A CN 115295613 A CN115295613 A CN 115295613A
Authority
CN
China
Prior art keywords
region
type
layer
heavily doped
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211219035.5A
Other languages
English (en)
Other versions
CN115295613B (zh
Inventor
姜维宾
郭家良
鲍子逸
金涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yantai Taixin Electronics Technology Co ltd
Original Assignee
Yantai Taixin Electronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yantai Taixin Electronics Technology Co ltd filed Critical Yantai Taixin Electronics Technology Co ltd
Priority to CN202211219035.5A priority Critical patent/CN115295613B/zh
Publication of CN115295613A publication Critical patent/CN115295613A/zh
Application granted granted Critical
Publication of CN115295613B publication Critical patent/CN115295613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66136PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于半导体技术领域,具体涉及一种快恢复二极管结构及其制造方法。所述快恢复二极管结构包括:N型基区、浅P型阳极区、P型重掺杂区、N型重掺杂区、沟槽区、N型场截止层、N+型阴极区、正面金属层、背面金属层;沟槽区包括多晶层和氧化物层,多晶层位于氧化物层内部;多晶层通过与正面金属层形成电气连接,间接与浅P型阳极区内的P型重掺杂区和N型重掺杂区形成电气连接,并且通过对氧化物层的厚度进行调整,使得MOS沟道一直工作在亚阈值区,工作在亚阈值区的MOS沟道,其源区和漏区之间的电气特性类似于一个肖特基势垒,此MOS沟道同样可以达到降低常规工况下空穴注入效率的作用,以此达到快速恢复的特性。

Description

一种快恢复二极管结构及其制造方法
技术领域
本发明属于半导体技术领域,具体涉及一种快恢复二极管结构及其制造方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor,绝缘栅双极型晶体管)是由BJT(Bipolar Junction Transistor,双极型三极管)和MOS(Metal Oxide Semiconductor,绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,金属-氧化物半导体场效应晶体管)的高输入阻抗和GTR(Giant Transistor,电力晶体管)的低导通压降两方面的优点。IGBT在使用时通常需要搭配FRD(Fast Recovery Diode,快恢复二极管),用以在IGBT关断时续流。
现有FRD芯片通常与IGBT进行反向并联,组成一个双向开关,并采用单管封装或者模块封装的形式进行使用。在实际应用工况下,为了发挥整个IGBT-FRD系统的性能优势,通常需要FRD具有快速的反向恢复能力和较小的反向峰值电流,以降低IGBT开启过程中的过冲电流,即降低IGBT开启损耗。同时,还要求FRD的反向恢复过程中的电流和电压波形足够平滑,以缓解IGBT开启过程中的电磁干扰(EMI)问题和降低寄生开通风险。另外,在IGBT关断过程中,系统电流由IGBT转移至FRD,FRD从阻断状态过度至导通状态,此过程对FRD的抗浪涌能力较高,尤其在系统电流较大的情况下。再则,现有功率器件工作的温度越来越高,高温下的FRD漏电问题也日益成为需要克服的难点。
现今主流厂商为使FRD具有良好的反向恢复能力,通常采用的技术分为两类:一种是通过一定的手段,直接降低阳极的空穴注入效率,但此类技术最大的缺点在于器件的抗浪涌能力会极大降低;另一种技术类型为轴向寿命控制,即通过一定的手段,在FRD芯片的PN结附近引入一定数量的缺陷,以加快器件阳极附近的载流子复合,此类技术的最大缺点在于,在高温反偏条件下,PN结附近存在较大的电场强度,与PN结附近的缺陷相互作用,从而使得器件的高温漏电快速增加,无法稳定,甚至发生热击穿。
发明内容
为了克服现有技术中FRD在快速恢复能力与电流电压波形平滑度,抗浪涌能力和高温漏电稳定性方面难以折中的问题,本发明提出一种快恢复二极管结构及其制造方法。
本发明解决上述技术问题的技术方案如下:
一种快恢复二极管结构,包括:N-型基区、浅P型阳极区、P型重掺杂区、N型重掺杂区、沟槽区、N型场截止层、N+型阴极区、正面金属层、背面金属层;
所述N-型基区的上方设有两个沟槽区,所述沟槽区包括多晶层和氧化物层,多晶层位于氧化物层内部;在两个沟槽区的中间设有浅P型阳极区,在浅P型阳极区的上方设有P型重掺杂区和N型重掺杂区,其中N型重掺杂区位于P型重掺杂区的两侧;两个沟槽区相互远离的两侧设有深P型阳极区,所述深P型阳极区的上方均设有P型重掺杂区;在P型重掺杂区、N型重掺杂区、多晶层的上方设有正面金属层;
所述N-型基区的下方设有N型场截止层,所述N型场截止层下方设有N+型阴极区;所述N+型阴极区下方设有背面金属层。
进一步地,还包括阳极,阳极位于正面金属层的上表面并与正面金属层形成电气连接。
进一步地,还包括阴极,阴极位于背面金属层的下表面并与背面金属层形成电气连接。
一种快恢复二极管结构的制造方法,包括以下步骤:
步骤1、在N-型基区的表面生长一层屏蔽氧化层;
步骤2、在N-型基区上通过光刻、带胶离子注入、去胶以及退火,形成深P型阳极区;
步骤3、通过化学清洗的办法去掉所述屏蔽氧化层;
步骤4、生长一层场氧化层;
步骤5、光刻、湿法刻蚀掉所述场氧化层,然后去胶;
步骤6、生长一层硬膜氧化层;光刻,对N-型基区进行等离子增强刻蚀,形成沟槽,通过化学清洗的办法去掉所述硬膜氧化层;
步骤7、生长一层牺牲氧化层;
步骤8、通过干法或者湿法刻蚀去除牺牲氧化层;
步骤9、生长一层氧化物层;
步骤10、表面沉积一层多晶硅,形成多晶层;
步骤11、干法刻蚀多晶层,使多晶层仅在沟槽内有剩余;
步骤12、沟槽区通过离子注入及后续的退火过程形成浅P型阳极区;
步骤13、干法刻蚀表面残留的部分氧化物层;
步骤14、通过光刻,带胶注入离子,去胶,后续退火,形成N型重掺杂区;
步骤15、光刻,带胶干法刻蚀掉表面残留的氧化物层,通过离子注入及后续的退火过程形成P型重掺杂区;
步骤16、在表面沉积正面金属层,通过合金退火,金属与基本材料硅发生反应,生成相应的金属硅化物;
步骤17、将N-型基区上下翻转,通过玻璃键合减薄和/或Taiko减薄,将N-型基区的厚度减薄至目标厚度;
步骤18、通过离子注入和后续退火过程,形成N+型阴极区;
步骤19、通过离子注入和后续退火过程,形成N型场截至层;
步骤20、通过离子溅射和后续退火过程,形成背面金属层;
步骤21、通过电子辐照及后续退火过程,在器件内部均匀地引入缺陷,对器件的载流子寿命进行控制。
进一步地,所述N-型基区的基本材料为单晶硅,其掺杂杂质为磷,砷等五价元素,掺杂浓度在1.0e13~5.0e16cm-3范围内,N-型基区的厚度在50~8000微米范围内。
进一步地,所述深P型阳极区,掺杂浓度峰值在1.0e15~1.0e18cm-3范围内,深度在5.0~10.0微米范围内。
进一步地,所述浅P型阳极区的掺杂浓度在1.0e16~5.0e16cm-3范围内,深度在2.0~5.0微米范围内。
进一步地,所述N型重掺杂区掺杂浓度峰值在1.0e18~1.0e20cm-3范围内,深度在0.1~1.0微米范围内。
进一步地,所述P型重掺杂区的掺杂浓度峰值在1.0e18~1.0e20cm-3范围内,深度在0.1~1.0微米范围内。
与现有技术相比,本发明具有如下技术效果:
(1)快恢复二极管结构中具有深P型阳极区,可以确保器件在大电流工况下,具有良好的抗浪涌能力;
(2)快恢复二极管结构中具有浅P型阳极区,可以确保器件在中小电流的常规工况下,具有快速的反向恢复能力和平滑的反向恢复波形;
(3)快恢复二极管结构中,N-型基区、多晶层、氧化物层以及浅P型阳极区内的P型重掺杂区、N型重掺杂区、浅P型阳极区组成一个金属-氧化物-半导体MOS结构,此MOS结构的栅区为多晶层,源区为浅P型阳极区内的P型重掺杂区和N型重掺杂区,漏区为N-型基区;本MOS结构与常规MOS结构的不同点在于,多晶层通过与正面金属层形成电气连接,间接与浅P型阳极区内的P型重掺杂区和N型重掺杂区形成电气连接,并且通过对氧化物层的厚度进行调整,使得MOS沟道一直工作在亚阈值区,工作在亚阈值区的MOS沟道,其源区和漏区之间的电气特性类似于一个肖特基势垒,此MOS沟道同样可以达到降低常规工况下空穴注入效率的作用,以此达到快速恢复的特性。类似的,多晶层、氧化物层、深P型阳极区内的P型重掺杂区、深P型阳极区和N-型基区也组成一个MOS结构,但此MOS结构缺乏有效的源区,故此MOS沟道一直工作在不导通的状态下;
(4)快恢复二极管结构中,无需采用轴向寿命控制技术,故制程复杂度降低,并且在高温反偏条件下的器件漏电能够稳定保持在较低水平,以满足日益提高的工作温度要求;
(5)快恢复二极管结构中,可以通过调整深P型阳极区、浅P型阳极区和沟槽区的面积配比,方便地调整FRD各个特性的侧重点,以满足不同应用场景对FRD特性的要求;
(6)快恢复二极管结构,表面平整,无明显台阶差,有利于器件尺寸的微缩和精细化,有利于器件特性的进一步改善。
附图说明
图1是本发明的一种快恢复二极管结构示意图;
图2是工艺步骤1的最终效果示意图;
图3是工艺步骤2的最终效果示意图;
图4是工艺步骤3、步骤4的最终效果示意图;
图5是工艺步骤5、步骤6的最终效果示意图;
图6是工艺步骤7的最终效果示意图;
图7是工艺步骤8、步骤9的最终效果示意图;
图8是工艺步骤10的最终效果示意图;
图9是工艺步骤11的最终效果示意图;
图10是工艺步骤12的最终效果示意图;
图11是工艺步骤13、步骤14的最终效果示意图;
图12是工艺步骤15的最终效果示意图;
图13是工艺步骤16的最终效果示意图;
图14是工艺步骤17、步骤18的最终效果示意图;
图15是工艺步骤19的最终效果示意图;
图16是工艺步骤20的最终效果示意图。
在附图中,各标号所表示的部件名称列表如下:
101、N-型基区;102、浅P型阳极区;103、P型重掺杂区;104、N型重掺杂区;105、多晶层;106、氧化物层;107、深P型阳极区;108、N型场截止层;109、N+型阴极区;110、正面金属层;111、背面金属层;A、阳极;K、阴极;201、屏蔽氧化层;401、场氧化层;601、牺牲氧化层。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
在本实施中提供了一种快恢复二极管结构,包括:N-型基区101、浅P型阳极区102、P型重掺杂区103、N型重掺杂区104、沟槽区、N型场截止层108、N+型阴极区109、正面金属层110、背面金属层111;所述N-型基区101的上方设有两个沟槽区,所述沟槽区包括多晶层105和氧化物层106,多晶层105位于氧化物层106内部;在两个沟槽区的中间设有浅P型阳极区102,在浅P型阳极区102的上方设有P型重掺杂区103和N型重掺杂区104,其中N型重掺杂区104位于P型重掺杂区103的两侧;两个沟槽区相互远离的两侧设有深P型阳极区107,所述深P型阳极区107的上方均设有P型重掺杂区103;在P型重掺杂区103、N型重掺杂区104、多晶层105的上方设有正面金属层110;所述N-型基区101的下方设有N型场截止层108,所述N型场截止层108下方设有N+型阴极区109;所述N+型阴极区109下方设有背面金属层111。
快恢复二极管结构还包括阳极A,阳极A位于正面金属层110的上表面并与正面金属层110形成电气连接。快恢复二极管器件结构还包括阴极K,阴极K位于背面金属层111的下表面并与背面金属层111形成电气连接。
本实施例的快恢复二极管结构中,深P型阳极区107在非常规大电流工况下能保持足够高的空穴注入效率,以确保器件有足够强的抗浪涌电流能力;其次,在本实施例的快恢复二极管结构中,其浅P型阳极区102在常规中小电流工况下,能降低器件的空穴注入效率,以确保器件在常规工况下有足够快速的反向恢复能力。另外,在本实施例快恢复二极管结构中,N-型基区101、多晶层105、氧化物层106以及浅P型阳极区102内的P型重掺杂区103、N型重掺杂区104、浅P型阳极区102组成一个金属-氧化物-半导体MOS结构;此MOS结构的栅区为多晶层105,源区为浅P型阳极区102内的P型重掺杂区103和N型重掺杂区104,漏区为N-型基区101,本实施例所述器件中的MOS结构与常规MOS结构的不同点在于,多晶层105通过与正面金属层110形成电气连接,间接与浅P型阳极区102内的P型重掺杂区103和N型重掺杂区104形成电气连接,并且通过对氧化物层106的厚度进行调整,使得MOS沟道一直工作在亚阈值区,工作在亚阈值区的MOS沟道,其源区和漏区之间的电气特性类似于一个肖特基势垒,此MOS沟道同样可以达到降低常规工况下空穴注入效率的作用,以此达到快速恢复的特性。类似的,多晶层105、氧化物层106、深P型阳极区107内的P型重掺杂区103、深P型阳极区107和N-型基区101也组成一个MOS结构,但此MOS结构缺乏有效的源区,故此MOS沟道一直工作在不导通的状态下。
在本实施中,还提供了一种快恢复二极管结构的制造方法,包括以下步骤:
步骤1、在N-型基区101的表面,通过热氧化、低压化学气相沉淀或者等离子增强型化学气相沉淀的方法生长一层屏蔽氧化层201,其厚度在100~1000埃米,作为后续离子注入的阻挡层,增加注入后的离子在硅中分布的随机性,并抑制离子注入的沟道效应,如图2所示;其中,N-型基区101通过对加工的基本衬底材料减薄而来,所述基本材料为单晶硅,其掺杂杂质为磷、砷等五价元素,掺杂浓度在1.0e13~5.0e16cm-3范围内。减薄方式可以是玻璃键合减薄,也可以是Taiko减薄,或者两者的组合,N-型基区101的厚度在50~8000微米范围内。
步骤2、通过光刻,进行带胶离子注入,去胶,以及后续的退火过程,形成深P型阳极区107,掺杂浓度峰值在1.0e15~1.0e18cm-3范围内,深度在5.0~10.0微米范围内,如图3所示;具体的,光刻的精度小于2.0微米,注入的离子类型为硼,注入的能量在20~200KeV范围内,离子注入的剂量在1.0e12~1.0e16cm-2范围内。退火方式采用炉管退火,炉管退火的温度可以在700~1200摄氏度范围内,退火时间可以在20~600分钟范围内,最终形成的深P型阳极区107的掺杂浓度峰值在1.0e15~1.0e18cm-3范围内,深度在5.0~15.0微米范围内。
步骤3、通过化学清洗的办法去掉前述屏蔽氧化层201;
步骤4、通过热氧化、低压化学气相沉淀或者等离子增强型化学气相沉淀的方法生长一层场氧化层401,其厚度在10000~30000埃米,以达到在特性区域保护硅材料的不被腐蚀、污染和防止出现寄生晶体管,并在某些工艺步骤中充当注入掩膜,如图4所示;
步骤5、光刻,湿法刻蚀掉前述场氧化层401,然后去胶;
步骤6、通过热氧化、低压化学气相沉淀或者等离子增强型化学气相沉淀的方法生长一层硬膜氧化层,其厚度在3000~8000埃米。光刻,对N-型基区101进行等离子增强刻蚀,形成沟槽,沟槽宽度在0.5~2.0微米,沟槽深度在2.0~5.0微米范围内。通过化学清洗的办法去掉前述硬膜氧化层,如图5所示;
步骤7、通过热氧化、低压化学气相沉淀或者等离子增强型化学气相沉淀的方法生长一层牺牲氧化层601,厚度在100~2000埃米范围内,以去除沟槽刻蚀过程中残留的晶粒和缺陷,同时对沟槽底部和侧壁形貌进行平滑处理,如图6所示;
步骤8、通过干法或者湿法刻蚀去除牺牲氧化层601;
步骤9、通过热氧化、低压化学气相沉淀或者等离子增强型化学气相沉淀的方法生长一层氧化物层106,厚度在100~1000埃米范围内,如图7所示;
步骤10、通过低压化学气相沉淀或者等离子增强型化学气相沉淀的方法在表面沉积一层多晶硅,形成多晶层105;所述多晶层105是由掺杂的多晶硅构成,其掺杂杂质可以是磷、砷等五价元素,通过原位掺杂使多晶层105的掺杂浓度在1.0e18~1.0e20cm-3范围内,多晶层105的深度可以在1.0~5.0微米范围内,宽度可以在0.5~2.0微米范围内,如图8所示;
步骤11、干法刻蚀多晶层105,使多晶层105仅在沟槽内有剩余,如图9所示;
步骤12、通过离子注入及后续的退火过程形成浅P型阳极区102。注入的离子类型可以是硼、铝等三价元素,注入的能量在20~200KeV范围内,离子注入的剂量在1.0e12~1.0e16cm-2范围内。离子注入重复三次。退火方式采用炉管退火,炉管退火的温度可以在700~1200摄氏度范围内,退火时间可以在20~300分钟范围内。通过三次离子注入和后续的退火过程,最终形成的浅P型阳极区102的掺杂浓度较为均匀,并在1.0e16~5.0e16cm-3范围内,深度在2.0~5.0微米范围内。浅P型阳极区102的宽度,即两个沟槽区的间距在3.0~100.0微米范围内,如图10所示;
步骤13、干法刻蚀表面残留的部分氧化物层,使留下的氧化物层厚度约为200~500埃米;
步骤14、通过光刻,带胶注入离子,去胶,后续退火,形成N型重掺杂区104。光刻的精度需要小于2.0微米。注入的离子类型为磷、砷等五价元素,离子注入能量在20~200KeV范围内,注入剂量在1.0e13~1.0e16cm-2范围内,并可以重复注入1~3次。退火方式采用炉管退火,退火的温度可以在700~1200摄氏度范围内,退火时间可以在10~100分钟范围内。最终形成的N型重掺杂区104掺杂浓度峰值在1.0e18~1.0e20cm-3范围内,深度在0.1~1.0微米范围内,如图11所示;
步骤15、光刻,带胶干法刻蚀掉表面残留的氧化物层。通过离子注入及后续的退火过程形成P型重掺杂区103。注入的离子类型为硼、铝和氟化硼,离子注入能量在20~200KeV范围内,注入剂量在1.0e13~1.0e16cm-2范围内,并可以重复注入1~3次。退火方式可以采用炉管退火,也可以采用快速热退火。炉管退火的温度可以在700~1200摄氏度范围内,退火时间可以在10~100分钟范围内。快速热退火的温度可以在700~1000摄氏度范围内,退火时间可以在10~60秒范围内。最终形成的P型重掺杂区103的掺杂浓度峰值在1.0e18~1.0e20cm-3范围内,深度在0.1~1.0微米范围内,如图12所示;
步骤16、通过低压化学气相沉淀或者等离子增强型化学气相沉淀的方法在表面沉积正面金属层110,正面金属可由铝、铜、钨、钛构成,通过合金退火,金属与基本材料硅发生反应,生成相应的金属硅化物。合金退火采用炉管退火,退火温度在300~500摄氏度范围内,退火时间在20~100分钟范围内,如图13所示;
步骤17、将N-型基区101上下翻转,通过玻璃键合减薄,也可以是Taiko减薄,或者两者的组合,将N-型基区101的厚度减薄至目标厚度;
步骤18、通过离子注入和后续退火过程,形成N+型阴极区109。注入的离子类型可以是磷、砷等五价元素,离子注入的能量可以在20~100KeV范围内,离子注入的剂量在1.0e12~1.0e14 cm-2范围内。退火方式采用激光退火。最终形成的N+型阴极区109掺杂浓度峰值在1.0e18~1.0e20cm-3内,深度在0.2~2.0微米范围内,如图14所示;
步骤19、通过离子注入和后续退火过程,形成N型场截至层108。注入的离子类型可以是磷、砷等五价元素,也可以是氢、氦、硒,注入能量在100~2000KeV范围内,离子注入的剂量在1.0e12~1.0e15cm-2范围内。退火方式可以采用激光退火,也可以采用炉管退火。炉管退火的温度可以在200~600摄氏度范围内,退火时间可以在20~100分钟范围内。最终形成的N型场截止层108掺杂浓度峰值在1.0e15~1.0e16cm-3范围内,深度在1.0~50.0微米范围内,如图15所示。
步骤20、通过离子溅射和后续退火过程,形成背面金属层111。其金属可以由铝、铜、钛、镍、金、银构成。退火方式采用炉管退火,退火温度在300~500摄氏度范围内,退火时间在20~100分钟范围内,如图16所示;
步骤21、通过电子辐照及后续退火过程,在器件内部均匀地引入缺陷,对器件的载流子寿命进行控制。电子辐照的能量在3.0~15.0MeV范围内,剂量在10~1000kgy范围内。退火方式采用炉管退火,退火温度在300~500摄氏度范围内,退火时间在20~100分钟范围内。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种快恢复二极管结构,其特征在于,包括:N-型基区(101)、浅P型阳极区(102)、P型重掺杂区(103)、N型重掺杂区(104)、沟槽区、N型场截止层(108)、N+型阴极区(109)、正面金属层(110)、背面金属层(111);
所述N-型基区(101)的上方设有两个沟槽区,所述沟槽区包括多晶层(105)和氧化物层(106),所述多晶层(105)位于所述氧化物层(106)内部;在两个沟槽区的中间设有浅P型阳极区(102),在所述浅P型阳极区(102)的上方设有P型重掺杂区(103)和N型重掺杂区(104),其中N型重掺杂区(104)位于P型重掺杂区(103)的两侧;两个沟槽区相互远离的两侧设有深P型阳极区(107),所述深P型阳极区(107)的上方均设有P型重掺杂区(103);在P型重掺杂区(103)、N型重掺杂区(104)、多晶层(105)的上方设有正面金属层(110);
所述N-型基区(101)的下方设有N型场截止层(108),所述N型场截止层(108)下方设有N+型阴极区(109);所述N+型阴极区(109)下方设有背面金属层(111)。
2.根据权利要求1所述的一种快恢复二极管结构,其特征在于,还包括阳极(A),阳极(A)位于正面金属层(110)的上表面并与正面金属层(110)形成电气连接。
3.根据权利要求1所述的一种快恢复二极管结构,其特征在于,还包括阴极(K),阴极(K)位于背面金属层(111)的下表面并与背面金属层(111)形成电气连接。
4.一种快恢复二极管结构的制造方法,其特征在于,包括以下步骤:
步骤1、在N-型基区(101)的表面生长一层屏蔽氧化层(201);
步骤2、在N-型基区(101)上通过光刻、带胶离子注入、去胶以及退火,形成深P型阳极区(107);
步骤3、通过化学清洗的办法去掉所述屏蔽氧化层(201);
步骤4、生长一层场氧化层(401);
步骤5、光刻、湿法刻蚀掉所述场氧化层(401),然后去胶;
步骤6、生长一层硬膜氧化层;光刻,对N-型基区(101)进行等离子增强刻蚀,形成沟槽,通过化学清洗的办法去掉所述硬膜氧化层;
步骤7、生长一层牺牲氧化层(601);
步骤8、通过干法或者湿法刻蚀去除牺牲氧化层(601);
步骤9、生长一层氧化物层(106);
步骤10、表面沉积一层多晶硅,形成多晶层(105);
步骤11、干法刻蚀多晶层(105),使多晶层(105)仅在沟槽内有剩余;
步骤12、沟槽区通过离子注入及后续的退火过程形成浅P型阳极区(102);
步骤13、干法刻蚀表面残留的部分氧化物层(106);
步骤14、通过光刻,带胶注入离子,去胶,后续退火,形成N型重掺杂区(104);
步骤15、光刻,带胶干法刻蚀掉表面残留的氧化物层,通过离子注入及后续的退火过程形成P型重掺杂区(103);
步骤16、在表面沉积正面金属层(110),通过合金退火,金属与基本材料硅发生反应,生成相应的金属硅化物;
步骤17、将N-型基区(101)上下翻转,通过玻璃键合减薄和/或Taiko减薄,将N-型基区(101)的厚度减薄至目标厚度;
步骤18、通过离子注入和后续退火过程,形成N+型阴极区(109);
步骤19、通过离子注入和后续退火过程,形成N型场截至层(108);
步骤20、通过离子溅射和后续退火过程,形成背面金属层(111);
步骤21、通过电子辐照及后续退火过程,在器件内部均匀地引入缺陷,对器件的载流子寿命进行控制。
5.根据权利要求4所述的一种快恢复二极管结构的制造方法,其特征在于,所述N-型基区(101)的基本材料为单晶硅,其掺杂杂质为五价元素,掺杂浓度在1.0e13~5.0e16cm-3范围内,N-型基区(101)的厚度在50~8000微米范围内。
6.根据权利要求4所述的一种快恢复二极管结构的制造方法,其特征在于,所述深P型阳极区(107),掺杂浓度峰值在1.0e15~1.0e18cm-3范围内,深度在5.0~10.0微米范围内。
7.根据权利要求4所述的一种快恢复二极管结构的制造方法,其特征在于,所述浅P型阳极区(102)的掺杂浓度在1.0e16~5.0e16cm-3范围内,深度在2.0~5.0微米范围内。
8.根据权利要求4所述的一种快恢复二极管结构的制造方法,其特征在于,所述N型重掺杂区(104)掺杂浓度峰值在1.0e18~1.0e20cm-3范围内,深度在0.1~1.0微米范围内。
9.根据权利要求4所述的一种快恢复二极管结构的制造方法,其特征在于,所述P型重掺杂区(103)的掺杂浓度峰值在1.0e18~1.0e20cm-3范围内,深度在0.1~1.0微米范围内。
CN202211219035.5A 2022-10-08 2022-10-08 一种快恢复二极管结构及其制造方法 Active CN115295613B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211219035.5A CN115295613B (zh) 2022-10-08 2022-10-08 一种快恢复二极管结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211219035.5A CN115295613B (zh) 2022-10-08 2022-10-08 一种快恢复二极管结构及其制造方法

Publications (2)

Publication Number Publication Date
CN115295613A true CN115295613A (zh) 2022-11-04
CN115295613B CN115295613B (zh) 2023-01-03

Family

ID=83833962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211219035.5A Active CN115295613B (zh) 2022-10-08 2022-10-08 一种快恢复二极管结构及其制造方法

Country Status (1)

Country Link
CN (1) CN115295613B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116454119A (zh) * 2023-06-15 2023-07-18 广东巨风半导体有限公司 一种快恢复二极管及其制备方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976687A (zh) * 2010-10-21 2011-02-16 电子科技大学 一种低功耗快恢复金属氧化物半导体二极管
KR20140009874A (ko) * 2012-07-13 2014-01-23 주식회사 케이이씨 고속 회복 다이오드
US20140246761A1 (en) * 2013-03-01 2014-09-04 Ixys Corporation Fast recovery switching diode with carrier storage area
KR101448158B1 (ko) * 2013-08-19 2014-10-07 주식회사 시지트로닉스 저전압-고전류용 고성능 고속회복다이오드(hp-frd) 및 그 제조방법
CN104465791A (zh) * 2013-09-22 2015-03-25 深圳市力振半导体有限公司 一种快恢复二极管的结构和背面的制备方法
JP2015181178A (ja) * 2015-05-12 2015-10-15 株式会社東芝 半導体装置
CN106098799A (zh) * 2016-07-06 2016-11-09 电子科技大学 一种积累型沟槽二极管
US20170323793A1 (en) * 2013-09-13 2017-11-09 Shanghai Ic R&D Center Co., Ltd Fabrication method of fast recovery diode
CN109192787A (zh) * 2018-07-19 2019-01-11 东南大学 一种具有两极肖特基控制的凹槽型阳极快恢复二极管及制造方法
CN110970485A (zh) * 2018-10-01 2020-04-07 爱动力半导体公司 载子注入控制快恢复二极管结构及制造方法
CN111048594A (zh) * 2019-11-13 2020-04-21 电子科技大学 一种集成快恢复二极管的SiC功率器件
CN211455691U (zh) * 2020-03-24 2020-09-08 成都森未科技有限公司 一种提高开启可控性的igbt器件结构
CN211455689U (zh) * 2020-03-24 2020-09-08 成都森未科技有限公司 一种提高igbt开启可控性的元胞结构
CN112018174A (zh) * 2020-08-19 2020-12-01 广东美的白色家电技术创新中心有限公司 一种半导体器件及其制作方法、家用电器

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976687A (zh) * 2010-10-21 2011-02-16 电子科技大学 一种低功耗快恢复金属氧化物半导体二极管
KR20140009874A (ko) * 2012-07-13 2014-01-23 주식회사 케이이씨 고속 회복 다이오드
US20140246761A1 (en) * 2013-03-01 2014-09-04 Ixys Corporation Fast recovery switching diode with carrier storage area
KR101448158B1 (ko) * 2013-08-19 2014-10-07 주식회사 시지트로닉스 저전압-고전류용 고성능 고속회복다이오드(hp-frd) 및 그 제조방법
US20170323793A1 (en) * 2013-09-13 2017-11-09 Shanghai Ic R&D Center Co., Ltd Fabrication method of fast recovery diode
CN104465791A (zh) * 2013-09-22 2015-03-25 深圳市力振半导体有限公司 一种快恢复二极管的结构和背面的制备方法
JP2015181178A (ja) * 2015-05-12 2015-10-15 株式会社東芝 半導体装置
CN106098799A (zh) * 2016-07-06 2016-11-09 电子科技大学 一种积累型沟槽二极管
CN109192787A (zh) * 2018-07-19 2019-01-11 东南大学 一种具有两极肖特基控制的凹槽型阳极快恢复二极管及制造方法
CN110970485A (zh) * 2018-10-01 2020-04-07 爱动力半导体公司 载子注入控制快恢复二极管结构及制造方法
CN111048594A (zh) * 2019-11-13 2020-04-21 电子科技大学 一种集成快恢复二极管的SiC功率器件
CN211455691U (zh) * 2020-03-24 2020-09-08 成都森未科技有限公司 一种提高开启可控性的igbt器件结构
CN211455689U (zh) * 2020-03-24 2020-09-08 成都森未科技有限公司 一种提高igbt开启可控性的元胞结构
CN112018174A (zh) * 2020-08-19 2020-12-01 广东美的白色家电技术创新中心有限公司 一种半导体器件及其制作方法、家用电器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张广银等: "逆阻型绝缘栅双极晶体管研究进展", 《半导体技术》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116454119A (zh) * 2023-06-15 2023-07-18 广东巨风半导体有限公司 一种快恢复二极管及其制备方法

Also Published As

Publication number Publication date
CN115295613B (zh) 2023-01-03

Similar Documents

Publication Publication Date Title
US8829519B2 (en) Semiconductor device
US20080246055A1 (en) Semiconductor component including a monocrystalline semiconductor body and method
CN114122123B (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
US9502497B2 (en) Method for preparing power diode
US8557678B2 (en) Method for manufacturing semiconductor substrate of large-power device
CN109103094B (zh) 一种混合pin/肖特基快恢复二极管的制备方法
CN110600537A (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN104576361A (zh) 功率二极管的制备方法
CN115295613B (zh) 一种快恢复二极管结构及其制造方法
CN114823911A (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
US20020079534A1 (en) Power semiconductor switching devices with low power loss and method for fabricating the same
JP2003224281A (ja) 半導体装置およびその製造方法
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
CN106611797A (zh) 一种具有局域金属寿命控制的功率器件及其制作方法
US20230047794A1 (en) Multi-trench Super-Junction IGBT Device
CN215815877U (zh) 高维持高失效双向可控硅静电防护器件
CN115954379A (zh) 带有p+沟槽结构的碳化硅mosfet器件及制作方法
CN115332329A (zh) 一种深缓冲层高密度沟槽的igbt器件及其制备方法
CN112382568B (zh) 一种mos控制晶闸管的制造方法
CN115332330A (zh) 一种具有反向导通特性的igbt器件及其制备方法
CN211789033U (zh) 一种快恢复二极管器件结构
CN107578998B (zh) Igbt芯片制造方法及igbt芯片
CN107452623A (zh) 一种快恢复二极管的制造方法及快恢复二极管
CN207781616U (zh) 功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A Fast Recovery Diode Structure and Its Manufacturing Method

Effective date of registration: 20230629

Granted publication date: 20230103

Pledgee: Rizhao bank Limited by Share Ltd. Yantai branch

Pledgor: YANTAI TAIXIN ELECTRONICS TECHNOLOGY Co.,Ltd.

Registration number: Y2023980046494

PE01 Entry into force of the registration of the contract for pledge of patent right