CN115292237B - 一种芯片及其数据传输方法 - Google Patents

Abstract

本申请实施例公开了一种芯片及其数据传输方法，该芯片包括spi接口协议转换模块和多个块；将多个块中直接与spi接口协议转换模块相连的块作为一级块，未直接与spi接口协议转换模块相连的块作为多级块，spi接口协议转换模块通过总线与每个一级块相连，并且通过总线经过一级块逐级与多级块相连；spi接口协议转换模块设置为通过spi接口协议与上位机通信获取通信信息，将通信信息的传输协议转换为总线协议，通过总线传输至相应的块；块设置为在接收到通信信息后在本块内解析通信信息以及所需的配置参数，根据解析结果执行相应操作。通过该实施例方案，大大减少了长线数量，减轻了布线压力。

Description

一种芯片及其数据传输方法

技术领域

本申请实施例涉及数据处理技术，尤指一种芯片及其数据传输方法。

背景技术

随着半导体工艺的持续发展，随着大数据和计算需求日益增强，越来越多计算和存储功能需要专用的芯片来完成，对于计算功能相对单一，但是数据量计算并行度较高的高通量芯片，通常采用SPI（串行外设接口）与主控系统进行通信，用来传递一些配置参数、数据和反馈芯片状态信息等。通常的设计会在SPI接口信号所在的块直接解析参数，然后将参数分发到各级子块使用，随着芯片的计算单元和存储单元地逐渐增多，芯片划分的块逐渐增多。从解析参数的块传输到其他块，特别是距离较远的块，必须穿过多个块，在块之间存在大量的走线，不仅影响芯片的切割，对每个块的布局布线也带来巨大压力。

发明内容

本申请实施例提供了一种芯片及其数据传输方法，能够大大减少长线数量，减轻布线压力。

本申请实施例提供了一种芯片，可以包括spi接口协议转换模块和划分出的多个块；将所述多个块中直接与所述spi接口协议转换模块相连的块作为一级块，未直接与所述spi接口协议转换模块相连的块作为多级块，所述多级块的级数与连接到所述spi接口协议转换模块所需经过的块数正相关；所述spi接口协议转换模块通过总线与每个所述一级块相连，并且通过总线，经过所述多级块对应的一级块逐级与所述多级块相连；所述spi接口协议转换模块设置于一个一级块中，或者单独设置；

所述spi接口协议转换模块，设置为通过spi接口协议与上位机进行通信获取通信信息，将所述通信信息的传输协议转换为总线协议，将所述通信信息通过总线传输至相应的块；

所述块，设置为在接收到所述通信信息后，在本块自身内解析所述通信信息以及所需的配置参数，并根据解析结果执行相应的操作。

在本申请的示例性实施例中，每个所述块内设置有寄存器；所述spi接口协议转换模块通过总线与每个所述一级块相连，并且通过总线，经过所述多级块对应的一级块逐级与所述多级块相连，可以包括：

所述spi接口协议转换模块通过总线与全部一级块中的寄存器相连，并通过所述总线逐级连接到所述一级块后续的多级块中的寄存器。

在本申请的示例性实施例中，每个所述块包含一个或多个功能单元；所述在本块自身内解析所述通信信息以及所需的配置参数，并根据解析结果执行相应的操作，可以包括：

在本块自身的寄存器内根据预先设置的配置参数和数据地址表格解析所述通信信息和所需的配置参数，并将解析结果分发至所述功能单元，由所述功能单元执行相应的操作。

在本申请的示例性实施例中，所述通信信息包括写数据信息，所述写数据信息可以包括：写使能、写地址和写数据；所述寄存器为写寄存器；

所述总线，可以设置为传输所述写数据信息。

在本申请的示例性实施例中，所述由所述功能单元执行相应的操作，可以包括：

由所述功能单元根据所述写使能将所述写数据写入所述写地址内。

在本申请的示例性实施例中，所述通信信息为读数据信息，所述读数据信息可以包括：读使能和读地址；所述寄存器为读寄存器；

所述总线，可以设置为传输所述读数据信息。

在本申请的示例性实施例中，所述由所述功能单元执行相应的操作，可以包括：

由所述功能单元根据所述读使能从所述读地址内读取数据，获取读数据；

将所述读数据返回给所述读寄存器；

所述读寄存器，可以设置为通过总线将所述读数据传输至所述spi接口协议转换模块。

在本申请的示例性实施例中，所述功能单元可以包括以下任意一个或多个：缓存控制单元、计算单元和测试单元。

在本申请的示例性实施例中，所述spi接口协议转换模块，还可以设置为将需要传输至所述上位机的信息的传输协议由所述总线协议转化为所述spi接口协议，并将所述需要传输至所述上位机的信息根据所述spi接口协议传输到所述上位机。

本申请实施例还提供了一种数据传输方法，基于所述的芯片；所述方法可以包括：

通过spi接口协议与上位机进行通信获取通信信息，将所述通信信息的传输协议转换为总线协议，将所述通信信息通过总线传输至所述芯片内相应的块；

在所述块自身内解析所述通信信息以及所需的配置参数，并根据解析结果执行相应的操作。

与相关技术相比，本申请实施例的芯片可以包括spi接口协议转换模块和划分出的多个块；将所述多个块中直接与所述spi接口协议转换模块相连的块作为一级块，未直接与所述spi接口协议转换模块相连的块作为多级块，所述多级块的级数与连接到所述spi接口协议转换模块所需经过的块数正相关；所述spi接口协议转换模块通过总线与每个所述一级块相连，并且通过总线，经过所述多级块对应的一级块逐级与所述多级块相连；所述spi接口协议转换模块设置于一个一级块中，或者单独设置；所述spi接口协议转换模块，设置为通过spi接口协议与上位机进行通信获取通信信息，将所述通信信息的传输协议转换为总线协议，将所述通信信息通过总线传输至相应的块；所述块，设置为在接收到所述通信信息后，在本块自身内解析所述通信信息以及所需的配置参数，并根据解析结果执行相应的操作。通过该实施例方案，大大减少了长线数量，减轻了布线压力。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。

附图说明

附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。

图1为本申请实施例的芯片连接结构示意图；

图2为相关方案中的第一种芯片连接示意图；

图3为相关方案中的第二种芯片连接示意图；

图4为本申请实施例的一种芯片连接示例示意图；

图5为本申请实施例的一种数据传输方法流程图。

具体实施方式

本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。

本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。

此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。

本申请实施例提供了一种芯片1，如图1所示，可以包括spi接口协议转换模块11和划分出的多个块12；将所述多个块12中直接与所述spi接口协议转换模块相连的块作为一级块12-1，未直接与所述spi接口协议转换模块相连的块作为多级块12-i（i为大于1的正整数，例如，2、3、4…N，N为正整数），所述多级块的级数i与连接到所述spi接口协议转换模块11所需经过的块数正相关（即任意一个块连接到spi接口协议转换模块所经过的块越多，则这个块的级数越大）；一级块12-1和多级块12-i的级数连续（即当存在多个块时，多个块的级数是连续的，如：一级块、二级块、三级块、…）；所述spi接口协议转换模块11通过总线a与每个所述一级块12-1相连，并且通过总线a，经过所述多级块12-i对应的一级块12-1逐级与所述多级块12-i相连；所述spi接口协议转换模块11设置于一个一级块12-1中，或者独立于多个块12之外单独设置；

所述spi接口协议转换模块11，设置为通过spi接口协议与上位机进行通信获取通信信息，将所述通信信息的传输协议转换为总线协议，将所述通信信息通过总线传输至相应的块12（例如，可以为任意的一级块和多级块）；

所述块12，设置为在接收到所述通信信息后，在本块自身内解析所述通信信息以及所需的配置参数，并根据解析结果执行相应的操作。

Spi（Serial Peripheral Interface，串行外设接口）是一种高速、全双工、同步的通信总线，只需要四根信号线即可，节约引脚，有利于PCB（印刷电路板）的布局。spi的通信原理比较简单，它以主从方式工作，通常有一个主设备和多个从设备。

在一种传统方案中，通常在FPGA（Field-Programmable Gate Array，即现场可编程门阵列）中，spi解析模块A与上位机B相连，并与FPGA内的其他功能模块C（例如C1、C2、C3、……、CM）直接相连，如图2所示，在spi解析模块A解析其他功能模块的参数和需要传输的数据，分别传输到相应的功能模块C，一般情况下，图2中的M（M为正整数）个功能模块都是同级别的子模块。

在另一种传统方案中，在芯片中，spi解析模块A与上位机B相连，并与每组块（如Block0、Block1、Block2、……、BlockX-1，X为正整数）中的一级块直接相连，前端设计根据后端设计划分的物理位置关系，从spi解析模块A传递到二级块的参数和数据信号，需要经过一级块走线，进入三级块的参数和数据信号需要经过一级块和二级块走线，如图3所示，其中，每组块中的每级块逐级连接到一级块后再与spi解析模块A相连，在spi解析模块A将每个块的配置参数和数据全部按照地址分配表进行解析，解析出大量的寄存器信号，分发到相应的功能模块，每组块中的每级块均需要多条走线与spi解析模块A相连，且接线复杂（在图3中无法体现），当块的级数越多，组数越多时，导致spi解析模块A与块之间的走线越来越多，接线也越来越复杂。根据图3可知，spi解析后的多个配置参数要经过大量的走线才能达到每级块，在实际应用中走线多达5万根，这些配置参数与数据的读写通道相互交叉，给芯片的布局布线带来很大麻烦。

在本申请的示例性实施例中，为了解决芯片的大量交叉线和长线引起的问题，本申请实施例提出了一种在块内部分别解析spi配置参数的方法，方案结构示意图如图1所示。

在本申请的示例性实施例中，上位机2通过spi协议将通信信息传输到芯片1，在spi接口协议转换模块11对spi协议进行转换，可以转换为总线协议，转换后的传输协议可以是根据写sram（静态随机存取存储器）的接口信号和时序关系设置的传输协议。spi接口协议转换模块11与各个块12之间的总线可以作为写配置通路总线，也可以设置为读配置通路总线，这组总线的信号线个数是有限的。

在本申请的示例性实施例中，如图1所示，spi接口协议转换模块11通过总线与每组块（如Block0、Block1、Block2、……、BlockK-1，K为正整数）中的一级块12-1互联，配置总线穿过一级块12-1到达二级块12-2，总线穿过一级块12-1和二级块12-2到达三级块，甚至更多级的块12-N。在每级的N个块内解析本块所需要的配置参数和数据。

在本申请的示例性实施例中，如图4所示，每个所述块12内设置有寄存器；所述spi接口协议转换模块通过总线与每个所述一级块相连，并且通过总线，经过所述多级块对应的一级块逐级与所述多级块相连，可以包括：

所述spi接口协议转换模块11通过总线a与全部一级块12-1中的寄存器相连，并通过所述总线a逐级连接到所述一级块12-1后续的多级块12-i中的寄存器。

在本申请的示例性实施例中，图4中的寄存器以写寄存器（例如spi_wr_reg1、spi_wr_reg2、spi_wr_reg3、spi_wr_reg4、spi_wr_reg5、spi_wr_reg6、spi_wr_reg7、spi_wr_reg8、spi_wr_reg9、spi_wr_reg10、spi_wr_reg11）为例示出。

在本申请的示例性实施例中，每个所述块包含一个或多个功能单元；所述在本块自身内解析所述通信信息以及所需的配置参数，并根据解析结果执行相应的操作，可以包括：

在本块自身的寄存器内根据预先设置的配置参数和数据地址表格解析所述通信信息和所述配置参数，并将解析结果分发至所述功能单元，由所述功能单元执行相应的操作。

在本申请的示例性实施例中，寄存器（例如写寄存器和读寄存器）分布于每个块内，接收来自于spi接口协议转换模块11的通信信号，然后根据设计好的配置参数和数据地址表格，解析出所在块的参数，分发到所在块的其他功能单元。

在本申请的示例性实施例中，所述功能单元可以包括以下任意一个或多个：缓存控制单元、计算单元和测试单元。

在本申请的示例性实施例中，芯片中可以包括spi接口协议转换模块11（spi_convert）；所述spi接口协议转换模块11可以设置于所述多个块12中的一个块中；芯片中每个块12可以包括但不限于：spi写寄存器spi_wr_reg、缓存控制单元Mc、计算单元Alu（Alu，算数逻辑单元arithmetic and logic unit，是能实现多组算术运算和逻辑运算的组合逻辑电路）、测试单元dft。

在本申请的示例性实施例中，spi接口协议转换模块11将与芯片1外部的上位机2通信的spi协议转换成总线协议，然后与spi接口协议转换模块11所在块和其他块内部的寄存器互联，每个块内的寄存器与该块内的功能单元相连，为了画面清晰，在图4中未示出该连接关系。

在本申请的示例性实施例中，图4中的芯片可以划分为block0、block1、block2、block3、block4、block5、block6、block7、block8、block9、block10等10个块，所述spi接口协议转换模块11可以设置于block0内，其中，block0可以作为一个一级块12-1，spi接口协议转换模块11直接通过总线与block0中的寄存器相连；block1、block3、block5可以作为二级块12-2，spi接口协议转换模块11经过block0分别通过总线a与二级块12-2中的 block1、block3、block5中的寄存器相连；block2、block4、block6、block8可以作为三级块，spi接口协议转换模块11经过block0后，分别通过总线a穿过block1与block2中的寄存器相连、通过总线a穿过block3与block4中的寄存器相连、通过总线a穿过block5与block6中的寄存器和block8中的寄存器相连；block7、block9可以作为四级块，spi接口协议转换模块11经过block0后，依次通过总线a穿过block5和block6与block7中的寄存器相连，并依次通过总线a穿过block5和block8与block9中的寄存器相连；block10可以作为五级块，spi接口协议转换模块11经过block0后，依次通过总线a穿过block5、block8、block9与block10中的寄存器相连。

在本申请的示例性实施例中，寄存器（例如写寄存器和读寄存器）分布于每个块内，接收来自于spi接口协议转换模块11的通信信号，然后根据设计好的配置参数和数据的地址表格，解析出所在块的参数，分发到所在块的其他功能模块，例如，缓存控制单元Mc、计算单元Alu、测试单元dft等。

在本申请的示例性实施例中，缓存控制单元Mc在写数据时需要大量的读写dram（动态随机存取内存）的配置参数和刷新参数，配置参数和刷新参数可以通过所在块的写寄存器解析获得。Mc(64)表示所在的块内含有64个缓存控制单元Mc，Mc(128)表示所在的块内含有128个缓存控制单元Mc。

在本申请的示例性实施例中，芯片中的计算单元Alu在读数据时需要spi配置很多计算相关的参数和读取计算结果并上报上位机，这些参数可以通过所在块的写寄存器解析获得。Alu(8)表示所在的块内含有8个计算单元Alu。

在本申请的示例性实施例中，测试单元dft在测试时需要spi配置测试参数和读取测试结果，该测试参数可以通过所在块的写寄存器解析获得。

在本申请的示例性实施例中，所述通信信息可以包括写数据信息，所述写数据信息可以包括：写使能（Wr_en）、写地址（Wr_addr）和写数据（Wr_data）；所述寄存器为写寄存器；

所述总线，可以设置为传输所述写数据信息。

在本申请的示例性实施例中，上位机2通过spi协议将通信信息传输到芯片1，在spi接口协议转换模块11对spi协议进行转换，可以转换为总线协议， spi接口协议转换模块11与每个块12之间的总线可以作为写配置通路总线， spi接口协议转换模块11通过写配置通路总线与每组块（如Block0、Block1、Block2、……、BlockN-1）中的一级块12-1中的写寄存器互联，写配置通路总线穿过一级块12-1到达二级块12-2的写寄存器，写配置通路总线穿过一级块12-1和二级块12-2到达三级块12-3的写寄存器，甚至更多级的块中的写寄存器。在每级的N个块内的写寄存器内解析本块所需要的配置参数和数据。

在本申请的示例性实施例中，所述由所述功能单元执行相应的操作，可以包括：

由所述功能单元根据所述写使能将所述写数据写入所述写地址内。

在本申请的示例性实施例中，写寄存器将所在块所需要的配置参数和数据、写使能、写地址和写数据分发给相应的功能模块，如缓存控制单元Mc、计算单元Alu等，由缓存控制单元Mc、计算单元Alu根据该配置参数和数据、写使能、写地址和写数据完成数据写入操作。

在本申请的示例性实施例中，所述通信信息为读数据信息，所述读数据信息可以包括：读使能和读地址；所述寄存器为读寄存器；

所述总线，可以设置为传输所述读数据信息。

在本申请的示例性实施例中，上位机2通过spi协议将通信信息传输到芯片1，在spi接口协议转换模块11对spi协议进行转换，可以转换为总线协议， spi接口协议转换模块11与各个块12之间的总线可以作为读配置通路总线， spi接口协议转换模块11通过读配置通路总线与每组块（如Block0、Block1、Block2、……、BlockN-1）中的一级块12-1中的读寄存器互联，读配置通路总线穿过一级块12-1到达二级块12-2的读寄存器，读配置通路总线穿过一级块12-1和二级块12-2到达三级块12-3的读寄存器，甚至更多级的块中的读寄存器。在每级的N个块内的读寄存器内解析本块所需要的配置参数和数据。

在本申请的示例性实施例中，所述由所述功能单元执行相应的操作，可以包括：

由所述功能单元根据所述读使能从所述读地址内读取数据，获取读数据；

将所述读数据返回给所述读寄存器；

所述读寄存器，可以设置为通过总线将所述读数据传输至所述spi接口协议转换模块11。

在本申请的示例性实施例中，读寄存器将所在块所需要的配置参数和数据、读使能、读地址分发给相应的功能模块，如缓存控制单元Mc、计算单元Alu等，由缓存控制单元Mc、计算单元Alu根据该配置参数和数据、读使能、读地址完成数据读取操作，并通过读寄存器将读取的数据（即读数据）通过读配置通路总线返回给spi接口协议转换模块11。

在本申请的示例性实施例中，所述spi接口协议转换模块11，还可以设置为将需要传输至所述上位机2的信息的传输协议由所述总线协议转化为所述spi接口协议，并将所述需要传输至所述上位机2的信息根据所述spi接口协议传输到所述上位机2。

在本申请的示例性实施例中，对于芯片1需要传输到上位机2的数据，可以将相应块的读数据和/或测试结果写入读配置通路总线，统一传输到spi接口协议转换模块11，经过将总线协议转换为spi接口协议以后，通过spi接口协议传输到上位机。

本申请实施例还提供了一种数据传输方法，基于所述的芯片；如图5所示，所述方法可以包括步骤S101-S102：

S101、通过spi接口协议与上位机进行通信获取通信信息，将所述通信信息的传输协议转换为总线协议，将所述通信信息通过总线传输至所述芯片内相应的块；

S102、在所述块自身内解析所述通信信息以及所需的配置参数，并根据解析结果执行相应的操作。

在本申请的示例性实施例中，前述的芯片实施例中的任意实施例均适用于该方法实施例中，在此不再一一赘述。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能单元/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能单元/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质（或非暂时性介质）和通信介质（或暂时性介质）。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息（诸如计算机可读指令、数据结构、程序模块或其他数据）的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于 RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘（DVD）或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (9)

1.一种芯片，其特征在于，包括spi接口协议转换模块和划分出的多个块；将所述多个块中直接与所述spi接口协议转换模块相连的块作为一级块，未直接与所述spi接口协议转换模块相连的块作为多级块，所述多级块的级数与连接到所述spi接口协议转换模块所需经过的块数正相关；所述spi接口协议转换模块通过总线与每个所述一级块相连，并且通过总线，经过所述多级块对应的一级块逐级与所述多级块相连；所述spi接口协议转换模块设置于一个一级块中，或者单独设置；

所述spi接口协议转换模块，设置为通过spi接口协议与上位机进行通信获取通信信息，将所述通信信息的传输协议转换为总线协议，将所述通信信息通过总线传输至相应的块；

所述块，设置为在接收到所述通信信息后，在本块自身内解析所述通信信息以及所需的配置参数，并根据解析结果执行相应的操作;

每个所述块内设置有寄存器，每个所述块包含一个或多个功能单元；

所述在本块自身内解析所述通信信息以及所需的配置参数，并根据解析结果执行相应的操作，包括：

在本块自身的寄存器内根据预先设置的配置参数和数据地址表格解析所述通信信息和所需的配置参数，并将解析结果分发至所述功能单元，由所述功能单元执行相应的操作。

2.根据权利要求1所述的芯片，其特征在于，所述spi接口协议转换模块通过总线与每个所述一级块相连，并且通过总线，经过所述多级块对应的一级块逐级与所述多级块相连，包括：

所述spi接口协议转换模块通过总线与全部一级块中的寄存器相连，并通过所述总线逐级连接到所述一级块后续的多级块中的寄存器。

3.根据权利要求1所述的芯片，其特征在于，所述通信信息包括写数据信息，所述写数据信息包括：写使能、写地址和写数据；所述寄存器为写寄存器；

所述总线，设置为传输所述写数据信息。

4.根据权利要求3所述的芯片，其特征在于，所述由所述功能单元执行相应的操作，包括：

由所述功能单元根据所述写使能将所述写数据写入所述写地址内。

5.根据权利要求1所述的芯片，其特征在于，所述通信信息为读数据信息，所述读数据信息包括：读使能和读地址；所述寄存器为读寄存器；

所述总线，设置为传输所述读数据信息。

6.根据权利要求5所述的芯片，其特征在于，所述由所述功能单元执行相应的操作，包括：

由所述功能单元根据所述读使能从所述读地址内读取数据，获取读数据；

将所述读数据返回给所述读寄存器；

所述读寄存器，设置为通过总线将所述读数据传输至所述spi接口协议转换模块。

7.根据权利要求1所述的芯片，其特征在于，所述功能单元包括以下任意一个或多个：缓存控制单元、计算单元和测试单元。

8.根据权利要求1所述的芯片，其特征在于，所述spi接口协议转换模块，还设置为将需要传输至所述上位机的信息的传输协议由所述总线协议转化为所述spi接口协议，并将所述需要传输至所述上位机的信息根据所述spi接口协议传输到所述上位机。

9.一种数据传输方法，其特征在于，基于权利要求1-8任意一项所述的芯片；所述方法包括：

通过spi接口协议与上位机进行通信获取通信信息，将所述通信信息的传输协议转换为总线协议，将所述通信信息通过总线传输至所述芯片内相应的块；

在所述块自身内解析所述通信信息以及所需的配置参数，并根据解析结果执行相应的操作。

Images