CN115273717A - 显示装置 - Google Patents

Abstract

本申请涉及显示装置。显示装置包括显示面板，显示面板包括：数据驱动器，将输入数据转换成数据信号，并且将数据信号提供给输出线；像素单元，包括基于数据信号显示图像的像素；解复用器，包括在显示面板中电连接到输出线的晶体管，并且将数据信号从输出线传输到电连接到像素的数据线；以及时序控制器，提供控制信号以控制数据信号的提供时序。晶体管中的多个晶体管串联电连接，以及晶体管中的另一些晶体管并联电连接。

Description

显示装置

相关申请的交叉引用

本申请要求于2021年4月29日在韩国知识产权局提交的第10-2021-0056005号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文中。

技术领域

本公开涉及一种显示装置。

背景技术

近年来，随着对信息显示的兴趣的增加，正在持续开展对显示装置的研究和开发。

将理解的是，该背景技术部分旨在部分地为理解该技术提供有用的背景。然而，该背景技术部分也可以包括并非是本文中公开的主题的相应有效申请日之前被相关领域的技术人员已知或理解的内容的一部分的概念、构思或认识。

发明内容

通过本公开将实现的目的在于，通过改变提供或设置在解复用器中的晶体管的布置来减小死区(或边框)。

然而，通过实施方式实现的目的不限于以上描述的目的，并且本领域普通技术人员可以从描述中清楚地理解其它目的。

根据实施方式，显示装置可以包括显示面板，显示面板包括：数据驱动器，将输入数据转换成数据信号，并且将数据信号提供给输出线；像素单元，包括基于数据信号显示图像的像素；解复用器，包括在显示面板中电连接到输出线的晶体管，并且将数据信号从输出线传输到电连接到像素的数据线；以及时序控制器，提供控制信号以控制数据信号的提供时序。晶体管中的多个晶体管串联电连接，以及晶体管中的另一些晶体管并联电连接。

根据实施方式，解复用器可以包括：第一分配器，响应于提供给第一控制线的第一控制信号而将数据信号输出到第一数据线；以及第二分配器，响应于提供给第二控制线的第二控制信号而将数据信号输出到第二数据线。

根据实施方式，第一分配器可以包括：第一晶体管，包括第一栅电极；第二晶体管，与第一晶体管串联电连接，并且包括第二栅电极；第三晶体管，与第一晶体管并联电连接，并且包括第三栅电极；以及第四晶体管，与第三晶体管串联电连接，与第二晶体管并联电连接，并且包括第四栅电极，以及第一栅电极、第二栅电极、第三栅电极和第四栅电极电连接到第一控制线。

根据实施方式，第二晶体管可以相对于第一晶体管在第一方向上设置，第三晶体管可以相对于第一晶体管在与第一方向相交的第二方向上设置，以及第四晶体管可以相对于第三晶体管在第一方向上设置。

根据实施方式，显示面板可以包括：有源层，设置在基础衬底上，有源层包括沟道区域；栅极绝缘层，设置在有源层上；第一导电层，设置在栅极绝缘层上；层间绝缘层，设置在栅极绝缘层上，层间绝缘层与第一导电层重叠；以及第二导电层，设置在层间绝缘层上，且第二导电层通过接触孔与有源层电接触。

根据实施方式，第一导电层可以包括：第一部分，与有源层重叠，在第二方向上延伸，并形成第一栅电极和第三栅电极；第二部分，与有源层重叠，与第一部分间隔开，在第二方向上延伸，并且形成第二栅电极和第四栅电极；以及第一连接部分，不与有源层重叠，并且将第一导电层的第一部分的一端和第二部分的一端电连接。

根据本公开的实施方式，第一导电层还可以包括第二连接部分，所述第二连接部分在与第二方向相反的方向上从第一部分延伸，并且通过第一接触孔电连接到第一控制线。

根据实施方式，第二导电层可以包括：第一电极部分，与有源层重叠，在第二方向上延伸，并且形成第一晶体管的第一电极和第三晶体管的第一电极；第二电极部分，与有源层重叠，与第一电极部分间隔开，在第二方向上延伸，并且形成第二晶体管的第一电极和第四晶体管的第一电极；第三电极部分，设置在第一电极部分和第二电极部分之间，在第二方向上延伸，并且通过第二接触孔电连接到第一数据线；以及第三连接部分，将第一电极部分的一端与第二电极部分的一端电连接。

根据实施方式，第三电极部分可以形成第一晶体管、第二晶体管、第三晶体管和第四晶体管中的每个的第二电极。

根据实施方式，第一导电层还可以包括第四连接部分，第四连接部分通过第三接触孔电连接到第三连接部分，在与第二方向相反的方向上延伸，并且通过第四接触孔电连接到输出线。

根据实施方式，第二导电层可以形成在第一方向上延伸并通过第一接触孔电连接到第二连接部分的第一控制线，并且第二导电层可以形成在第一方向上延伸的输出线。

根据实施方式，第二分配器可以包括：第五晶体管，包括第五栅电极；第六晶体管，与第五晶体管串联电连接，并且包括第六栅电极；第七晶体管，与第五晶体管并联电连接，并且包括第七栅电极；以及第八晶体管，与第七晶体管串联电连接，与第六晶体管并联电连接，并且包括第八栅电极，以及第五栅电极、第六栅电极、第七栅电极和第八栅电极电连接到第二控制线。

根据实施方式，第一分配器还可以包括：第五晶体管，与第三晶体管并联电连接，并且包括第五栅电极；以及第六晶体管，与第五晶体管串联电连接，与第四晶体管并联电连接，并且包括第六栅电极，并且第五栅电极和第六栅电极电连接到第一控制线。

根据实施方式，第六晶体管可以相对于第五晶体管在第一方向上设置，以及第五晶体管可以相对于第三晶体管在与第一方向相交的第二方向上设置。

根据实施方式，第二晶体管可以相对于第一晶体管在与第二方向相反的方向上设置，第三晶体管可以相对于第一晶体管在与第二方向相交的第一方向上设置，第四晶体管可以相对于第三晶体管在与第二方向相反的方向上设置，第五晶体管可以相对于第三晶体管在第一方向上设置，以及第六晶体管可以相对于第五晶体管在与第二方向相反的方向上设置。

根据实施方式，第一分配器可以包括：第一晶体管，包括第一栅电极；第二晶体管，与第一晶体管串联电连接，并且包括第二栅电极；第三晶体管，与第一晶体管并联电连接，并且包括第三栅电极；第四晶体管，与第三晶体管串联电连接，与第二晶体管并联电连接，并且包括第四栅电极；第五晶体管，与第四晶体管并联电连接，并且包括第五栅电极；以及第六晶体管，与第五晶体管并联电连接，并且包括第六栅电极，并且第一栅电极、第二栅电极、第三栅电极、第四栅电极、第五栅电极和第六栅电极电连接到第一控制线。

根据实施方式，第二晶体管可以相对于第一晶体管在与第二方向相反的方向上设置，第三晶体管可以相对于第一晶体管在与第二方向相交的第一方向上设置，第四晶体管可以相对于第三晶体管在与第二方向相反的方向上设置，第五晶体管可以相对于第四晶体管在第一方向上设置，以及第六晶体管可以相对于第五晶体管在第一方向上设置。

根据实施方式，显示面板还可以包括：光阻挡层，设置在基础衬底上；以及缓冲层，与基础衬底重叠，并且设置在基础衬底和有源层之间。

根据实施方式，光阻挡层可以在与有源层重叠的区域中与第一导电层重叠。

根据实施方式，光阻挡层可以在不与有源层重叠的区域中与第二导电层重叠。

根据本公开的显示装置可以包括在解复用器中彼此串联/并联连接的晶体管布置结构。因此，可以减小边框(非显示区域)，可以减小数据信号的损耗，并且因此可以改善图像质量。

附图说明

通过参考附图更详细地描述本公开的实施方式，本公开的以上和其它特征将变得更加显而易见，在附图中：

图1是示出根据实施方式的显示装置的示意图；

图2是示出在图1的显示装置中设置的解复用器的示例的示意图；

图3是示出包括在图2的解复用器中的晶体管的示例的示意性剖视图；

图4是示出图2的解复用器的布局的示例的示意图；

图5A是示出图2的解复用器的布局的示例的示意图；

图5B是示出包括在图5A的解复用器中的晶体管的示例的示意图；

图6是示出图2的解复用器的布局的示例的示意图；

图7A是示出图2的解复用器的布局的示例的示意图；

图7B是示出包括在解复用器中的晶体管的示例的示意图；

图8是示出包括在图2的解复用器中的第一晶体管的示例的示意性剖视图；

图9是示出包括图8的第一晶体管的解复用器的布局的示例的示意图；

图10是示出其中设置有根据实施方式的显示装置的智能眼镜的示意图；

图11是示出其中设置有根据实施方式的显示装置的头戴式显示器的示意图；

图12是示出其中设置有根据实施方式的显示装置的智能手表的示意图；以及

图13是示出其中设置有根据实施方式的显示装置的汽车显示器的示意图。

具体实施方式

在下文中，将参考附图详细描述实施方式。参考稍后结合附图详细描述的实施方式，实施方式的优点和特征以及实现它们的方法将是显而易见的。然而，本公开不限于以下公开的实施方式，而是可以以各种不同的形式来实施。所述实施方式旨在使本公开的公开内容完整，并且提供所述实施方式以向实施方式所属领域的普通技术人员完全告知本公开的范围，并且实施方式也可以由权利要求的范围来限定。在整个说明书中，相同的附图标记表示相同的元件。

在附图中，为了便于描述且为了清楚，可以夸大元件的大小、厚度、比例和尺寸。相同的附图标记通篇表示相同的元件。

如本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。

在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为意指“A、B、或A和B”。术语“和”和“或”可以以连接词或反义连接词的含义使用，并且可以理解为等同于“和/或”。

在说明书和权利要求书中，出于其含义和解释的目的，短语“…中的至少一个”旨在包括“选自…的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意指“A、B、或A和B”。

将理解的是，尽管在本文中可以使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。

为了便于描述，在本文中可以使用空间相对术语“下方”、“下面”、“下”、“上方”、“上”等来描述如附图中所示的一个元件或部件与另一元件或部件之间的关系。将理解的是，除了附图中描绘的取向之外，空间相对术语旨在包括装置在使用或操作中的不同取向。例如，在图中所示的装置被翻转的情况下，定位在另一装置“下方”或“下面”的装置可以被放置在另一装置“上方”。因此，说明性术语“下方”可以包括下位置和上位置两者。装置也可以取向在其它方向上，并且因此空间相对术语可以根据取向而被不同地解释。

术语“重叠”或“重叠的”意指第一对象可以在第二对象的上方或下方，或者在第二对象的一侧，并且意指第二对象可以在第一对象的上方或下方，或者在第一对象的一侧。另外，术语“重叠”可以包括层叠、堆叠、面对或面向、延伸遍及、覆盖或部分覆盖、或如本领域普通技术人员将领会和理解的任何其它合适的术语。

当元件被描述为“不与”另一元件“重叠”、或“…成不与”另一元件“重叠”时，这可以包括元件彼此间隔开、彼此偏移、或彼此并排设置、或如本领域普通技术人员将领会和理解的任何其它合适的术语。

术语“面对”和“面向”意指第一元件可以直接或间接地与第二元件相对。在第三元件插置在第一元件和第二元件之间的情况下，第一元件和第二元件可以被理解为彼此间接相对，但仍彼此面对。

当在本说明书中使用时，术语“包含”、“包含有”、“包括”和/或“包括有”、“具有(has)”、“具有(have)”和/或“具有(having)”及其变形表示所陈述的特征、整体、步骤、操作、元件、部件和/或其组的存在，但不排除一个或多个其它特征、整体、步骤、操作、元素、部件和/或其组的存在或添加。

短语“在平面图中”意指从顶部观察对象，并且短语“在示意性剖视图中”意指从侧面观察被竖直切割的对象的剖面。

本文中所使用的“约”或“近似”包括所述值以及如本领域普通技术人员考虑所讨论的测量以及与特定量的测量相关的误差(即，测量系统的限制)所确定的特定值的可接受偏差范围内的平均值。例如，“约”可以意为在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。除非另有限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语，诸如在常用词典中限定的术语，应被解释为具有与其在相关技术的上下文中的含义一致的含义，并且将不被解释为理想化的或过于形式的含义，除非在本文中明确地如此限定。

在本说明书中，单数形式也可以包括复数形式，除非在上下文中特别陈述。

将理解的是，当在说明书中，元件(诸如，区、层、部分等)被称为“在”另一元件“上”、“连接到”另一元件或“联接到”另一元件时，其可以直接设置在以上提及的另一元件上、直接连接到或直接联接到以上提及的另一元件，或者在其间可以设置有中间元件。

将理解的是，术语“连接到”或“联接到”可以包括物理或电连接、或者物理或电联接。

可以根据功能块、单元和/或模块对实施方式进行描述，并且在附图中可以根据功能块、单元和/或模块示出所述实施方式。

本领域技术人员将理解的是，这些块、单元和/或模块在物理上由电子(或光学)电路(诸如，逻辑电路、离散部件、微处理器、硬布线电路、存储器元件、布线连接等)来实施，其中所述电子(或光学)电路可以使用基于半导体的制造技术或其它制造技术来形成。

在块、单元和/或模块由微处理器或其它类似硬件实施的情况下，可以使用软件(例如，微代码)对它们进行编程和控制，以执行本文中讨论的各种功能，并且可以可选地由固件和/或软件来驱动。

也可以预期的是，每个块、单元和/或模块可以由专用硬件实施，或者实施为执行某些功能的专用硬件和执行其它功能的处理器(例如，一个或多个编程的微处理器和相关联的电路)的组合。

在不背离本公开的范围的情况下，实施方式的每个块、单元和/或模块可以被物理地分成两个或更多个交互和离散的块、单元和/或模块。

在下文中，参考图1描述根据本公开的实施方式的显示装置。

图1是示出根据本公开的实施方式的显示装置的示意图。

参考图1，在本公开的实施方式中，显示装置1可以包括显示面板PNL，该显示面板PNL包括时序控制器10、数据驱动器11、扫描驱动器12、像素或像素单元13以及解复用器块14。

在实施方式中，显示面板PNL可以进一步包括时序控制器10、数据驱动器11、扫描驱动器12和解复用器块14中的至少一些。

时序控制器10可以从外部处理器接收外部输入信号。在本公开的精神和范围内，外部输入信号可以包括垂直同步信号Vsync、水平同步信号Hsync、数据使能信号、RGB数据等。时序控制器10可以通过第一控制线CLA和第二控制线CLB向解复用器块14施加控制信号，以控制向数据线DL1至DLp输出数据信号。

垂直同步信号Vsync可以包括多个脉冲，并且可以指示基于在生成多个脉冲中的每个的时间点的、前一帧周期结束并且当前帧周期开始。在垂直同步信号Vsync中，相邻脉冲之间的间隔可以对应于一个帧周期。水平同步信号Hsync可以包括多个脉冲，并且可以指示基于在生成多个脉冲中的每个的时间点的、前一水平周期结束并且新的水平周期开始。数据使能信号可以指示在水平周期中提供RGB数据。RGB数据可以响应于数据使能信号在水平周期中以像素行或像素行单元提供。与一个帧对应的RGB数据可以被称为一个输入数据。

数据驱动器11可以将输入数据转换成数据信号，并且向像素提供与输入数据的灰度级对应的数据信号(或数据电压)。例如，数据驱动器11可以使用时钟信号对灰度级进行采样，并且将与灰度级对应的数据信号施加到输出线D1至Dn。此时，n可以是大于0的整数。

扫描驱动器12可以从时序控制器10接收时钟信号、扫描起始信号等，以生成待提供给扫描线SL1至SLm的扫描信号。

包括像素单元13的显示面板PNL可以包括像素PXij。每个像素PXij可以连接到对应的数据线DL1至DLp以及扫描线SL1至SLm。此时，i和j可以是大于0的整数。例如，p可以是大于n的整数，m可以是大于0的整数。例如，p可以设定成n的整数倍。

尽管未示出，但是显示装置1还可以包括发射驱动器(未示出)。发射驱动器可以从时序控制器10接收时钟信号、发射停止信号等，以生成待提供给发射线的发射信号。

在显示装置1可以包括以上描述的发射驱动器的情况下，每个像素PXij还可以包括连接到发射线的晶体管。这种晶体管可以在每个像素PXij的数据写入周期期间截止，以防止像素PXij的光发射。在下文中，假设不设置发射驱动器。

解复用器块14可以包括n个解复用器DMX1至DMXn。换言之，解复用器块14可以包括与输出线D1至Dn相同数量的解复用器DMX1至DMXn，并且解复用器DMX1至DMXn分别连接到输出线D1至Dn中的任何一个。解复用器DMX1至DMXn中的每个连接到数据线DL1至DLp。例如，解复用器DMX1至DMXn中的每个可以连接到两个数据线。这种解复用器DMX1至DMXn可以向p个数据线DL1至DLp提供数据信号。

在如上所述将提供给输出线D1至Dn的每个数据信号提供给p个数据线DL1至DLp的情况下，可以减少包括在数据驱动器11中的输出线D1至Dn的数量。可以减少包括在数据驱动器11中的数据集成电路的数量。通过使用解复用器DMX1至DMXn将提供给输出线D1至Dn的数据信号提供给p个数据线DL1至DLp，可以降低制造成本。

图2是示出在图1的显示装置中设置的解复用器的示例的示意图。

参考图2，根据本公开的第一实施方式的解复用器DMX1至DMXn中的每个可以包括分配单元或分配器。分配单元中的每个可以包括晶体管。

在实施方式中，第一解复用器DMX1可以包括第一分配单元161和第二分配单元164。第二解复用器DMX2可以包括第三分配单元162和第四分配单元165。第三解复用器DMX3可以包括第五分配单元163和第六分配单元166。

在下文中，对第一分配单元161进行描述作为示例，但是第二分配单元164、第三分配单元162、第四分配单元165、第五分配单元163和第六分配单元166中的每个的配置与第一分配单元161的配置基本上相同或相似，并且因此省略重复描述。

第一分配单元161可以响应于提供给第一控制线CLA的第一控制信号而将数据信号输出到第一数据线DL1。第二分配单元164可以响应于提供给第二控制线CLB的第二控制信号而将数据信号输出到第四数据线DL4。

在实施方式中，第一分配单元161可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4。在实施方式中，第二分配单元164可以包括第十三晶体管M13、第十四晶体管M14、第十五晶体管M15和第十六晶体管M16。

在实施方式中，第三分配单元162可以包括第五晶体管M5、第六晶体管M6、第七晶体管M7和第八晶体管M8。在实施方式中，第四分配单元165可以包括第十七晶体管M17、第十八晶体管M18、第十九晶体管M19和第二十晶体管M20。

在实施方式中，第五分配单元163可以包括第九晶体管M9、第十晶体管M10、第十一晶体管M11和第十二晶体管M12。在实施方式中，第六分配单元166可以包括第二十一晶体管M21、第二十二晶体管M22、第二十三晶体管M23和第二十四晶体管M24。

在实施方式中，包括在第一分配单元161中的第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4的栅电极连接到第一控制线CLA，第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4的第一电极(或源电极)连接到第一输出线D1，第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4的第二电极(或漏电极)连接到第一数据线DL1。

包括在第二分配单元164中的第十三晶体管M13、第十四晶体管M14、第十五晶体管M15和第十六晶体管M16的栅电极连接到第二控制线CLB，其第一电极连接到第一输出线D1，并且其第二电极连接到第四数据线DL4。

包括在第三分配单元162中的第五晶体管M5、第六晶体管M6、第七晶体管M7和第八晶体管M8的栅电极连接到第一控制线CLA，其第一电极连接到第二输出线D2，并且其第二电极连接到第二数据线DL2。

包括在第四分配单元165中的第十七晶体管M17、第十八晶体管M18、第十九晶体管M19和第二十晶体管M20的栅电极连接到第二控制线CLB，其第一电极连接到第二输出线D2，并且其第二电极连接到第五数据线DL5。

包括在第五分配单元163中的第九晶体管M9、第十晶体管M10、第十一晶体管M11和第十二晶体管M12的栅电极连接到第一控制线CLA，其第一电极连接到第三输出线D3，并且其第二电极连接到第三数据线DL3。

包括在第六分配单元166中的第二十一晶体管M21、第二十二晶体管M22、第二十三晶体管M23和第二十四晶体管M24的栅电极连接到第二控制线CLB，其第一电极连接到第三输出线D3，并且其第二电极连接到第六数据线DL6。

在实施方式中，在图2中仅示出了第一解复用器DMX1至第三解复用器DMX3，但是由于n个解复用器DMX1至DMXn中的每个同样地连接到输出线和数据线，因此省略了对其的描述。

在实施方式中，包括在第一分配单元161中的第一晶体管M1和第二晶体管M2可以串联连接。第三晶体管M3和第四晶体管M4可以串联连接。此时，第一晶体管M1和第二晶体管M2与第三晶体管M3和第四晶体管M4可以彼此并联连接。

在实施方式中，包括在第二分配单元164中的第十三晶体管M13和第十四晶体管M14可以串联连接。第十五晶体管M15和第十六晶体管M16可以串联连接。此时，第十三晶体管M13和第十四晶体管M14与第十五晶体管M15和第十六晶体管M16可以彼此并联连接。

第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4的导通周期以及第十三晶体管M13、第十四晶体管M14、第十五晶体管M15和第十六晶体管M16的导通周期可以不重叠。时序控制器10可以向第一控制线CLA和第二控制线CLB提供具有导通电平的控制信号，使得第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4以及第十三晶体管M13、第十四晶体管M14、第十五晶体管M15和第十六晶体管M16交替导通。

像素单元13可以包括布置或设置在其中的像素PX11至PXm1、PX12至PXm2…PX16至PXm6…。像素PX11、PX12、PX13、PX14、PX15、PX16…可以连接到第一扫描线SL1。像素PX11、PX12、PX13、PX14、PX15、PX16…可以分别连接到不同的数据线DL1、DL2、DL3、DL4、DL5、DL6…。

像素PXm1、PXm2、PXm3、PXm4、PXm5和PXm6可以连接到第m扫描线SLm。像素PXm1、PXm2、PXm3、PXm4、PXm5和PXm6可以分别连接到不同的数据线DL1、DL2、DL3、DL4、DL5、DL6…。

第一像素列PR1可以连接到第一数据线DL1，并且可以包括像素PX11…PXm1。第二像素列PR2可以连接到第二数据线DL2，并且可以包括像素PX12…PXm2。第三像素列PR3可以连接到第三数据线DL3，并且可以包括像素PX13…PXm3。第四像素列PR4可以连接到第四数据线DL4，并且可以包括像素PX14…PXm4。第五像素列PR5可以连接到第五数据线DL5，并且可以包括像素PX15…PXm5。第六像素列PR6可以连接到第六数据线DL6，并且可以包括像素PX16…PXm6。

在第一控制信号被提供给第一控制线CLA的情况下，第一分配单元161、第三分配单元162和第五分配单元163的晶体管可以导通，并且数据信号可以被提供给第一数据线DL1、第二数据线DL2和第三数据线DL3。此时，数据信号可以充入分别在第一数据线DL1、第二数据线DL2和第三数据线DL3中形成的电容器(未示出)中。

在第二控制信号被提供给第二控制线CLB的情况下，第二分配单元164、第四分配单元165和第六分配单元166的晶体管导通，并且数据信号被提供给第四数据线DL4、第五数据线DL5和第六数据线DL6。数据信号可以充入分别在第四数据线DL4、第五数据线DL5和第六数据线DL6中形成的电容器中。

此后，在扫描信号可以被提供到扫描线(例如，第一扫描线SL1)的情况下，充入电容器中的数据信号可以被分别写入到与第一扫描线SL1连接的像素PX11、PX12、PX13、PX14、PX15、PX16…。

图3是示出包括在图2的解复用器中的晶体管的示例的示意性剖视图。

在下文中，在图3中，对第一晶体管M1进行描述作为示例，但是第二晶体管至第二十四晶体管M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15、M16、M17、M18、M19、M20、M21、M22、M23和M24中的每个的配置与第一晶体管M1基本上相同，并且因此省略了重复描述。为了便于描述，图3中未示出第一晶体管M1的衬底的所有配置，而是仅示出了一些配置。

参考图3，包括第一晶体管M1的显示面板PNL可以包括基础衬底110、缓冲层115、有源材料层(或有源层)126、栅极绝缘层150、第一导电层OR1和第二导电层OR2。

基础衬底110可以是绝缘衬底。基础衬底110可以由玻璃、石英或聚合物树脂的绝缘材料形成。基础衬底110可以是刚性衬底，但是在本公开的精神和范围内，其可以是能够弯曲、折叠、卷曲等的柔性衬底。

缓冲层115设置在基础衬底110上。此时，缓冲层115可以设置成整体地覆盖基础衬底110或与基础衬底110重叠。缓冲层115可以防止杂质离子的扩散，并且可以执行表面平坦化功能。缓冲层115可以使有源材料层126和基础衬底110彼此绝缘。

半导体层设置在缓冲层115上。半导体层可以包括晶体管(包括第一晶体管M1)的有源材料层126。在本公开的精神和范围内，半导体层可以包括多晶硅、单晶硅、氧化物半导体等。

有源材料层126可以包括第一掺杂区域126a、第二掺杂区域126b和沟道区域126c。沟道区域126c可以设置在第一掺杂区域126a和第二掺杂区域126b之间。有源材料层126可以包括多晶硅。作为另一示例，在本公开的精神和范围内，有源材料层126可以包括单晶硅、低温多晶硅、非晶硅等。第一掺杂区域126a和第二掺杂区域126b可以是其中有源材料层126的一些区域掺杂有杂质的区域。然而，本公开不限于此。

然而，有源材料层126不限于以上描述的那些。在实施方式中，有源材料层126可以包括氧化物半导体。第一掺杂区域126a可以是第一导电区域，并且第二掺杂区域126b可以是第二导电区域。在有源材料层126可以包括氧化物半导体的情况下，氧化物半导体可以是包括铟(In)的氧化物半导体。

在实施方式中，栅极绝缘层150设置在半导体层上。栅极绝缘层150可以设置成通过覆盖半导体层而整体地覆盖缓冲层115或与缓冲层115重叠。

第一导电层OR1设置在栅极绝缘层150上。第一导电层OR1可以包括在栅极绝缘层150上与有源材料层126重叠的栅电极。栅电极可以与有源材料层126的沟道区域126c重叠。

在实施方式中，第一导电层OR1可以由诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的至少一种或金属的合金形成。第一导电层OR1可以形成为单层，或者可以形成为金属和合金中的两种或更多种材料可彼此堆叠的多层。

在实施方式中，层间绝缘层170设置在第一导电层OR1上。此时，层间绝缘层170可以覆盖第一导电层OR1或与第一导电层OR1重叠。层间绝缘层170可以用作第一导电层OR1和设置在其上的另一层之间的绝缘层。层间绝缘层170可以包括有机绝缘材料并且可以执行表面平坦化功能。

第二导电层OR2设置在层间绝缘层170上。第二导电层OR2可以包括第一晶体管M1的源电极和漏电极。在实施方式中，第二导电层OR2可以由诸如金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的至少一种或金属的合金形成。

源电极和漏电极可以通过穿过层间绝缘层170和栅极绝缘层150的接触孔cth分别接触有源材料层126的第一掺杂区域126a和第二掺杂区域126b。

在实施方式中，保护层180可以设置在第二导电层OR2上。保护层180可以覆盖第二导电层OR2或与第二导电层OR2重叠，并且可以整体地设置在层间绝缘层170上。保护层180可以设置成覆盖源电极和漏电极、或与源电极和漏电极重叠。

图4是示出图2的解复用器的布局的示例的示意图。

参考图3和图4，第一解复用器DMX1可以包括第一分配单元161和第二分配单元164。

在实施方式中，第一分配单元161可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4，并且第二分配单元164可以包括第十三晶体管M13、第十四晶体管M14、第十五晶体管M15和第十六晶体管M16。

在实施方式中，第二晶体管M2相对于第一晶体管M1在第一方向DR1上设置，并且第四晶体管M4相对于第三晶体管M3在第一方向DR1上设置。第三晶体管M3相对于第一晶体管M1在第二方向DR2上设置，并且第四晶体管M4相对于第二晶体管M2在第二方向DR2上设置。此时，第一方向DR1和第二方向DR2可以基本上是正交的。

在实施方式中，第一导电层OR1可以包括第一部分po1、第二部分po2、第一连接部分copo1、第二连接部分copo2和第四连接部分copo4。

第一部分po1可以与有源材料层126重叠，并且可以设置成在第二方向DR2上延伸的形式。第一部分po1可以包括(形成)第一栅电极g1和第三栅电极g3。

第二部分po2可以与有源材料层126重叠，可以与第一部分po1间隔开，并且可以在第二方向DR2上延伸。第二部分po2可以包括第二栅电极g2和第四栅电极g4。

第一连接部分copo1可以不与有源材料层126重叠，并且可以在第一方向DR1上延伸。第一连接部分copo1可以连接第一部分po1的一个端或一端和第二部分po2的一个端或一端。

第二连接部分copo2可以在与第二方向DR2相反的方向上从第一部分po1延伸，并且可以通过第一接触孔cth1连接到第一控制线CLA。

第四连接部分copo4可以在与第二方向DR2相反的方向上从第二部分po2延伸，可以通过第三接触孔cth3连接到第三连接部分copo3，并且可以通过第四接触孔cth4连接到第一输出线D1。

在实施方式中，第二导电层OR2可以包括第一电极部分po3、第二电极部分po4、第三电极部分po5和第三连接部分copo3。

第一电极部分po3可以与有源材料层126重叠并且在第二方向DR2上延伸。第一电极部分po3可以形成第一晶体管M1的第一电极s1(例如，源电极)和第三晶体管M3的第一电极s3(源电极)。尽管未示出，但是第一电极部分po3可以通过接触孔连接到在其下方的有源材料层126的第一掺杂区域126a。

第二电极部分po4可以与有源材料层126重叠并且在第二方向DR2上延伸。第二电极部分po4可以形成第二晶体管M2的第一电极s2(源电极)和第四晶体管M4的第一电极s4(源电极)。尽管未示出，但是第二电极部分po4可以通过接触孔连接到在其下方的有源材料层126的第一掺杂区域126a。

第三电极部分po5与有源材料层126重叠并且设置在第一电极部分po3和第二电极部分po4之间。第三电极部分po5在第二方向DR2上延伸，并且通过第二接触孔cth2连接到第一数据线DL1。尽管未示出，但是第三电极部分po5可以通过接触孔连接到在其下方的有源材料层126的第二掺杂区域126b。第三电极部分po5可以形成第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4的第二电极dr1、dr2、dr3和dr4(或漏电极)。

第三连接部分copo3可以在第一方向DR1上延伸，并且可以连接第一电极部分po3的一个端或一端和第二电极部分po4的一个端或一端。

第一控制线CLA在第一方向DR1上延伸并且通过第一接触孔cth1连接到第二连接部分copo2，并且第一数据线DL1在第二方向DR2上延伸并且通过第二接触孔cth2连接到第三电极部分po5。

在实施方式中，第一导电层OR1还可以包括第一数据线DL1。第一数据线DL1可以在第二方向DR2上延伸，并且可以通过第二接触孔cth2连接到第三电极部分po5。

在实施方式中，第二导电层OR2还可以包括第一控制线CLA和第一输出线D1。第一控制线CLA可以在第一方向DR1上延伸，并且可以通过第一接触孔cth1连接到第二连接部分copo2。第一输出线D1可以在第一方向DR1上延伸，并且可以通过第四接触孔cth4连接到第四连接部分copo4。

可以进一步通过有源材料层126、第一导电层OR1和第二导电层OR2形成第二分配单元164。

在实施方式中，第一导电层OR1还可以包括第三部分po6、第四部分po7、第五连接部分copo5、第六连接部分copo6和第八连接部分copo8。

第三部分po6可以与有源材料层126重叠，并且可以设置成在第二方向DR2上延伸的形式。第三部分po6可以包括(形成)第十三栅电极g13和第十五栅电极g15。

第四部分po7可以与有源材料层126重叠，可以与第三部分po6间隔开，并且可以在第二方向DR2上延伸。第四部分po7可以包括第十四栅电极g14和第十六栅电极g16。

第五连接部分copo5可以不与有源材料层126重叠，并且可以在第一方向DR1上延伸。第五连接部分copo5可以连接第三部分po6的一个端或一端和第四部分po7的一个端或一端。

第六连接部分copo6可以在与第二方向DR2相反的方向上从第三部分po6延伸，并且可以通过第六接触孔cth6连接到第二控制线CLB。

第八连接部分copo8可以在与第二方向DR2相反的方向上从第四部分po7延伸，可以通过第七接触孔cth7连接到第七连接部分copo7，并且可以通过第八接触孔cth8连接到第一输出线D1。

在实施方式中，第二导电层OR2还可以包括第五电极部分po8、第六电极部分po9、第七电极部分po10和第七连接部分copo7。

第五电极部分po8可以与有源材料层126重叠并且在第二方向DR2上延伸。第五电极部分po8可以形成第十三晶体管M13的第一电极s13(例如，源电极)和第十五晶体管M15的第一电极s15(源电极)。尽管未示出，但是第五电极部分po8可以通过接触孔连接到在其下方的有源材料层126的第一掺杂区域126a。

第六电极部分po9可以与有源材料层126重叠并且在第二方向DR2上延伸。第六电极部分po9可以形成第十四晶体管M14的第一电极s14(源电极)和第十六晶体管M16的第一电极s16(源电极)。尽管未示出，但是第六电极部分po9可以通过接触孔连接到在其下方的有源材料层126的第一掺杂区域126a。

第七电极部分po10与有源材料层126重叠并且设置在第五电极部分po8和第六电极部分po9之间。第七电极部分po10在第二方向DR2上延伸，并且通过第五接触孔cth5连接到第四数据线DL4。尽管未示出，但是第七电极部分po10可以通过接触孔连接到在其下方的有源材料层126的第二掺杂区域126b。

第七连接部分copo7可以在第一方向DR1上延伸，并且可以连接第五电极部分po8的一个端或一端和第六电极部分po9的一个端或一端。

第二控制线CLB在第一方向DR1上延伸，并且通过第六接触孔cth6连接到第六连接部分copo6，并且第四数据线DL4在第二方向DR2上延伸，并且通过第五接触孔cth5连接到第七电极部分po10。

在实施方式中，第一导电层OR1还可以包括第四数据线DL4。第四数据线DL4可以在第二方向DR2上延伸，并且可以通过第五接触孔cth5连接到第七电极部分po10。第七电极部分po10可以形成第十三晶体管M13、第十四晶体管M14、第十五晶体管M15和第十六晶体管M16的漏电极dr13、dr14、dr15和dr16。

可以进一步通过有源材料层126、第一导电层OR1和第二导电层OR2形成第二分配单元164。

在实施方式中，第二导电层OR2还可以包括第二控制线CLB和第一输出线D1。第二控制线CLB可以在第一方向DR1上延伸，并且可以通过第六接触孔cth6连接到第六连接部分copo6。第一输出线D1可以在第一方向DR1上延伸，并且可以通过第八接触孔cth8连接到第八连接部分copo8。

如上所述，根据本公开的实施方式的显示装置可以在解复用器中包括彼此串联/并联连接的晶体管布置结构。因此，根据晶体管串联/并联连接结构，可以减小死区并且可以改善数据信号的损耗。因此，可以改善图像质量。

图5A是示出图2的解复用器的布局的示例的示意图。图5B是示出包括在图5A的解复用器中的晶体管的示例的示意图。

在下文中，参考图5A和图5B对第一分配单元161进行描述作为示例。由于第二分配单元164、第三分配单元162、第四分配单元165、第五分配单元163和第六分配单元166可以被描述为与第一分配单元161相同，因此省略了重复的描述。

在图5A和图5B中，针对图2、图3和图4描述的配置元件使用相同的附图标记，并且省略了对这种配置元件的重复描述。除了第五晶体管M5和第六晶体管M6的配置之外，图5A和图5B的第一分配单元161可以具有与图4的第一分配单元的配置基本上相同或相似的配置。

参考图5A和图5B，第一分配单元161可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6。

第五晶体管M5与第三晶体管M3并联连接，并且可以包括第五栅电极g5。第五晶体管M5相对于第三晶体管M3在第二方向DR2上设置。

第六晶体管M6与第五晶体管M5串联连接，与第四晶体管M4并联连接，并且可以包括第六栅电极g6。第六晶体管M6相对于第四晶体管M4在第二方向DR2上设置，并且相对于第五晶体管M5在第一方向DR1上设置。

第一导电层OR1可以包括第一部分po1、第二部分po2、第一连接部分copo1、第二连接部分copo2和第四连接部分copo4。

第一部分po1可以与有源材料层126重叠，并且可以设置成在第二方向DR2上延伸的形式。第一部分po1可以包括(形成)第一栅电极g1、第三栅电极g3和第五栅电极g5。

第二部分po2可以与有源材料层126重叠，可以与第一部分po1间隔开，并且可以在第二方向DR2上延伸。第二部分po2可以包括第二栅电极g2、第四栅电极g4和第六栅电极g6。

在实施方式中，第二导电层OR2可以包括第一电极部分po3、第二电极部分po4、第三电极部分po5和第三连接部分copo3。

第一电极部分po3可以与有源材料层126重叠并且可以在第二方向DR2上延伸。第一电极部分po3可以形成第一晶体管M1的第一电极s1(例如，源电极)、第三晶体管M3的第一电极s3(源电极)和第五晶体管M5的第一电极s5。尽管未示出，但是第一电极部分po3可以通过接触孔连接到在其下方的有源材料层126的第一掺杂区域126a。

第二电极部分po4可以与有源材料层126重叠并且可以在第二方向DR2上延伸。第二电极部分po4可以形成第二晶体管M2的第一电极s2(源电极)、第四晶体管M4的第一电极s4(源电极)和第六晶体管M6的第一电极s6。尽管未示出，但是第二电极部分po4可以通过接触孔连接到在其下方的有源材料层126的第一掺杂区域126a。

第三电极部分po5与有源材料层126重叠并且设置在第一电极部分po3和第二电极部分po4之间。第三电极部分po5在第二方向DR2上延伸并且通过第二接触孔cth2连接到第一数据线DL1。尽管未示出，但是第三电极部分po5可以通过接触孔连接到在其下方的有源材料层126的第二掺杂区域126b。第三电极部分po5可以形成第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的第二电极dr1、dr2、dr3、dr4、dr5和dr6(或漏电极)。

在实施方式中，在通过第一控制线CLA施加第一控制信号的情况下，第一控制信号可以被施加到第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的栅电极g1、g2、g3、g4、g5和g6。此时，在施加具有导通电平的第一控制信号的情况下，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6可以被导通。

在通过第一输出线D1施加第一数据信号的情况下，可以将第一数据信号施加到第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的源电极s1、s2、s3、s4、s5和s6。此时，施加到第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的源电极s1、s2、s3、s4、s5、s6的第一数据信号可以通过第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的漏电极dr1、dr2、dr3、dr4、dr5和dr6施加到第一数据线DL1。

在根据本公开的图5A和图5B的解复用器中，设置在解复用器中的每个中的晶体管可以布置或设置成三列以改善数据信号损耗，从而改善图像质量。

图6是示出图2的解复用器的布局的示例的示意图。

在下文中，参考图6对第一分配单元161进行描述作为示例。由于第二分配单元164、第三分配单元162、第四分配单元165、第五分配单元163和第六分配单元166可以被描述为与第一分配单元161相同，因此省略了重复的描述。省略了对与参考图5A描述的解复用器相同的部分的描述。

在图6中，针对参考图5A和图5B描述的配置元件使用相同的附图标记，并且省略了对这种配置元件的重复描述。图6的第一分配单元161可以具有与图5A的第一分配单元基本上相同或相似的配置。

参考图6，第一分配单元161可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6。

第一导电层OR1可以包括第一部分po1、第二部分po2、第一连接部分copo1、第二连接部分copo2和第四连接部分copo4。

第一部分po1可以与有源材料层126重叠，并且可以设置成在第一方向DR1上延伸的形式。第一部分po1可以包括(形成)第一栅电极g1、第三栅电极g3和第五栅电极g5。

第二部分po2可以与有源材料层126重叠，可以与第一部分po1间隔开，并且可以在第一方向DR1上延伸。第二部分po2可以包括第二栅电极g2、第四栅电极g4和第六栅电极g6。

第一晶体管M1、第三晶体管M3和第五晶体管M5的栅电极g1、g3和g5、以及第二晶体管M2、第四晶体管M4和第六晶体管M6的栅电极g2、g4和g6可以相对于第一方向DR1对称。

在实施方式中，第二导电层OR2可以包括第一电极部分po3、第二电极部分po4、第三电极部分po5和第三连接部分copo3。

第一电极部分po3可以与有源材料层126重叠并且在第一方向DR1上延伸。第一电极部分po3可以形成第一晶体管M1的第一电极s1(例如，源电极)、第三晶体管M3的第一电极s3(源电极)和第五晶体管M5的第一电极s5。尽管未示出，但是第一电极部分po3可以通过接触孔连接到在其下方的有源材料层126的第一掺杂区域126a。

第二电极部分po4可以与有源材料层126重叠并且可以在第一方向DR1上延伸。第二电极部分po4可以形成第二晶体管M2的第一电极s2(源电极)、第四晶体管M4的第一电极s4(源电极)和第六晶体管M6的第一电极s6。尽管未示出，但是第二电极部分po4可以通过接触孔连接到在其下方的有源材料层126的第一掺杂区域126a。

第三电极部分po5与有源材料层126重叠，并且设置在第一电极部分po3和第二电极部分po4之间。第三电极部分po5在第一方向DR1上延伸，并且通过第二接触孔cth2连接到第一数据线DL1。尽管未示出，但是第三电极部分po5可以通过接触孔连接到在其下方的有源材料层126的第二掺杂区域126b。第三电极部分po5可以形成第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的第二电极dr1、dr2、dr3、dr4、dr5和dr6(或漏电极)。

根据本公开的图6的实施方式，与根据图5A的实施方式的解复用器相比，设置在解复用器中的晶体管可以具有旋转约90度的形式。因此，可以通过减小显示面板PNL的在第一方向DR1上的死区(或边框)来集成解复用器。

图7A是示出图2的解复用器的布局的示例的示意图。图7B是示出包括在解复用器中的晶体管的示例的示意图。

在下文中，参考图7A和图7B对第一分配单元161进行描述作为示例。由于第二分配单元164、第三分配单元162、第四分配单元165、第五分配单元163和第六分配单元166可以被描述为与第一分配单元161相同，因此省略了重复的描述。

在图7A和图7B中，针对参考图2、图3、图4、图5A和图5B描述的配置元件使用相同的附图标记，并且省略了对这种配置元件的重复描述。

参考图7A和图7B，第一分配单元161可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6。

第五晶体管M5与第四晶体管M4并联连接，并且可以包括第五栅电极g5。第五晶体管M5相对于第四晶体管M4在第一方向DR1上设置。

第六晶体管M6与第五晶体管M5并联连接，并且可以包括第六栅电极g6。第六晶体管M6相对于第五晶体管M5在第一方向DR1上设置。

第一导电层OR1可以包括第一部分po1、第二部分po2、第一连接部分copo1、第二连接部分copo2和第四连接部分copo4。

第一部分po1可以与有源材料层126重叠，并且可以设置成在第一方向DR1上延伸的形式。第一部分po1可以包括(形成)第一栅电极g1和第三栅电极g3。

第二部分po2可以与有源材料层126重叠，可以与第一部分po1间隔开，并且可以在第一方向DR1上延伸。第二部分po2可以包括第二栅电极g2、第四栅电极g4、第五栅电极g5和第六栅电极g6。

在实施方式中，第二导电层OR2可以包括第一电极部分po3、第二电极部分po4、第三电极部分po5和第三连接部分copo3。

第一电极部分po3可以与有源材料层126重叠，并且在第一方向DR1上延伸。第一电极部分po3可以形成第一晶体管M1的第一电极s1(例如，源电极)和第三晶体管M3的第一电极s3(源电极)。尽管未示出，但是第一电极部分po3可以通过接触孔连接到在其下方的有源材料层126的第一掺杂区域126a。

第二电极部分po4可以与有源材料层126重叠并且在第一方向DR1上延伸。第二电极部分po4可以形成第二晶体管M2的第一电极s2(源电极)、第四晶体管M4的第一电极s4(源电极)、第五晶体管M5的第一电极s5(源电极)和第六晶体管M6的第一电极s6(源电极)。尽管未示出，但是第二电极部分po4可以通过接触孔连接到在其下方的有源材料层126的第一掺杂区域126a。

第三电极部分po5与有源材料层126重叠并且设置在第一电极部分po3和第二电极部分po4之间。第三电极部分po5在第一方向DR1上延伸，并且通过第二接触孔cth2连接到第一数据线DL1。尽管未示出，但是第三电极部分po5可以通过接触孔连接到在其下方的有源材料层126的第二掺杂区域126b。第三电极部分po5可以形成第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的第二电极dr1、dr2、dr3、dr4、dr5和dr6(或漏电极)。

在实施方式中，在通过第一控制线CLA施加第一控制信号的情况下，第一控制信号可以被施加到第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的栅电极g1、g2、g3、g4、g5和g6。此时，在施加具有导通电平的第一控制信号的情况下，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6可以被导通。

在通过第一输出线D1施加第一数据信号的情况下，第一数据信号可以被施加到第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的源电极s1、s2、s3、s4、s5和s6。此时，施加到第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的源电极s1、s2、s3、s4、s5、s6的第一数据信号可以通过第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的漏电极dr1、dr2、dr3、dr4、dr5和dr6施加到第一数据线DL1。

根据本公开的图7A和图7B的实施方式，与图6的实施方式相比，第一分配单元161可以具有第一晶体管M1和第三晶体管M3的栅电极g1和g3以及第二晶体管M2、第四晶体管M4、第五晶体管M5和第六晶体管M6的栅电极g2、g4、g5和g6相对于第一方向DR1不对称的形式。因此，可以通过减小显示面板PNL的在第一方向DR1上的死区(或边框)来集成解复用器。

图8是示出包括在图2的解复用器中的第一晶体管的示例的示意性剖视图。图9是示出包括图8的第一晶体管的解复用器的布局的示例的示意图。在下文中，省略了与图3的描述重复的描述。

在下文中，在图8中，对第一晶体管M1进行描述作为示例，但是第二晶体管至第二十四晶体管M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15、M16、M17、M18、M19、M20、M21、M22、M23和M24中的每个的配置与第一晶体管M1的结构基本上相同，并且因此省略了重复描述。为便于描述，图8中未示出第一晶体管M1的衬底的所有配置，而是仅示出了一些配置。

参考图8，包括第一晶体管M1的显示面板PNL可以包括基础衬底110、缓冲层115、有源材料层126、栅极绝缘层150、第一导电层OR1、第二导电层OR2和光阻挡层BML。

在实施方式中，光阻挡层BML可以设置在基础衬底110上。每个光阻挡层BML设置成与第一晶体管M1的有源材料层126重叠。光阻挡层BML可以包括阻挡光以防止光进入有源材料层126的材料。例如，有源材料层126可以由阻挡光透射的不透明金属材料形成。

缓冲层115设置在光阻挡层BML和基础衬底110上。缓冲层115可以设置成通过覆盖光阻挡层BML而整体地覆盖基础衬底110或与基础衬底110重叠。半导体层设置在缓冲层115上。

有源材料层126可以设置在缓冲层115上。

根据图8的实施方式的解复用器与图3的解复用器的不同之处在于，在基础衬底110和缓冲层115之间可以设置光阻挡层BML。

除了可以另外包括光阻挡层BML之外，根据图9的实施方式的第一分配单元161的描述与图7A的实施方式的第一分配单元161相同。

图10是示出其中设置有根据本公开的实施方式的显示装置的智能眼镜的示意图。

参考图10，根据实施方式的显示装置1可以应用于包括框架200和镜片部分201的智能眼镜。智能眼镜可以是可佩戴在用户的脸部上的可佩戴电子装置，并且可以是框架200的一部分被折叠或展开的结构。例如，智能眼镜可以是用于增强现实(AR)的可佩戴装置。

框架200可以包括支承镜片部分201的壳体200b和供用户佩戴的镜腿部分200a。镜腿部分200a可以通过铰链连接到壳体200b，并且可以折叠或展开。

框架200可以在其中包括电池、触摸板、麦克风、相机等。框架200可以在其中包括输出光的投影仪、控制光信号等的处理器等。

镜片部分201可以是透射光或反射光的光学构件。在本公开的精神和范围内，镜片部分201可以包括玻璃、透明合成树脂等。

镜片部分201可以通过由镜片部分201的后表面(例如，面向用户眼睛的表面)从框架200的投影仪传输的光信号来反射图像，以允许用户的眼睛识别。例如，如图所示，用户可以识别在镜片部分201上显示的诸如时间和日期的信息。镜片部分201可以是一种类型的显示装置，并且在以上描述的实施方式中，显示装置可以应用于镜片部分201。

图11是示出其中设置有根据本公开的实施方式的显示装置的头戴式显示器的示意图。

参考图11，根据实施方式的显示装置1可以应用于包括头部安装带210和显示器存储壳211的头部安装显示器(HMD)。HMD是可佩戴在用户的头部上的可佩戴电子装置。

头部安装带210是连接到显示器存储壳211并固定显示器存储壳211的部分。在附图中，头部安装带210被示出为围绕用户的头部的上表面和两个侧表面，但是本公开不限于此。头部安装带210可以用于将HMD固定到用户的头部，并且可以形成为眼镜框架形式或头盔形式。

显示器存储壳211可以容纳显示装置并且可以包括至少一个镜片。所述至少一个镜片是向用户提供图像的部分。例如，在实施方式中，显示装置1可以应用于在显示器存储壳211中实施的左眼镜片和右眼镜片。

图12是示出其中设置有根据本公开的实施方式的显示装置的智能手表的示意图。

在本公开的实施方式中，显示装置1可以应用于包括显示部分1220和带部分1240的智能手表1200。

智能手表1200可以是可佩戴的电子装置，并且可以具有带部分1240安装在用户的手腕上的结构。这里，根据实施方式的显示装置可以被应用到显示部分1220，并且因此可以向用户提供包括时间信息的图像数据。

图13是示出其中设置有根据本公开的实施方式的显示装置的汽车显示器的示意图。

根据本公开的实施方式的显示装置1可以应用于汽车显示器1300。这里，汽车显示器1300可以意指设置在车辆内部和外部以提供图像数据的电子装置。

根据示例，显示装置1可以被应用于设置在车辆中的信息娱乐面板1310、仪表盘(cluster)1320、辅助驾驶(co-driver)显示器1330、平视显示器1340、侧视镜显示器1350和后座显示器1360中的至少一个。

尽管以上已经参考附图描述了实施方式，但是实施方式所属领域的普通技术人员将理解的是，在本公开的精神和范围内，实施方式可以以其它形式实施。因此，应理解的是，以上描述的实施方式在所有方面都是说明性的，而不是进行限制。

Claims (12)

1.显示装置，包括显示面板，所述显示面板包括：

数据驱动器，将输入数据转换成数据信号，并且将所述数据信号提供给输出线；

像素单元，包括基于所述数据信号显示图像的像素；

解复用器，包括在所述显示面板中电连接到所述输出线的晶体管，并且将所述数据信号从所述输出线传输到电连接到所述像素的数据线；以及

时序控制器，提供控制信号以控制所述数据信号的提供时序，其中，

所述晶体管中的多个晶体管串联电连接，以及

所述晶体管中的另一些晶体管并联电连接。

2.根据权利要求1所述的显示装置，其中，所述解复用器包括：

第一分配器，响应于提供给第一控制线的第一控制信号而将所述数据信号输出到第一数据线；以及

第二分配器，响应于提供给第二控制线的第二控制信号而将所述数据信号输出到第二数据线。

3.根据权利要求2所述的显示装置，其中，所述第一分配器包括：

第一晶体管，包括第一栅电极；

第二晶体管，与所述第一晶体管串联电连接，并且包括第二栅电极；

第三晶体管，与所述第一晶体管并联电连接，并且包括第三栅电极；以及

第四晶体管，与所述第三晶体管串联电连接，与所述第二晶体管并联电连接，并且包括第四栅电极，以及

所述第一栅电极、所述第二栅电极、所述第三栅电极和所述第四栅电极电连接到所述第一控制线。

4.根据权利要求3所述的显示装置，其中，所述第二晶体管相对于所述第一晶体管在第一方向上设置，

所述第三晶体管相对于所述第一晶体管在与所述第一方向相交的第二方向上设置，以及

所述第四晶体管相对于所述第三晶体管在所述第一方向上设置。

5.根据权利要求4所述的显示装置，其中，所述显示面板包括：

有源层，设置在基础衬底上，所述有源层包括沟道区域；

栅极绝缘层，设置在所述有源层上；

第一导电层，设置在所述栅极绝缘层上；

层间绝缘层，设置在所述栅极绝缘层上，所述层间绝缘层与所述第一导电层重叠；以及

第二导电层，设置在所述层间绝缘层上，所述第二导电层通过接触孔与所述有源层电接触。

6.根据权利要求5所述的显示装置，其中，所述第一导电层包括：

第一部分，与所述有源层重叠，在所述第二方向上延伸，并形成所述第一栅电极和所述第三栅电极；

第二部分，与所述有源层重叠，与所述第一部分间隔开，在所述第二方向上延伸，并且形成所述第二栅电极和所述第四栅电极；

第一连接部分，不与所述有源层重叠，并且将所述第一导电层的所述第一部分的一端和所述第二部分的一端电连接；以及

第二连接部分，在与所述第二方向相反的方向上从所述第一部分延伸，并且通过第一接触孔电连接到所述第一控制线。

7.根据权利要求5所述的显示装置，其中，所述第二导电层包括：

第一电极部分，与所述有源层重叠，在所述第二方向上延伸，并且形成所述第一晶体管的第一电极和所述第三晶体管的第一电极；

第二电极部分，与所述有源层重叠，与所述第一电极部分间隔开，在所述第二方向上延伸，并且形成所述第二晶体管的第一电极和所述第四晶体管的第一电极；

第三电极部分，设置在所述第一电极部分和所述第二电极部分之间，在所述第二方向上延伸，并且通过第二接触孔电连接到所述第一数据线；以及

第三连接部分，将所述第一电极部分的一端与所述第二电极部分的一端电连接，以及

其中，所述第一导电层还包括第四连接部分，所述第四连接部分通过第三接触孔电连接到所述第三连接部分，在与所述第二方向相反的方向上延伸，并且通过第四接触孔电连接到所述输出线。

8.根据权利要求2所述的显示装置，其中，所述第二分配器包括：

第五晶体管，包括第五栅电极；

第六晶体管，与所述第五晶体管串联电连接，并且包括第六栅电极；

第七晶体管，与所述第五晶体管并联电连接，并且包括第七栅电极；以及

第八晶体管，与所述第七晶体管串联电连接，与所述第六晶体管并联电连接，并且包括第八栅电极，以及

所述第五栅电极、所述第六栅电极、所述第七栅电极和所述第八栅电极电连接到所述第二控制线。

9.根据权利要求3所述的显示装置，其中，所述第一分配器还包括：

第五晶体管，与所述第三晶体管并联电连接，并且包括第五栅电极；以及

第六晶体管，与所述第五晶体管串联电连接，与所述第四晶体管并联电连接，并且包括第六栅电极，

所述第五栅电极和所述第六栅电极电连接到所述第一控制线，

所述第六晶体管相对于所述第五晶体管在第一方向上设置，以及

所述第五晶体管相对于所述第三晶体管在与所述第一方向相交的第二方向上设置。

10.根据权利要求3所述的显示装置，其中，所述第一分配器还包括：

第五晶体管，与所述第三晶体管并联电连接，并且包括第五栅电极；以及

第六晶体管，与所述第五晶体管串联电连接，与所述第四晶体管并联电连接，并且包括第六栅电极，

所述第五栅电极和所述第六栅电极电连接到所述第一控制线，

所述第二晶体管相对于所述第一晶体管在与第二方向相反的方向上设置，

所述第三晶体管相对于所述第一晶体管在与所述第二方向相交的第一方向上设置，

所述第四晶体管相对于所述第三晶体管在与所述第二方向相反的所述方向上设置，

所述第五晶体管相对于所述第三晶体管在所述第一方向上设置，以及

所述第六晶体管相对于所述第五晶体管在与所述第二方向相反的所述方向上设置。

11.根据权利要求2所述的显示装置，其中，所述第一分配器包括：

第一晶体管，包括第一栅电极；

第二晶体管，与所述第一晶体管串联电连接，并且包括第二栅电极；

第三晶体管，与所述第一晶体管并联电连接，并且包括第三栅电极；

第四晶体管，与所述第三晶体管串联电连接，与所述第二晶体管并联电连接，并且包括第四栅电极；

第五晶体管，与所述第四晶体管并联电连接，并且包括第五栅电极；以及

第六晶体管，与所述第五晶体管并联电连接，并且包括第六栅电极，

所述第一栅电极、所述第二栅电极、所述第三栅电极、所述第四栅电极、所述第五栅电极和所述第六栅电极电连接到所述第一控制线，

所述第二晶体管相对于所述第一晶体管在与第二方向相反的方向上设置，

所述第三晶体管相对于所述第一晶体管在与所述第二方向相交的第一方向上设置，

所述第四晶体管相对于所述第三晶体管在与所述第二方向相反的所述方向上设置，

所述第五晶体管相对于所述第四晶体管在所述第一方向上设置，以及

所述第六晶体管相对于所述第五晶体管在所述第一方向上设置。

12.根据权利要求5所述的显示装置，其中，所述显示面板还包括：

光阻挡层，设置在所述基础衬底上；以及

缓冲层，与所述基础衬底重叠，并且设置在所述基础衬底和所述有源层之间。

Images