CN115268151B - 像素结构及其制备方法、显示面板 - Google Patents

Abstract

本申请提供了一种像素结构及其制备方法、显示面板，像素结构包括：相对设置的第一电极和第二电极；第一电极包括多个第一分支电极，相邻的第一分支电极之间具有第一狭缝；第二电极包括多个第二分支电极，相邻的第二分支电极之间具有第二狭缝；第一电极为公共电极，第二电极为像素电极；或，第一电极为像素电极，第二电极为公共电极。本申请的技术方案可提升像素的充放电速率，实现显示面板的高刷新率和高分辨率。

Description

像素结构及其制备方法、显示面板

技术领域

本申请涉及显示技术，尤其涉及一种像素结构及其制备方法、显示面板。

背景技术

目前高刷新率、高分辨率是各种显示装置的发展趋势，例如8K(高分辨率)显示装置，此类显示装置对充放电速度的要求比普通分辨率的显示装置的要求更高。然而，相关技术中的显示装置中的像素电容较大，不利于实现高刷新率、高分辨率产品的充放电。

发明内容

本申请实施例提供一种像素结构及其制备方法、显示面板，以解决相关技术存在的问题，技术方案如下：

第一方面，本申请实施例提供了一种像素结构，包括：相对设置的第一电极和第二电极；

第一电极包括多个第一分支电极，相邻的第一分支电极之间具有第一狭缝；

第二电极包括多个第二分支电极，相邻的第二分支电极之间具有第二狭缝；

第一电极为公共电极，第二电极为像素电极；或，第一电极为像素电极，第二电极为公共电极。

第二方面，本申请实施例提供了一种显示面板，包括：数据线、栅线以及本申请任一实施例提供的像素结构；

数据线沿第一方向延伸，栅线沿第二方向延伸，第一方向和第二方向交叉限定出像素区域，像素结构位于像素区域。

第三方面，本申请实施例提供了一种像素结构的制备方法，包括：

在基底上形成第一电极；

对第一电极进行图案化处理，使第一电极包括多个第一分支电极和多个第一分支电极之间的第一狭缝；

在图案化处理后的第一电极的远离基底的一侧形成绝缘层；

在绝缘层的远离基底的一侧形成第二电极；

对第二电极进行图案化处理，使第二电极包括多个第二分支电极和多个第二分支电极之间的第二狭缝。

上述技术方案中的优点或有益效果至少包括：

公共电极和像素电极均为狭缝设计，可减小公共电极和像素电极之间的交叠面积，对应的，可减小公共电极和像素电极之间的交叠电容，进而可减小像素电容，有效提升像素的充放电速率，有利于实现显示面板的高刷新率和高分辨率，还可提升透过率。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本申请进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本申请公开的一些实施方式，而不应将其视为是对本申请范围的限制。

图1为相关技术中显示面板部分结构的平面示意图；

图2为图1所示的显示面板中像素结构的A-A’截面示意图；

图3为本申请实施例提供的一种显示面板的部分结构的平面示意图；

图4为本申请实施例提供的一种像素结构的平面示意图；

图5为图4所示像素结构的B-B’截面示意图；

图6为本申请实施例中第一电极、第二电极和液晶层的相对位置关系示意图；

图7为本申请实施例提供的另一种显示面板的部分结构的平面示意图；

图8为本申请实施例中第一电极的第一种图案的示意图；

图9为本申请实施例中第一电极的第二种图案的示意图；

图10为本申请实施例中第一电极的第三种图案的示意图；

图11为本申请实施例中第一电极的第四种图案的示意图；

图12为本申请实施例中第二电极的第一种图案的示意图；

图13为本申请实施例中第二电极的第二种图案的示意图；

图14为本申请实施例提供的一种像素结构的制备方法的流程示意图。

具体实施方式

在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本申请的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本申请的发明人在研究中发现，参照图1和图2，相关技术中的显示面板通常包括数据线、栅线和像素结构，像素结构中包括公共电极和像素电极，公共电极和像素电极形成交叠电容，该交叠电容用于保持像素电容上的电压，公共电极和像素电极通常为面设计，交叠面积较大，形成的交叠电容较大，进而导致像素电容也较大，会降低像素的充放电速率。图1中为了直观地表示第一电极和第二电极的相对位置关系，使第二电极的图示尺寸小于第一电极的图示尺寸，并不表示在实际产品中的第二电极的尺寸小于第一电极的尺寸。

此外，继续参照图1，相关技术的显示面板中，在图1的水平方向上公共电极的左边缘与数据线存在交叠，易产生寄生电容Cdc，在图1的竖直方向上公共电极的下边缘与栅线存在交叠，易产生寄生电容Cgc，在实际应用中，寄生电容Cdc和Cgc会使公共电极的电压产生波动，使正负帧下同一位置的像素压差不同，形成积累后容易产生串扰或残像。其中，正负帧表示第一帧显示画面时子像素接收正极性数据电压，第二帧显示画面时子像素接收负极性数据电压。

下面以具体实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。

本申请实施例提供了一种显示面板，如图3所示，包括：数据线、栅线和像素结构；其中，数据线沿第一方向延伸，栅线沿第二方向延伸，第一方向和第二方向交叉限定出像素区域，像素结构位于该像素区域，第一方向可以是显示面板中像素阵列的列方向，例如图3中的竖直方向，第二方向可以是显示面板中像素阵列的行方向，例如图3中的水平方向。

如图3和图4所示，本申请实施例中的像素结构，包括：相对设置的第一电极100和第二电极200；第一电极包括多个第一分支电极101，相邻的第一分支电极101之间具有第一狭缝102；第二电极包括多个第二分支电极201，相邻的第二分支电极201之间具有第二狭缝202。第一电极100为公共电极，第二电极200为像素电极；或，第一电极100为像素电极，第二电极200为公共电极。

图3中为了清楚地表示第一电极100的图案，未示出第二电极200，第二电极200的图案可以是如图4所示的图案，也可以是其它图案。

图3中为了直观地表示第一电极100和第二电极200的相对位置关系，使第二电极200的图示尺寸小于第一电极100的图示尺寸，并不表示在实际产品中第二电极200的尺寸一定小于第一电极100的尺寸，在实际产品中还可以有其它的尺寸关系，例如，第一电极100的尺寸与第二电极200的尺寸相等，第一电极100的尺寸略小于第二电极200的尺寸等。

本申请实施例提供的像素结构中，公共电极和像素电极均为狭缝设计，可减小公共电极和像素电极之间的交叠面积，对应的，可减小公共电极和像素电极之间的交叠电容，进而可减小像素电容，有效提升像素的充放电速率，有利于实现高刷新率和高分辨率。

本申请实施例提供的像素结构中，公共电极和像素电极均为狭缝设计，还可提升透过率，在一个示例中，透过率可达到98％～99％。

可选的，每个第一分支电极101的至少部分与一个第二狭缝202相对，每个第二分支电极201的至少部分与一个第一狭缝102相对。此种相对设置的方式可使公共电极的图案和像素电极的图案形成互补，有利于充分减小公共电极和像素电极的交叠面积，减少公共电极和像素电极之间的交叠电容。

在一种可选的实施方式中，第一分支电极101在第一平面上具有第一投影，第二分支电极201在第二平面上具有第二投影，第一平面为第二电极200所处的平面，第二平面为第一电极100所处的平面，第一狭缝102在第二投影的范围内，第二狭缝202在第一投影的范围内。

第一狭缝102在第二投影的范围内，第二狭缝202在第一投影的范围内，包括以下任意一种情况：

情况一，参照图5所示的第一电极100和第二电极200的截面图，第一平面为图5中第二电极200所处的水平平面，第二平面为图5中第一电极100所处的水平平面，第一狭缝102在第二投影的范围内并与第二投影的范围完全重叠，第二狭缝202在第一投影的范围内并与第一投影的范围完全重叠，在第三方向即如图5所示的水平方向上，第一狭缝102的尺寸与第二分支电极201的尺寸相等，第二狭缝202的尺寸与第一分支电极101的尺寸相等；

情况二，继续参照图5，第一狭缝102在第二投影的范围内，且第一狭缝102的范围小于第二投影的范围，第二狭缝202在第一投影的范围内，且第二狭缝202的范围小于第一投影的范围，在第三方向上，第一狭缝102的尺寸小于第二分支电极201的尺寸，第二狭缝202的尺寸小于第一分支电极101的尺寸。

像素结构中还包括液晶层，第一电极100和第二电极200可位于液晶层的同一侧，第一电极100和第二电极200形成的电场可驱动液晶层的液晶偏转显示，第一狭缝102在第二投影的范围内、第二狭缝202在第一投影的范围内的设置方式，可使靠近液晶的电极中的分支电极充分遮挡远离液晶的电极中的狭缝，减小远离液晶的电极中的狭缝设计对液晶电场的影响，在不影响液晶电场的基础上，减小第一电极100和第二电极200之间的交叠面积。

图6示出了第一电极100、第二电极200和液晶层300之间的相对位置关系，在图6中，第一狭缝102和第二分支电极201垂直相对，在图6中的竖直方向上，第一狭缝102所处的区域和液晶层300之间被第二分支电极201遮挡，在被遮挡区域中设置第一狭缝102，对液晶电场的影响较小，从而基于第一狭缝102的设置可在少影响液晶电场的基础上减小第一电极100和第二电极200的交叠面积，进而减小第一电极100和第二电极200之间的交叠电容，有利于提升像素的充放电速率。

在另一种可选的实施方式中，第一分支电极101在第一平面上具有第一投影，第二分支电极201在第二平面上具有第二投影，第一平面为第二狭缝202所处的平面，第二平面为第一狭缝102所处的平面，第一狭缝102的范围和第二投影的范围部分重叠，第二狭缝202的范围和第一投影的范围部分重叠。

可选的，第一电极100中的至少部分第一狭缝102，具有位于第一电极100的第一边缘和第二边缘中至少一个边缘的开口，第一电极100的第一边缘为第一电极100的、与数据线相对的边缘，第一电极100的第二边缘为第一电极100的、与栅线相对的边缘。

参照图3所示的示例，第一电极100的第一边缘可以是如图3所示的第一电极100的左边缘，第一电极100的第二边缘可以是如图3所示第一电极100的下边缘，第一电极100中位于上半部分的第一狭缝102具有位于左边缘的开口，即位于上半部分的第一狭缝102从第一电极100的内部延伸至左边缘。

图7示出了第一电极100的另一种图案，参照图6的示例，第一电极100的第一边缘可以是如图6所示的第一电极的100的左边缘，第一电极100的第二边缘可以是如图6所示的第一电极100的下边缘，第一电极100中的第一狭缝102具有位于整个左边缘的开口、以及位于整个下边缘的开口，即第一电极100中的第一狭缝102从第一电极100的内部延伸至左边缘和下边缘。

将第一电极100中的第一狭缝102由内部延伸至第一边缘，在第一边缘形成开口的方案，可减小第一边缘的尺寸，进而可减小第一边缘和数据线之间的交叠面积，从而可减小第一边缘和数据线之间的寄生电容Cdc，将第一电极100中的第一狭缝102由内部延伸至第二边缘，在第二边缘形成开口的方案，可减小第二边缘的尺寸，进而可减小第二边缘和栅线之间的交叠面积，从而可减小第二边缘和栅线之间的寄生电容Cgc；进一步地，可降低寄生电容Cdc和寄生电容Cgc对第一电极100电压的影响，减少第一电极100的电压波动，进而可降低串扰和残像的发生概率；同时还可以减小数据线和/或栅线的负载。

可选的，第一电极100和第二电极200中的至少一个电极包括第一区域和第二区域，第一区域中第一分支电极101的延伸方向与第二区域中第一分支电极101的延伸方向可以是相同或不同。

在一个示例中，第一电极100可以包括如图8至图11所示的第一区域A1和第二区域A2，第一区域A1中的第一分支电极101和第一狭缝102均沿第四方向D4延伸，第二区域A2中的第一分支电极101和第一狭缝102均沿第五方向D5延伸，第四方向D4和第五方向D5之间呈第一角度。

在一个示例中，第二电极200可以包括如图12和图13所示的第一区域A1和第二区域A2，第一区域A1中的第二分支电极201和第二狭缝202均沿第六方向D6延伸，第二区域A1中的第二分支电极201和第二狭缝202均沿第七方向D7延伸，第六方向D6和第七方向D7之间呈第二角度。

同一电极中不同区域的分支电极延不同的方向延伸，即在同一电极中不同区域具有不同的图案，有利于实现显示面板的大视角。

本申请实施例不对第一角度和第二角度的具体角度值作限定，可根据实际需求设置，例如第一角度和第二角度均可以是30度、60度、90度或其它角度。第一角度和第二角度可以相同也可以是不同，图8至图11中所示的第一角度与图12至图13中所示的第二角度相同的情况仅作为一种示例，而不作为对本申请实施例的限定。第四方向D4和第六方向D6可以是同一方向也可以是不同方向，第五方向D5和第七方向D7可以是同一方向也可以是不同方向。

在本申请实施例提供的显示面板中，相邻的两个像素结构中的像素电极的图案可以相同或不同。

相邻的两个像素结构中的像素电极的图案相同可以包括以下情况：相邻的两个像素结构的像素电极中的分支电极的延伸方向相同，对应的，相邻的两个像素结构的像素电极中的狭缝的延伸方向也相同。在一个示例中，第一电极100为像素电极，相邻两个像素结构中的第一分支电极101和第一狭缝102均沿同一方向延伸，例如图8中的第四方向，则相邻两个像素结构中的像素电极的图案相同；在另一个示例中，第二电极200为像素电极，相邻两个像素结构中的第二分支电极201和第二狭缝202均沿同一方向延伸，例如图8中的第四方向，则相邻两个像素结构中的像素电极的图案相同。

相邻的两个像素结构中的像素电极的图案不同可以包括以下任意一种情况：

情况一、相邻的两个像素结构的像素电极中的分支电极的延伸方向不同，对应的，相邻的两个像素结构的像素电极中的狭缝的延伸方向也不同；

情况二、相邻的两个像素结构的像素电极均具有第一区域和第二区域，同一像素电极中，第一区域的分支电极的延伸方向与第二区域的分支电极的延伸方向不同，第一个像素结构的像素电极中位于第一区域的分支电极的延伸方向与第二个像素结构的像素电极中位于第一区域的分支电极的延伸方向不同，第一个像素结构的像素电极中位于第二区域的分支电极的延伸方向与第二个像素结构的像素电极中位于第二区域的分支电极的延伸方向不同；对应的，同一像素电极中，第一区域的狭缝的延伸方向与第二区域的狭缝的延伸方向不同，第一个像素结构的像素电极中位于第一区域的狭缝的延伸方向与第二个像素结构的像素电极中位于第一区域的狭缝的延伸方向不同，第一个像素结构的像素电极中位于第二区域的狭缝的延伸方向与第二个像素结构的像素电极中位于第二区域的狭缝的延伸方向不同。

对于上述情况一，在一个示例中，若第一电极100为像素电极，相邻的两个像素结构中的第一分支电极101的延伸方向不同，例如第一个像素结构中的第一分支电极101沿如图8所示的第四方向D4延伸，第二个像素结构中的第一分支电极101沿如图8所示的第五方向D5延伸，则相邻两个像素结构中的像素电极的图案不同。在另一个示例中，若第二电极200为像素电极，相邻的两个像素结构中的第二分支电极201的延伸方向不同，例如第一个像素结构中的第二分支电极201沿如图11所示的第六方向D6延伸，第二个像素结构中的第二分支电极201沿如图11所示的第七方向D7延伸，则相邻两个像素结构中的像素电极的图案不同。

对于上述情况二，在一个示例中，若第一电极100为像素电极，相邻的两个像素结构中相同区域的第一分支电极101的延伸方向不同，例如第一个像素结构中第一区域的第一分支电极101沿如图8所示的第四方向D4延伸，第一个像素结构中第二区域的第一分支电极101沿如图8所示的第五方向D5延伸，第二个像素结构中第一区域的第一分支电极101沿如图8所示的第五方向D5延伸，第二个像素结构中第二区域的第一分支电极101沿如图8所示的第四方向D4延伸，则相邻两个像素结构中的像素电极的图案不同。在另一个示例中，若第二电极200为像素电极，相邻的两个像素结构中相同区域的第二分支电极201的延伸方向不同，例如第一个像素结构中第一区域的第二分支电极201沿如图12所示的第六方向D6延伸，第一个像素结构中第二区域的第二分支电极201沿如图12所示的第七方向D7延伸，第二个像素结构中第一区域的第二分支电极沿如图12所示的第七方向D7延伸，第二个像素结构中第二区域的第二分支电极沿如图12所示的第六方向D6延伸，则相邻两个像素结构中的像素电极的图案不同。

相邻的两个像素结构中的像素电极的图案相同时，显示面板中各行或各列的像素结构的图案较为单一，在显示某些画面时，可能出现横向或竖向的条纹不良，相对于该种方式，相邻的两个像素结构中的像素电极的图案不同的情况下，显示面板中的像素结构阵列在行方向和列方向上均可基于不同的图案交替排列，例如第1、3、5行的像素结构为一种图案，第2、4、6行的像素结构为另一种图案，可避免因同一行或同一列图案单一产生的横向或竖向的条纹不良。

可选的，参照图8至图13的示例，本申请实施例中的第一电极100还可包括用于连接各第一分支电极101的第一连接部103，第二电极200还可包括用于连接各第二分支电极201的第二连接部203，第一连接部103可位于第一电极100的边缘区域和内部区域中的至少一个区域，第二连接部203可位于第二电极的边缘区域和内部区域中的至少一个区域。

对于第一连接部103，参照图8的示例，第一连接部103可以位于第一电极100的右边缘和内部区域；参照图9的示例，第一连接部103可以位于第一电极100的上边缘、下边缘、左右部分边缘以及内部区域；参照图10和图11的示例，第一连接部103可分布于第一电极100的四周边缘；在其它示例中，第一连接部103可全部位于第一电极100的内部区域。

对于第二连接部203，参照图12的示例，第二连接部203可以位于第二电极200的四周边缘；参照图13的示例，第二连接部203可以位于第二电极200的上边缘以及左右部分边缘；在其它示例中，第二连接部203可位于第二电极200的内部区域。

本申请实施例中，第一连接部103和第一分支电极101的材质可以相同或不同，可实现电连接即可，在材质相同例如均为ITO(Indium Tin Oxide，氧化铟锡)的情况下，第一连接部103和第一分支电极101可一次性制备出，第二连接部203和第二分支电极201的材质可以相同或不同，可实现电连接即可，在材质相同例如均为ITO的情况下，第二连接部203和第二分支电极201可一次性制备出。

图10和图11，本申请实施例中的第一电极100还可以包括第三狭缝103。在一个示例中，参照图10所示的第一电极100和图13所示的第二电极200，第一电极100中的第三狭缝104可以与第二电极200中的第二连接部203完全对应，即第三狭缝104的全部区域与第二连接部203相对设置；在另一个示例中，参照图11所示的第一电极100和图13所示的第二电极200，第一电极100中的第三狭缝104可以与第二电极200中的第二连接部203部分对应，即第三狭缝104的部分区域与第二连接部203相对设置。第一电极100中的第一连接部103的部分可以设置于第三狭缝104的外侧，包围第三狭缝104。

本申请实施例中，图8至图13所示的电极图案仅作为一种示例，在实际应用场景中，第一电极和第二电极还可以采用其它的图案。

基于同一发明构思，本申请实施例还提供了一种像素结构的制备方法，如图14所示，该制备方法包括：

S1401，在基底上形成第一电极。

基底的材料可以是玻璃、石英等。

S1402，对第一电极进行图案化处理，使第一电极包括多个第一分支电极和多个第一分支电极之间的第一狭缝。

S1403，在图案化处理后的第一电极的远离基底的一侧形成绝缘层。

S1404，在绝缘层的远离所述基底的一侧形成第二电极。

S1405，对第二电极进行图案化处理，使第二电极包括多个第二分支电极和多个第二分支电极之间的第二狭缝。

第一电极可以是公共电极或像素电极，第二电极可以是与第一电极相对的像素电极或公共电极，显示面板开机后公共电极的电压较为稳定，因此可以对公共电极进行图案化处理，图案化处理对公共电极的电压状态影响较小。

本申请实施例提供的像素结构的制备方法，可制备出具有狭缝设计的公共电极和像素电极，该公共电极和像素电极之间的交叠面积较小，对应的，公共电极和像素电极之间的交叠电容较小，像素的充放电速率较快，包含该像素结构的显示面板，刷新率、分辨率和透过率均较大。

在上述步骤S1402中，对第一电极进行图案化处理，可以包括：基于第一图案对第一电极进行图案化处理，第一图案包括第一镂空区和第一非镂空区，第一镂空区可用于形成第一狭缝，第一非镂空区可用于形成第一分支电极。

在上述步骤S1405中，对第二电极进行图案化处理，可以包括：基于第二图案对第二电极进行图案化处理，第二图案包括第二镂空区和第二非镂空区，第二镂空区可用于形成第二狭缝，第二非镂空区可用于形成第二分支电极。

第一镂空区对应的处理区域与第二非镂空区对应的处理区域存在重叠，第二镂空区对应的处理区域与第二非镂空区对应的处理区域存在重叠，从而可使形成的第一狭缝与第二分支电极相对设置，形成的第二狭缝与第一分支电极相对设置，从而可使第一电极和第二电极的图案形成互补。

在一种实施方式中，第一镂空区还可用于形成第三狭缝，第一非镂空区还可用于形成第一连接部，第二非镂空区还可用于形成第二连接部，用于形成第三狭缝的第一镂空区的图案和用于形成第二连接部的第二非镂空区的图案，可以完全相同，也可以部分相同。

本申请实施例中的图案化处理可以通过涂覆光刻胶、掩膜曝光、显影、刻蚀、剥离光刻胶等工艺实现，第一图案可以是预先制备的用于对第一电极进行掩膜曝光的第一掩膜版的图案，第二图案可以是预先制备的用于对第二电极进行掩膜曝光的第二掩膜版的图案。

本申请实施例中的绝缘层可以包括至少一种绝缘材料或非导电材料，在实际应用中，材料的选择可根据实际需求和工艺要求确定。

经本申请实施例提供的像素结构的制备方法制备出的像素结构，其具体结构可参照前面的像素结构实施例的内容，此处不再赘述。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包括于本申请的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

应该进一步理解的是，本说明书中使用的措辞“包括”是指在在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的组。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

本说明书中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (6)

1.一种像素结构，其特征在于，包括：相对设置的第一电极和第二电极；

所述第一电极包括多个第一分支电极，相邻的第一分支电极之间具有第一狭缝；

所述第二电极包括多个第二分支电极，相邻的第二分支电极之间具有第二狭缝；

所述第一电极为公共电极，所述第二电极为像素电极；或，所述第一电极为像素电极，所述第二电极为公共电极；

每个第一分支电极的至少部分与一个第二狭缝相对，每个第二分支电极的至少部分与一个第一狭缝相对；

所述第一电极中的至少部分第一狭缝，具有位于所述第一电极的第一边缘和第二边缘中至少一个边缘的开口；

所述第一电极的第一边缘为所述第一电极的、与数据线相对的边缘，所述第一电极的第二边缘为所述第一电极的、与栅线相对的边缘；

所述第一电极和所述第二电极中的至少一个电极包括第一区域和第二区域；

所述第一区域中第一分支电极的延伸方向与所述第二区域中第一分支电极的延伸方向不同。

2.根据权利要求1所述的像素结构，其特征在于，所述第一分支电极在第一平面上具有第一投影，所述第二分支电极在第二平面上具有第二投影；

所述第一平面为所述第二电极所处的平面，所述第二平面为所述第一电极所处的平面；

所述第一狭缝在所述第二投影的范围内，所述第二狭缝在所述第一投影的范围内。

3.根据权利要求1或2所述的像素结构，其特征在于，所述第一电极还包括用于连接各第一分支电极的第一连接部，所述第二电极还包括用于连接各第二分支电极的第二连接部；

所述第一连接部位于所述第一电极的边缘区域和内部区域中的至少一个区域，所述第二连接部位于所述第二电极的边缘区域和内部区域中的至少一个区域。

4.一种显示面板，其特征在于，包括：数据线、栅线以及如权利要求1-3中任一项所述的像素结构；

所述数据线沿第一方向延伸，所述栅线沿第二方向延伸，所述第一方向和所述第二方向交叉限定出像素区域，所述像素结构位于所述像素区域。

5.根据权利要求4所述的显示面板，其特征在于，相邻的两个像素结构中的像素电极的图案不同。

6.一种像素结构的制备方法，其特征在于，包括：

在基底上形成第一电极；

对所述第一电极进行图案化处理，使所述第一电极包括多个第一分支电极和所述多个第一分支电极之间的第一狭缝；

在图案化处理后的第一电极的远离所述基底的一侧形成绝缘层；

在所述绝缘层的远离所述基底的一侧形成第二电极；

对所述第二电极进行图案化处理，使所述第二电极包括多个第二分支电极和所述多个第二分支电极之间的第二狭缝；

所述对所述第一电极进行图案化处理，包括：

基于第一图案对所述第一电极进行图案化处理，所述第一图案包括第一镂空区和第一非镂空区；

所述对所述第二电极进行图案化处理，包括：

基于第二图案对所述第二电极进行图案化处理，所述第二图案包括第二镂空区和第二非镂空区；

所述第一镂空区对应的处理区域与所述第二非镂空区对应的处理区域存在重叠，所述第二镂空区对应的处理区域与所述第二非镂空区对应的处理区域存在重叠；

所述第一电极和所述第二电极中的至少一个电极包括第一区域和第二区域；

所述第一区域中第一分支电极的延伸方向与所述第二区域中第一分支电极的延伸方向不同。