CN115240727A - 与执行终端操作相关的电子设备和电子系统 - Google Patents

Abstract

本发明涉及一种与执行终端操作有关的电子设备和电子系统。所述电子设备包括：使能信号生成电路，所述使能信号生成电路被配置成：当写入操作被执行时，在比写入等待时间过去的时间点早了进入偏移时段的持续时间量的时间点将终端使能信号激活；以及数据输入和输出电路，所述数据输入和输出电路被配置成：当写入操作被执行时，基于终端使能信号，在比写入等待时间过去的所述时间点晚了的时间点接收数据，其中数据输入和输出电路在写入等待时间过去的第一数据接收延迟时段的持续时间量之后接收数据。

Description

与执行终端操作相关的电子设备和电子系统

相关申请的交叉引用

本申请要求2021年4月23日提交的申请号为10-2021-0053347的韩国专利申请的优先权，其全部内容通过引用整体合并于此。

技术领域

本公开的实施例涉及与执行终端操作(termination operation)相关的电子设备和电子系统。

背景技术

在半导体器件中，在高速传送和接收信号的操作中会发生阻抗失配现象。为了解决这个问题，半导体器件可以执行将外部阻抗和内部阻抗进行匹配的终端操作。近来，半导体器件通过在执行存储排间内部操作中调整非目标存储排(rank)的阻抗以及目标存储排的阻抗来提高信号完整性。

发明内容

在一个实施例中，一种电子设备可以包括：使能信号生成电路，所述使能信号生成电路被配置成当写入操作被执行时，在比写入等待时间过去的时间点早了进入偏移时段的一个持续时间量的时间点将终端使能信号激活；以及数据输入和输出电路，所述数据输入和输出电路被配置成当写入操作被执行时，基于所述终端使能信号，在晚于所述写入等待时间过去的所述时间点接收数据，其中所述数据输入和输出电路在所述写入等待时间过去第一数据接收延迟时段的持续时间量之后接收数据，其中，所述进入偏移时段根据所述第一数据接收延迟时段而被调整。

在一个实施例中，一种电子设备可以包括：第一存储排，所述第一存储排包括第一终端电阻器，并且被配置成当写入操作被执行时，在比写入等待时间过去的时间点晚了第一数据接收延迟时段的持续时间量的时间点接收数据；以及第二存储排，所述第二存储排包括第二终端电阻器，并且被配置成当第一存储排执行写入操作时，在比所述写入等待时间过去的所述时间点早了非目标进入偏移时段的持续时间量的时间点调整第二终端电阻器的值，其中，所述非目标进入偏移时段根据第一数据接收延迟时段而被调整。

在一个实施例中，一种电子系统可以包括：控制器，所述控制器被配置成传送用于写入操作的命令、数据和偏移信息；以及存储器件，所述存储器件包括接收所述命令、所述数据和所述偏移信息的第一存储排和第二存储排，所述第一存储排和所述第二存储排中的每个存储排被设置为执行所述写入操作的目标存储排和非目标存储排中的一者，其中，所述控制器根据所述第一存储排和所述第二存储排中的哪一个是目标存储排来调整传送数据的时间点，其中，所述存储器件基于所述偏移信息，将调整目标存储排的终端电阻器的值和非目标存储排的终端电阻器的值的时段设置为相同，以及其中，所述偏移信息是基于目标存储排接收数据的时间点的信息来生成的。

附图说明

图1是示出根据本公开的实施例的电子系统的配置的框图。

图2是示出图1所示的第一电子设备的实施例的配置的框图。

图3是示出图2所示的第一存储排信息生成电路的实施例的配置的框图。

图4是示出图2所示的第一存储排信息生成电路的另一实施例的配置的框图。

图5是示出图2所示的第二存储排信息生成电路的实施例的配置的框图。

图6是用于说明生成图3所示的第一存储排信息生成电路和图5所示的第二存储排信息生成电路中的信息的表。

图7是用于说明在图3所示的第一存储排信息储存电路中设置信息的操作的流程图。

图8是用于说明图2所示的第一偏移信息生成电路和第二偏移信息生成电路的操作的表。

图9是用于说明从图1所示的第一电子设备传送用于存储排间写入操作的信号的操作的时序图。

图10是示出了图1中所示的第一存储排的实施例的配置的框图。

图11是示出图10所示的使能信号生成电路的实施例的配置的框图。

图12、图13和图14是用于说明在图10所示的第一存储排中执行的写入操作的时序图。

图15是示出图1所示的第二存储排的实施例的配置的框图。

图16是用于说明在图1所示的第二电子设备中执行的存储排间写入操作的时序图。

具体实施方式

在下面实施例的描述中，术语“预设”表示当参数用于过程或算法中时，参数的数值是预先决定的。根据实施例，参数的数值可以在过程或算法开始时或在过程或算法执行时被设置。

用于区分各种部件的诸如“第一”和“第二”等的术语不受部件限制。例如，第一部件可以被称为第二部件，反之亦然。

当一个部件被称为“耦接”或“连接”到另一部件时，应当理解，这些部件可以彼此直接耦接或连接，或者通过介于其间的另一部件彼此耦接或连接。另一方面，当一个部件被称为“直接耦接”或“直接连接”到另一部件时，应该理解的是，这些部件彼此直接耦接或连接，而没有另一部件介于其间。

“逻辑高电平”和“逻辑低电平”被用于描述信号的逻辑电平。具有“逻辑高电平”的信号不同于具有“逻辑低电平”的信号。例如，当具有第一电压的信号对应于具有“逻辑高电平”的信号时，具有第二电压的信号可以对应于具有“逻辑低电平”的信号。根据实施例，“逻辑高电平”可以被设置为高于“逻辑低电平”的电压。根据实施例，信号的逻辑电平可以被设置为不同的逻辑电平或相反的逻辑电平。例如，具有逻辑高电平的信号可以根据实施例而被设置为具有逻辑低电平，而具有逻辑低电平的信号可以根据实施例而被设置为具有逻辑高电平。

在下文中，将通过实施例来描述本公开的教导。实施例仅用于举例说明本公开的教导，而本公开的范围不受这些实施例的限制。

各种实施例涉及执行终端操作的电子设备和电子系统。

根据本公开，根据写入操作中将数据接收从参考时间点延迟的时段，通过调整确定终端操作的进入(结束)时间点的偏移时段，可以将执行终端操作的时段优化。

此外，根据本公开，根据执行写入操作的目标存储排的数据接收延迟时段，通过设置非目标存储排的偏移时段，可以将在存储排之间交替执行的写入操作中执行终端操作的时段优化。

图1是示出根据本公开的实施例的电子系统100的配置的框图。如图1所示，电子系统100可以包括第一电子设备200和第二电子设备300。第一电子设备200可以由控制器实现。第二电子设备300可以由存储器件来实现。第二电子设备300可以包括第三电子设备(在下文中，被称为第一存储排)400和第四电子设备(在下文中，被称为第二存储排)500。

第一电子设备200可以向第二电子设备300传送命令CMD和芯片选择信号CS。第一电子设备200可以向第二电子设备300传送用于包括写入操作和模式寄存器写入操作的各种操作的命令CMD。第一电子设备200可以将芯片选择信号CS与命令CMD一起传送。例如，第一芯片选择信号可以构成芯片选择信号CS，并且第一电子设备200可以基于命令CMD来激活第一芯片选择信号CS1以将第一存储排400设置为执行写入操作的目标存储排。在这种情况下，第二存储排500可以被设置为非目标存储排。例如，第二芯片选择信号CS2可以构成芯片选择信号CS，并且第一电子设备200可以基于命令CMD来激活第二芯片选择信号CS2以将第二存储排500设置为执行写入操作的目标存储排。在这种情况下，第一存储排400可以被设置为非目标存储排。第一芯片选择信号CS1和第二芯片选择信号CS2可以被选择性地激活。

第一电子设备200可以向第二电子设备300传送时钟CLK、选通信号DQS和数据DQ。当传送用于第一存储排400中的写入操作的命令CMD和芯片选择信号CS时，第一电子设备200可以在写入等待时间(write latency)过去的时间点之后向第二电子设备300传送选通信号DQS。第一电子设备200可以在写入等待时间过去之后的时间点之后或比写入等待时间过去之后的时间点晚了的时间点将选通信号DQS向第二电子设备300的传送延迟第一选通传送延迟时段。在一个实施例中，第一电子设备200将选通信号DQS向第二电子设备300的传送延迟第一选通传送延迟时段，使得当传送用于第一存储排400中的写入操作的命令CMD和芯片选择信号CS时，第一电子设备200可以在比写入等待时间过去的时间点(即，参见图9的写入等待时间tWL)晚了第一选通传送延迟时段(即，参见图9的td11+td12)的持续时间量的时间点向第二电子设备300传送选通信号DQS。第一选通传送延迟时段可以被设置为通过将第一传送延迟时段和第一选通接收延迟时段相加而获得的时段(即，参见图9的td11+td12)。第一传送延迟时段可以被设置为用于对第一电子设备200与第一存储排400之间的选通信号DQS和时钟CLK的偏斜(skew)进行补偿的时段。第一选通接收延迟时段可以被设置为用于对第一存储排400中的内部时钟ICLK1(参见图10)与内部选通信号IDQS1(参见图10)之间的相位差进行补偿的时段。当传送用于第一存储排400中的写入操作的命令CMD和芯片选择信号CS时，第一电子设备200可以在写入等待时间过去的时间点之后将数据DQ传送到第二电子设备300。第一电子设备200可以在写入等待时间过去之后的时间点之后或比写入等待时间过去之后的时间点晚了的时间点将数据DQ向第二电子设备300的传送延迟第一数据传送延迟时段。在一个实施例中，第一电子设备200可以将数据DQ向第二电子设备300的传送延迟第一数据传送延迟时段，使得当传送用于第一存储排400的写入操作的命令CMD和芯片选择信号CS时，第一电子设备200可以在比写入等待时间过去的时间点晚了第一选通传送延迟时段的持续时间量的时间点向第二电子设备300传送数据DQ。第一数据传送延迟时段可以被设置为通过将第一传送延迟时段和第一数据接收延迟时段相加而获得的时段。第一数据接收延迟时段可以包括第一选通接收延迟时段和第一选通延迟时段。第一选通延迟时段可以被设置为用于对内部选通信号IDQS1(参见图10)将第一存储排400中的内部数据ID1(见图10)进行选通所需的时间进行补偿的时段。

当传送用于第二存储排500中的写入操作的命令CMD和芯片选择信号CS时，第一电子设备200可以在写入等待时间过去的时间点之后向第二电子设备300传送选通信号DQS。第一电子设备200可以在写入等待时间过去之后的时间点之后或在比写入等待时间过去之后的时间点晚了的时间点将选通信号DQS向第二电子设备300的传送延迟第二选通传送延迟时段。在一个实施例中，第一电子设备200可以将选通信号DQS向第二电子设备300的传送延迟第二选通传送延迟时段，使得当传送用于第二存储排500中的写入操作的命令CMD和芯片选择信号CS时，第一电子设备200可以在比写入等待时间过去的时间点晚了第二选通传送延迟时段的一个持续时间量的时间点向第二电子设备300传送选通信号DQS。当传送用于第二存储排500中的写入操作的命令CMD和芯片选择信号CS时，第一电子设备200可以在写入等待时间过去的时间点之后向第二电子设备300传送数据DQ。第一电子设备200可以在写入等待时间过去之后的时间点之后或比写入等待时间过去之后的时间点晚了的时间点将数据DQ向第二电子设备300的传送延迟第二数据传送延迟时段。在一个实施例中，第一电子设备200可以将数据DQ向第二电子设备300的传送延迟第二数据传送延迟时段，使得当传送用于第二存储排500的写入操作的命令CMD和芯片选择信号CS时，第一电子设备200可以在比写入等待时间过去的时间点晚了第二数据传送延迟时段的持续时间量的时间点向第二电子设备300传送数据DQ。根据存储排特性，第二选通传送延迟时段和第二数据传送延迟时段可以分别被设置为与第一选通传送延迟时段和第一数据传送延迟时段不同。即，第一电子设备200可以根据第一存储排400和第二存储排500中的哪一个是目标存储排来调整传送选通信号DQS和数据DQ的时间点。

第一电子设备200可以通过命令地址线(未示出)向第二电子设备300传送第一进入偏移信息ODT_ON1、第一结束偏移信息ODT_OFF1、第二进入偏移信息ODT_ON2和第二结束偏移信息ODT_OFF2。每个命令地址线可以被设置为通过其传送命令CMD和地址(未示出)中的至少一个的线。当传送用于模式寄存器写入操作的命令CMD时，第一电子设备200可以向第二电子设备300传送第一进入偏移信息ODT_ON1、第一结束偏移信息ODT_OFF1、第二进入偏移信息ODT_ON2和第二结束偏移信息ODT_OFF2中的至少一个。第一进入偏移信息ODT_ON1和第一结束偏移信息ODT_OFF1可以基于第一存储排400的第一数据接收延迟时段的信息来生成。换言之，第一进入偏移信息ODT_ON1和第一结束偏移信息ODT_OFF1可以基于第一存储排400接收数据DQ的时间点的信息来生成。第二进入偏移信息ODT_ON2和第二结束偏移信息ODT_OFF2可以基于第二存储排500的第二数据接收延迟时段的信息来生成。换言之，第二进入偏移信息ODT_ON2和第二结束偏移信息ODT_OFF2可以基于第二存储排500接收数据DQ的时间点的信息来生成。稍后将参考图2描述第一电子设备200的配置和操作。

第二电子设备300可以包括第一存储排(RANK 1)400和第二存储排(RANK 2)500。第一存储排400和第二存储排500可以分别接收第一芯片选择信号CS1和第二芯片选择信号CS2。第一存储排400和第二存储排500可以共享通过其传送命令CMD、时钟CLK、选通信号DQS、数据DQ、第一进入偏移信息ODT_ON1、第一结束偏移信息ODT_OFF1、第二进入偏移信息ODT_ON2和第二结束偏移信息ODT_OFF2的信号线。

当执行写入操作时，第一存储排400可以在比写入等待时间过去的时间点晚了第一选通接收延迟时段的持续时间量的时间点接收选通信号DQS。当执行写入操作时，第一存储排400可以在比写入等待时间过去的时间点晚了第一数据接收延迟时段的持续时间量的时间点接收数据DQ。当执行写入操作时，第二存储排500可以在比写入等待时间过去的时间点晚了第二选通接收延迟时段的持续时间量的时间点接收选通信号DQS。当执行写入操作时，第二存储排500可以在比写入等待时间过去的时间点晚了第二数据接收延迟时段的持续时间量的时间点接收数据DQ。

当执行模式寄存器写入操作时，第一存储排400可以接收并储存基于第一数据接收延迟时段的信息来生成的第一进入偏移信息ODT_ON1和第一结束偏移信息ODT_OFF1。第一存储排400可以包括第一终端电阻器RTT_R1。当被设置为执行写入操作的目标存储排时，第一存储排400可以通过调整第一终端电阻器RTT_R1的值来接收数据DQ。当执行写入操作时，基于第一进入偏移信息ODT_ON1，第一存储排400可以在比写入等待时间过去的时间点早了第一存储排400的进入偏移时段的时间点将第一终端电阻器RTT_R1的值从第一电阻值RTT_PARK调整到第二电阻值RTT_WR。第一存储排400的进入偏移时段可以根据第一数据接收延迟时段来调整。更详细地，第一存储排400的进入偏移时段可以随着第一数据接收延迟时段的增大而减小。当执行写入操作时，基于第一结束偏移信息ODT_OFF1，第一存储排400可以在比写入等待时间和突发长度时段过去的时间点晚了第一存储排400的结束偏移时段的持续时间量的时间点将第一终端电阻器RTT_R1的值从第二电阻值RTT_WR调整到第一电阻值RTT_PARK。第一存储排400的结束偏移时段可以根据第一数据接收延迟时段来调整。更详细地，第一存储排400的结束偏移时段可以随着第一数据接收延迟时段的增大而增大。

当执行模式寄存器写入操作时，第一存储排400可以接收并储存基于第二存储排500的第二数据接收延迟时段的信息来生成的第二进入偏移信息ODT_ON2和第二结束偏移信息ODT_OFF2。当被设置为非目标存储排时，第一存储排400可以调整第一终端电阻器RTT_R1的值，并且可以阻止数据DQ的接收。当执行写入操作时，基于第二进入偏移信息ODT_ON2，第一存储排400可以在比写入等待时间过去的时间点早了第一存储排400的非目标进入偏移时段的时间点将第一终端电阻器RTT_R1的值从第一电阻值RTT_PARK调整到第三电阻值RTT_NOM。第一存储排400的非目标进入偏移时段可以根据第二数据接收延迟时段来调整。更详细地，第一存储排400的非目标进入偏移时段可以随着第二数据接收延迟时段的增大而减小。当执行写入操作时，基于第二结束偏移信息ODT_OFF2，第一存储排400可以在比写入等待时间和突发长度时段过去的时间点晚了第一存储排400的非目标结束偏移时段的持续时间量的时间点将第一终端电阻器RTT_R1的值从第三电阻值RTT_NOM调整到第一电阻值RTT_PARK。第一存储排400的非目标结束偏移时段可以根据第二数据接收延迟时段来调整。更详细地，第一存储排400的非目标结束偏移时段可以随着第二数据接收延迟时段的增大而增大。稍后将参考图10描述第一存储排400的配置和操作。

当执行模式寄存器写入操作时，第二存储排500可以接收并储存基于第二数据接收延迟时段的信息来生成的第二进入偏移信息ODT_ON2和第二结束偏移信息ODT_OFF2。第二存储排500可以包括第二终端电阻器RTT_R2。当被设置为用于执行写入操作的目标存储排时，第二存储排500可以通过调整第二终端电阻器RTT_R2的值来接收数据DQ。当执行写入操作时，基于第二进入偏移信息ODT_ON2，第二存储排500可以在比写入等待时间过去的时间点早第二存储排500的进入偏移时段的时间点将第二终端电阻器RTT_R2的值从第一电阻值RTT_PARK调整到第二电阻值RTT_WR。第二存储排500的进入偏移时段可以根据第二数据接收延迟时段来调整。更详细地，第二存储排500的进入偏移时段可以随着第二数据接收延迟时段的增大而减小。第二存储排500的进入偏移时段可以被设置为与第一存储排400的非目标进入偏移时段相同。当执行写入操作时，基于第二结束偏移信息ODT_OFF2，第二存储排500可以在比写入等待时间和突发长度时段的时间点晚了第二存储排500的结束偏移时段的持续时间量的时间点将第二终端电阻器RTT_R2的值从第二电阻值RTT_WR调整到第一电阻值RTT_PARK。第二存储排500的结束偏移时段可以根据第二数据接收延迟时段来调整。更详细地，第二存储排500的结束偏移时段可以随着第二数据接收延迟时段的增大而增大。第二存储排500的结束偏移时段可以被设置为与第一存储排400的非目标结束偏移时段相同。

当执行模式寄存器写入操作时，第二存储排500可以接收并储存基于第一存储排400的第一数据接收延迟时段的信息来生成的第一进入偏移信息ODT_ON1和第一结束偏移信息ODT_OFF1。当被设置为非目标存储排时，第二存储排500可以调整第二终端电阻器RTT_R2的值，并且可以阻止数据DQ的接收。当执行写入操作时，基于第一进入偏移信息ODT_ON1，第二存储排500可以在比写入等待时间过去的时间点早了第二存储排500的非目标进入偏移时段的时间点将第二终端电阻器RTT_R2的值从第一电阻值RTT_PARK调整到第三电阻值RTT_NOM。第二存储排500的非目标进入偏移时段可以根据第一数据接收延迟时段来调整。更详细地，第二存储排500的非目标进入偏移时段可以随着第一数据接收延迟时段的增大而减小。第二存储排500的非目标进入偏移时段可以被设置为与第一存储排400的进入偏移时段相同。当执行写入操作时，基于第一结束偏移信息ODT_OFF1，第二存储排500可以在比写入等待时间和突发长度时段过去的时间点晚了第二存储排500的非目标结束偏移时段的持续时间量的时间点将第二终端电阻器RTT_R2的值从第三电阻值RTT_NOM调整到第一电阻值RTT_PARK。第二存储排500的非目标结束偏移时段可以根据第一数据接收延迟时段来调整。更详细地，第二存储排500的非目标结束偏移时段可以随着第一数据接收延迟时段的增大而增大。第二存储排500的非目标结束偏移时段可以被设置为与第一存储排400的结束偏移时段相同。因此，当被设置为非目标存储排时，第二存储排500可以基于第一进入偏移信息ODT_ON1和第一结束偏移信息ODT_OFF1来将调整第一终端电阻器RTT_R1的值的时段和调整第二终端电阻器RTT_R2的值的时段设置为相同。稍后将参考图15描述第二存储排500的配置和操作。

图2是示出图1中所示的第一电子设备200的实施例的配置的框图。如图2所示，第一电子设备200可以包括第一存储排信息生成电路(RANK1 INFO GEN)201、第二存储排信息生成电路(RANK2 INFO GEN)203、第一延迟电路(DLY)205、第二延迟电路(DLY)207、第一偏移信息生成电路209和第二偏移信息生成电路211。在此将省略对图1所示的第一电子设备200输出芯片选择信号CS、时钟CLK和命令CMD的操作和配置的描述。

第一存储排信息生成电路201可以生成第一选通传送延迟信息STD1、第一数据传送延迟信息DTD1和第一数据接收延迟信息DRD1。第一选通传送延迟信息STD1可以被设置为关于第一存储排400(参见图1)的第一选通传送延迟时段的信息。第一数据传送延迟信息DTD1可以被设置为关于第一存储排400的第一数据传送延迟时段的信息。第一数据接收延迟信息DRD1可以被设置为关于第一存储排400的第一数据接收延迟时段的信息。稍后将参考图3和图4描述第一存储排信息生成电路201的配置和操作。

第二存储排信息生成电路203可以生成第二选通传送延迟信息STD2、第二数据传送延迟信息DTD2和第二数据接收延迟信息DRD2。第二选通传送延迟信息STD2可以被设置为关于第二存储排500(参见图1)的第二选通传送延迟时段的信息。第二数据传送延迟信息DTD2可以被设置为关于第二存储排500的第二数据传送延迟时段的信息。第二数据接收延迟信息DRD2可以被设置为关于第二存储排500的第二数据接收延迟时段的信息。稍后将参考图5描述第二存储排信息生成电路203的配置和操作。

当第一芯片选择信号CS1被激活时，第一延迟电路205可以基于第一选通传送延迟信息STD1来将写入选通信号wDQS延迟第一选通传送延迟时段，从而可以将被延迟的写入选通信号wDQS作为选通信号DQS输出。当第二芯片选择信号CS2被激活时，第一延迟电路205可以基于第二选通传送延迟信息STD2来将写入选通信号wDQS延迟第二选通传送延迟时段，从而可以将被延迟的写入选通信号wDQS作为选通信号DQS输出。当用于写入操作的命令CMD(参见图1)被传送到第二电子设备300(参见图1)时，可以生成写入选通信号wDQS。

当第一芯片选择信号CS1被激活时，第二延迟电路207可以基于第一数据传送延迟信息DTD1来将主机数据hDQ延迟第一数据传送延迟时段，从而可以将被延迟的主机数据hDQ作为数据DQ输出。当第二芯片选择信号CS2被激活时，第二延迟电路207可以基于第二数据传送延迟信息DTD2来将主机数据hDQ延迟第二数据传送延迟时段，从而可以将被延迟的主机数据hDQ作为数据DQ输出。当用于写入操作的命令CMD(参见图1)被传送到第二电子设备300(参见图1)时，可以生成主机数据hDQ。

第一偏移信息生成电路209可以包括第一进入偏移信息生成电路209_1和第一结束偏移信息生成电路209_2。第一进入偏移信息生成电路209_1可以基于第一数据接收延迟时段的第一数据接收延迟信息DRD1来生成第一进入偏移信息ODT_ON1。第一进入偏移信息ODT_ON1可以被生成以设置第一存储排400(参见图1)的进入偏移时段和第二存储排500(参见图1)的非目标进入偏移时段。第一结束偏移信息生成电路209_2可以基于第一数据接收延迟时段的第一数据接收延迟信息DRD1来生成第一结束偏移信息ODT_OFF1。第一结束偏移信息ODT_OFF1可以被生成以设置第一存储排400的结束偏移时段和第二存储排500的非目标结束偏移时段。

第二偏移信息生成电路211可以包括第二进入偏移信息生成电路211_1和第二结束偏移信息生成电路211_2。第二进入偏移信息生成电路211_1可以基于第二数据接收延迟时段的第二数据接收延迟信息DRD2来生成第二进入偏移信息ODT_ON2。第二进入偏移信息ODT_ON2可以被生成以设置第一存储排400(参见图1)的非目标进入偏移时段和第二存储排500(参见图1)的进入偏移时段。第二结束偏移信息生成电路211_2可以基于第二数据接收延迟时段的第二数据接收延迟信息DRD2来生成第二结束偏移信息ODT_OFF2。第二结束偏移信息ODT_OFF2可以被生成以设置第一存储排400的非目标结束偏移时段和第二存储排500的结束偏移时段。稍后将参考图8描述第一偏移信息生成电路209和第二偏移信息生成电路211的操作。

图3是示出图2所示的第一存储排信息生成电路201的实施例201a的配置的框图。如图3所示，第一存储排信息生成电路201a可以包括第一存储排信息储存电路221a、第一选通传送延迟信息生成电路(STD GEN)223a、第一数据传送延迟信息生成电路(DTD GEN)225a和第一数据接收延迟信息生成电路(DRD GEN)227a。

第一存储排信息储存电路221a可以包括寄存器221_1a、221_2a和221_3a。寄存器221_1a可以在写入训练中储存和输出第一传送延迟信息TD1。第一传送延迟信息TD1可以被设置为关于第一传送延迟时段的信息。寄存器221_2a可以在写入训练中储存和输出第一选通接收延迟信息SRD1。第一选通接收延迟信息SRD1可以被设置为关于第一选通接收延迟时段的信息。寄存器221_3a可以在写入训练中储存和输出第一选通延迟信息SD1。第一选通延迟信息SD1可以被设置为关于第一选通延迟时段的信息。稍后将参考图8描述第一存储排信息储存电路221a在写入训练中储存延迟信息的操作。

第一选通传送延迟信息生成电路223a可以基于第一传送延迟信息TD1和第一选通接收延迟信息SRD1来生成被设置为关于第一选通传送延迟时段的信息的第一选通传送延迟信息STD1。第一选通传送延迟时段可以被设置为通过将第一传送延迟时段和第一选通接收延迟时段相加而获得的时段。

第一数据传送延迟信息生成电路225a可以基于第一选通传送延迟信息STD1和第一选通延迟信息SD1来生成被设置为关于第一数据传送延迟时段的信息的第一数据传送延迟信息DTD1。第一数据传送延迟时段可以被设置为通过将第一选通传送延迟时段和第一选通延迟时段相加而获得的时段。

第一数据接收延迟信息生成电路227a可以基于第一选通接收延迟信息SRD1和第一选通延迟信息SD1来生成被设置为关于第一数据接收延迟时段的信息的第一数据接收延迟信息DRD1。第一数据接收延迟时段可以被设置为通过将第一选通接收延迟时段和第一选通延迟时段相加而获得的时段。

图4是示出图2所示的第一存储排信息生成电路201的另一实施例201b的配置的框图。如图4所示，第一存储排信息生成电路201b可以包括第一存储排信息储存电路221b和第一数据接收延迟信息生成电路(DRD GEN)227b。

第一存储排信息储存电路221b可以包括寄存器221_1b、221_2b和221_3b。寄存器221_1b可以在写入训练中储存和输出第一传送延迟信息TD1。寄存器221_2b可以在写入训练中储存和输出第一选通传送延迟信息STD1。寄存器221_3b可以在写入训练中储存和输出第一数据传送延迟信息DTD1。

第一数据接收延迟信息生成电路227b可以基于第一传送延迟信息TD1和第一数据传送延迟信息DTD1来生成被设置为关于第一数据接收延迟时段的信息的第一数据接收延迟信息DRD1。第一数据接收延迟时段可以被设置为通过从第一数据传送延迟时段减去第一传送延迟时段而获得的时段。

图5是示出图2所示的第二存储排信息生成电路203的实施例的配置的框图。如图5所示，第二存储排信息生成电路203可以包括第二存储排信息储存电路231a、第二选通传送延迟信息生成电路(STD GEN)233a、第二数据传送延迟信息生成电路(DTD GEN)235a和第二数据接收延迟信息生成电路(DRD GEN)237a。由于图5所示的第二存储排信息生成电路203的操作以与图3所示的第一存储排信息生成电路201a的操作相同的方式实现，这里将省略对其的详细描述。

图6是用于说明由在图3所示的第一存储排信息生成电路201a和图5所示的第二存储排信息生成电路203中生成的信息来设置的延迟时段的表。

如图6所示，第一传送延迟信息TD1、第一选通接收延迟信息SRD1和第一选通延迟信息SD1可以分别被设置为关于第一传送延迟时段td11、第一选通接收延迟时段td12和第一选通延迟时段td13的信息。第一选通传送延迟信息STD1可以被设置为关于第一选通传送延迟时段td11+td12的信息，该第一选通传送延迟时段被设置为第一传送延迟时段td11和第一选通接收延迟时段td12的总和。第一数据传送延迟信息DTD1可以被设置为关于第一数据传送延迟时段td11+td12+td13的信息，该第一数据传送延迟时段被设置为第一选通传送延迟时段td11+td12和第一选通延迟时段td13的总和。第一数据接收延迟信息DRD1可以被设置为关于第一数据接收延迟时段td12+td13的信息，该第一数据接收延迟时段被设置为第一选通接收延迟时段td12和第一选通延迟时段td13的总和。

从以上描述中可以容易地看出，第二传送延迟信息TD2、第二选通接收延迟信息SRD2、第二选通延迟信息SD2、第二选通传送延迟信息STD2、第二数据传送延迟信息DTD2和第二数据接收延迟信息DRD2可以分别被设置为关于第二传送延迟时段td21、第二选通接收延迟时段td22、第二选通延迟时段td23、第二选通传送延迟时段td21+td22、第二数据传送延迟时段td21+td22+td23和第二数据接收延迟时段td22+td23的信息。

图7是用于说明图1所示的第一电子设备200通过写入训练在图3所示的第一存储排信息储存电路221_a中设置信息的操作的流程图。第一电子设备200可以依次执行：执行外部写入训练模式以写入训练第一存储排400的步骤S10、执行第一内部写入训练模式的步骤S20、以及执行第二内部写入训练模式的步骤S30。第一电子设备200可以以与上述相同的方式写入训练第二存储排500。

执行外部写入训练模式的步骤S10可以包括进入外部写入训练模式的步骤S101、将时钟CLK的相位和选通信号DQS的相位进行比较的步骤S103、调整第一传送延迟时段td11的步骤S105、以及设置第一传送延迟信息TD1的步骤S107。第一电子设备200可以通过将第一传送延迟时段td11初始化来进入外部写入训练模式(S101)。第一电子设备200可以将时钟CLK的相位和选通信号DQS的相位进行比较。更详细地，第一电子设备200可以判断时钟CLK和选通信号DQS是否相对于参考时间点被同时地输入到第一存储排400(S103)。第一电子设备200可以通过将第一传送延迟时段td11增大来延迟选通信号DQS(S105)。第一电子设备200可以重复执行步骤S103和S105，直到时钟CLK和选通信号DQS被同时地输入到第一存储排400。当时钟CLK和选通信号DQS被同时地输入到第一存储排400时，第一电子设备200可以将第一传送延迟信息TD1设置为第一传送延迟时段td11(S107)。

执行第一内部写入训练模式的步骤S20可以包括进入第一内部写入训练模式的步骤S201、将内部时钟ICLK1(参见图10)的相位和内部选通信号IDQS1(参见图10)的相位进行比较的步骤S203、调整第一选通接收延迟时段td12的步骤S205，以及设置第一选通接收延迟信息SRD1的步骤S207。第一电子设备200可以通过将训练进入延迟时段tSTR应用到第一选通接收延迟时段td12来进入第一内部写入训练模式(S201)。训练进入延迟时段tSTR可以根据实施例而被不同地设置。第一电子设备200可以比较内部时钟ICLK1的相位和内部选通信号IDQS1的相位(S203)。第一电子设备200可以通过使第一选通接收延迟时段td12减小来调整内部选通信号IDQS1的延迟量(S205)。根据实施例，在步骤S205，第一电子设备200可以通过使第一选通接收延迟时段td12增加更大的延迟单元以及然后使第一选通接收延迟时段td12减少较小的延迟单元来有效地调整内部选通信号IDQS1的延迟量。考虑到训练进入延迟时段tSTR，第一电子设备200可以重复执行步骤S203和S205，直到内部时钟ICLK1的相位和内部选通信号IDQS1的相位满足预设条件。当内部时钟ICLK1的相位和内部选通信号IDQS1的相位满足预设条件时，第一电子设备200可以将训练结束延迟时段tEND应用到第一选通接收延迟时段td12。训练结束延迟时段tEND可以根据实施例而被不同地设置。第一电子设备200可以将第一选通接收延迟信息SRD1设置为第一选通接收延迟时段td12(S207)。

执行第二内部写入训练模式的步骤S30可以包括进入第二内部写入训练模式的步骤S301、将内部数据ID1(参见图10)的相位和内部选通信号IDQS1(参见图10)的相位进行比较的步骤S303、调整第一选通延迟时段td13的步骤S305、以及设置第一选通延迟信息SD1的步骤S307。第一电子设备200可以通过使第一选通延迟时段td13初始化来进入第二内部写入训练模式(S301)。第一电子设备200可以将内部数据ID1的相位和内部选通信号IDQS1的相位进行比较。更详细地，第一电子设备200可以判断内部数据ID1的中间是否位于内部选通信号IDQS1的上升(下降)沿(S303)。第一电子设备200可以通过增大第一选通延迟时段td13来将内部数据ID1延迟(S305)。第一电子设备200可以重复执行步骤S303和S305，直到内部数据ID1的中间位于内部选通信号IDQS的上升(下降)沿。当内部数据ID1的中间位于内部选通信号IDQS的上升(下降)沿时，第一电子设备200可以将第一选通延迟信息SD1设置为第一选通延迟时段td13(S307)。

图8是用于说明在图2所示的第一偏移信息生成电路209和第二偏移信息生成电路211中设定偏移信息的操作的表。

参考图8，第一数据接收延迟信息DRD1可以被设置为关于第一数据接收延迟时段td12+td13的信息。第一进入偏移信息ODT_ON1可以被设置为关于第一存储排400(参见图1)的进入偏移时段和第二存储排500(参见图1)的非目标进入偏移时段的信息。当第一数据接收延迟时段td12+td13等于或大于0tCK且小于0.05tCK时，第一进入偏移信息生成电路209_1可以将第一进入偏移信息ODT_ON1设置为2tCK(‘tCK’表示时钟CLK的一个周期)。当第一数据接收延迟时段td12+td13等于或大于0.05tCK且小于1.05tCK时，第一进入偏移信息生成电路209_1可以将第一进入偏移信息ODT_ON1设置为1tCK。当第一数据接收延迟时段td12+td13等于或大于1.05tCK且小于2.05tCK时，第一进入偏移信息生成电路209_1可以将第一进入偏移信息ODT_ON1设置为0tCK。

第一结束偏移信息ODT_OFF1可以被设置为关于第一存储排400(参见图1)的结束偏移时段和第二存储排500(参见图1)的非目标结束偏移时段的信息。当第一数据接收延迟时段td12+td13等于或大于0tCK且小于0.45tCK时，第一结束偏移信息生成电路209_2可以将第一结束偏移信息ODT_OFF1设置为0tCK。当第一数据接收延迟时段td12+td13等于或大于0.45tCK且小于1.45tCK时，第一结束偏移信息生成电路209_2可以将第一结束偏移信息ODT_OFF1设置为1tCK。当第一数据接收延迟时段td12+td13等于或大于1.45tCK且小于2.45tCK时，第一结束偏移信息生成电路209_2可以将第一结束偏移信息ODT_OFF1设置为2tCK。这里将省略对第二偏移信息生成电路211的操作的详细描述。

图9是用于说明图1所示的第一电子设备200传送用于存储排间写入操作的选通信号DQS和数据DQ的时序图。

第一电子设备200向第二电子设备300传送用于在第一存储排400中执行写入操作的命令CMD和第一芯片选择信号CS1。第一电子设备200在比写入等待时间tWL过去的时间点晚了第一选通传送延迟时段td11+td12的持续时间量(被设置为1.25tCK)的时间点传送选通信号DQS。第一传送延迟时段td11和第一选通接收延迟时段td12分别被设置为1tCK和0.25tCK。第一电子设备200将数据DQ与选通信号DQS一起传送。即，第一选通延迟时段td13被设置为0tCK。

第一电子设备200向第二电子设备300传送用于在第二存储排500中执行写入操作的命令CMD和第二芯片选择信号CS2。第一电子设备200在比写入等待时间tWL过去的时间点晚了第二选通传送延迟时段td21+td22的持续时间量(被设置为1.75tCK)的时间点传送选通信号DQS。第二传送延迟时段td21和第二选通接收延迟时段td22分别被设置为1tCK和0.75tCK。第一电子设备200在比选通信号DQS被传送的时间点晚了第二选通延迟时段td23的持续时间量(被设置为0.5tCK)的时间点传送数据DQ。

图10是示出图1中所示的第一存储排400的实施例的配置的框图。如图10所示，第一存储排400可以包括内部时钟生成电路(ICLK GEN)401、内部命令生成电路(ICMD GEN)403、模式寄存器(MR)405、使能信号生成电路(ODTEN GEN)407、非目标使能信号生成电路(NTODTEN GEN)408、数据输入和输出电路(DATA I/O)409、内部选通信号生成电路(IDQSGEN)411、写入数据生成电路(WD GEN)413和数据储存电路(DATA STORAGE CIRCUIT)415。

内部时钟生成电路401可以通过接收时钟CLK来生成内部时钟ICLK1。

内部命令生成电路403可以同步于内部时钟ICLK1来基于第一芯片选择信号CS1和命令CMD生成写入命令WR1、非目标写入命令NTWR1和模式寄存器写入命令MRW1。当第一芯片选择信号CS1被激活时，内部命令生成电路403可以从用于写入操作的命令CMD生成写入命令WR1。当第一芯片选择信号CS1被去激活时，内部命令生成电路403可以从用于写入操作的命令CMD生成非目标写入命令NTWR1。当第一芯片选择信号CS1被激活时，内部命令生成电路403可以从用于模式寄存器写入操作的命令CMD生成模式寄存器写入命令MRW1。

当基于模式寄存器写入命令MRW1执行模式寄存器写入操作时，模式寄存器405可以储存和输出第一进入偏移信息ODT_ON1和第一结束偏移信息ODT_OFF1，分别作为进入偏移码TODT_ON1和结束偏移码TODT_OFF1。第一进入偏移信息ODT_ON1和第一结束偏移信息ODT_OFF1可以基于第一存储排400的第一数据接收延迟时段的信息来生成。进入偏移码TODT_ON1可以被生成以设置进入偏移时段。结束偏移码TODT_OFF1可以被生成以设置结束偏移时段。当基于模式寄存器写入命令MRW1执行模式寄存器写入操作时，模式寄存器405可以储存和输出第二进入偏移信息ODT_ON2和第二结束偏移信息ODT_OFF2，分别作为非目标进入偏移码NTODT_ON1和非目标结束偏移码NTODT_OFF1。第二进入偏移信息ODT_ON2和第二结束偏移信息ODT_OFF2可以基于第二存储排500(参见图1)的第二数据接收延迟时段的信息来生成。非目标进入偏移码NTODT_ON1可以被生成以设置非目标进入偏移时段。非目标结束偏移码NTODT_OFF1可以被生成以设置非目标结束偏移时段。

使能信号生成电路407可以同步于内部时钟ICLK1来基于进入偏移码TODT_ON1和结束偏移码TODT_OFF1从写入命令WR1生成终端使能信号ODTEN1。基于进入偏移码TODT_ON1，使能信号生成电路407可以在比写入等待时间过去的时间点早了进入偏移时段的时间点将终端使能信号ODTEN1激活。进入偏移时段可以根据第一数据接收延迟时段而被调整。更详细地，进入偏移时段可以随着第一数据接收延迟时段的增大而减小。基于结束偏移码TODT_OFF1，使能信号生成电路407可以在比写入等待时间和突发长度时段过去的时间点晚了结束偏移时段的持续时间量的时间点将终端使能信号ODTEN1去激活。结束偏移时段可以根据第一数据接收延迟时段而被调整。更详细地，结束偏移时段可以随着第一数据接收延迟时段的增大而增大。稍后将参考图11描述使能信号生成电路407的详细配置和操作。

非目标使能信号生成电路408可以同步于内部时钟ICLK1来基于非目标进入偏移码NTODT_ON1和非目标结束偏移码NTODT_OFF1从非目标写入命令NTWR1生成非目标终端使能信号NTODTEN1。基于非目标进入偏移码NTODT_ON1，非目标使能信号生成电路408可以在比写入等待时间过去的时间点早了非目标进入偏移时段的时间点将非目标终端使能信号NTODTEN1激活。非目标进入偏移时段可以根据第二数据接收延迟时段而被调整。更详细地，非目标进入偏移时段可以随着第二数据接收延迟时段的增大而减小。基于非目标结束偏移码NTODT_OFF1，非目标使能信号生成电路408可以在比写入等待时间和突发长度时段过去的时间点晚了非目标结束偏移时段的持续时间量的时间点将非目标终端使能信号NTODTEN1去激活。非目标结束偏移时段可以根据第二数据接收延迟时段而被调整。更详细地，非目标结束偏移时段可以随着第二数据接收延迟时段的增大而增大。

数据输入和输出电路409可以包括第一终端电阻器RTT_R1。数据输入和输出电路409可以基于终端使能信号ODTEN1和非目标终端使能信号NTODTEN1来将第一终端电阻器RTT_R1的值设置为第一电阻值RTT_PARK、第二电阻值RTT_WR和第三电阻值RTT_NOM中的一个。当执行写入操作时，基于终端使能信号ODTEN1，数据输入和输出电路409可以在比写入等待时间过去的时间点晚了第一数据接收延迟时段的持续时间量的时间点接收数据DQ，并且可以将接收到的数据DQ作为内部数据ID1输出。当终端使能信号ODTEN1在写入操作中被激活时，数据输入和输出电路409可以将第一终端电阻器RTT_R1的值从第一电阻值RTT_PARK调整到第二电阻值RTT_WR。当终端使能信号ODTEN1在写入操作中被去激活时，数据输入和输出电路409可以将第一终端电阻器RTT_R1的值从第二电阻值RTT_WR调整到第一电阻值RTT_PARK。基于非目标终端使能信号NTODTEN1，数据输入和输出电路409可以在比写入等待时间过去的时间点晚了第二数据接收延迟时段的持续时间量的时间点阻止数据DQ输入的接收。当非目标终端使能信号NTODTEN1被激活时，数据输入和输出电路409可以将第一终端电阻器RTT_R1的值从第一电阻值RTT_PARK调整到第三电阻值RTT_NOM。当非目标终端使能信号NTODTEN1被去激活时，数据输入和输出电路409可以将第一终端电阻器RTT_R1的值从第三电阻值RTT_NOM调整到第一电阻值RTT_PARK。

当执行写入操作时，内部选通信号生成电路411可以通过在比写入等待时间过去的时间点晚了第一选通接收延迟时段的持续时间量的时间点接收选通信号DQS来生成内部选通信号IDQS1。

在从接收到内部选通信号IDQS1的时间点起经过第一选通延迟时段之后，写入数据生成电路413可以同步于内部选通信号IDQS1来输出内部数据ID1作为写入数据WD1。

当执行写入操作时，数据储存电路415可以接收并储存写入数据WD1。

图11是示出图10所示的使能信号生成电路407的实施例的配置的框图。如图11所示，使能信号生成电路407可以包括写入移位电路(WRITE SHIFTER)421、内部写入移位信号生成电路(IWS GEN)423和使能信号输出电路(ODTEN OUTPUT CIRCUIT)425。

写入移位电路421可以同步于内部时钟ICLK1来基于写入等待时间信号WL1和突发长度信号BL1从写入命令WR1生成写入移位信号WS1。写入等待时间信号WL1可以包括被设置为关于写入等待时间的信息的比特。根据实施例，写入等待时间信号WL1可以被储存在模式寄存器405中并且从模式寄存器405(参见图10)输出。突发长度信号BL1可以包括关于数据DQ的突发长度(参见图10)的信息。例如，突发长度信号BL1的逻辑电平可以指示数据DQ的突发长度。根据实施例，突发长度信号BL1可以被储存在模式寄存器405中并从模式寄存器405输出，或者可以从第一电子设备200(参见图1)施加。写入移位电路421可以由多个触发器(未示出)来实现，这些触发器在写入等待时间和突发长度时段期间以内部时钟ICLK1的一个周期为单位将写入命令WR1移位。写入移位电路421可以输出被多个触发器移位的信号作为多个写入移位信号WS1。

内部写入移位信号生成电路423可以基于进入偏移码TODT_ON1和结束偏移码TODT_OFF1来输出写入移位信号WS1作为内部写入移位信号IWS1。内部写入移位信号生成电路423可以基于进入偏移码TODT_ON1来控制内部写入移位信号IWS1的输出以设置进入偏移时段。内部写入移位信号生成电路423可以基于结束偏移码TODT_OFF1来控制内部写入移位信号IWS1的输出以设置结束偏移时段。内部写入移位信号生成电路423可以由开关电路(未图示)来实现。

使能信号输出电路425可以通过合成多个内部写入移位信号IWS1来输出终端使能信号ODTEN1。当多个内部写入移位信号IWS1中的至少一个被激活时，使能信号输出电路425可以将终端使能信号ODTEN1激活。

图12、图13和图14是用于说明在图10所示的第一存储排400中执行写入操作时根据将数据DQ的接收延迟的时段而变化的终端操作时段的时序图。

在图12的情况下，当执行写入操作时，第一存储排400在写入等待时间tWL过去的时间点接收选通信号DQS和数据DQ。即，第一存储排400的第一数据接收延迟时段td12+td13可以设置为0tCK。参考图8，可以看出，当第一数据接收延迟时段td12+td13被设置为0tCK时，进入偏移时段tTODT_ON1和结束偏移时段tTODT_OFF1分别被设置为2tCK和0tCK。因此，第一存储排400可以在比写入等待时间tWL过去的时间点早了进入偏移时段tTODT_ON1的持续时间量的时间点将终端使能信号ODTEN1激活。当终端使能信号ODTEN1被激活时，第一存储排400可以将第一终端电阻器RTT_R1的值从第一电阻值RTT_PARK调整到第二电阻值RTT_WR。第一存储排400可以在写入等待时间tWL和突发长度时段tBL过去的时间点将终端使能信号ODTEN1去激活。当终端使能信号ODTEN1被去激活时，第一存储排400可以将第一终端电阻器RTT_R1的值从第二电阻值RTT_WR调整到第一电阻值RTT_PARK。

在图13的情况下，当执行写入操作时，第一存储排400在写入等待时间tWL过去的时间点接收选通信号DQS。即，第一存储排400的第一选通接收延迟时段td12可以被设置为0tCK。第一存储排400在比接收到选通信号DQS的时间点晚了第一选通延迟时段td13的持续时间量(被设置为0.25tCK)的时间点接收数据DQ。参考图8，可以看出，当第一数据接收延迟时段td12+td13被设置为0.25tCK时，进入偏移时段tTODT_ON1和结束偏移时段tTODT_OFF1分别被设置为1tCK和0tCK。因此，第一存储排400可以通过在比写入等待时间时间tWL过去的时间点早了进入偏移时段tTODT_ON1(被设置为1tCK)的时间点将终端使能信号ODTEN1激活来调整第一终端电阻器RTT_R1的值。

在图14的情况下，当执行写入操作时，第一存储排400在比写入等待时间tWL过去的时间点晚了第一选通接收延迟时段td12的持续时间量(被设置为0.25tCK)的时间点接收选通信号DQS。第一存储排400在比接收到选通信号DQS的时间点晚了第一选通延迟时段td13的持续时间量(被设置为0.25tCK)的时间点接收数据DQ。参考图8，可以看出，当第一数据接收延迟时段td12+td13被设置为0.5tCK时，进入偏移时段tTODT_ON1和结束偏移时段tTODT_OFF1分别被设置为1tCK和1tCK。因此，第一存储排400可以通过在比写入等待时间tWL和突发长度时段tBL过去的时间点晚了结束偏移时段tTODT_OFF1的持续时间量(被设置为1tCK)的时间点将终端使能信号ODTEN1去激活来调整第一终端电阻器RTT_R1的值。

从以上描述可知，根据本公开，根据在写入操作中从参考时间点将数据接收延迟的时段，通过调整确定终端操作的进入(结束)时间点的偏移时段，可以将执行终端操作的时段优化。

图15是示出图1中所示的第二存储排500的实施例的配置的框图。如图15所示，第二存储排500可以包括内部时钟生成电路(ICLK GEN)501、内部命令生成电路(ICMD GEN)503、模式寄存器(MR)505、使能信号生成电路(ODTEN GEN)507、非目标使能信号生成电路(NTODTEN GEN)508、数据输入和输出电路(DATA I/O)509、内部选通信号生成电路(IDQSGEN)511、写入数据生成电路(WD GEN)513和数据储存电路(DATA STORAGE CIRCUIT)515。

内部命令生成电路503可以基于第二芯片选择信号CS2来生成写入命令WR2、非目标写入命令NTWR2和模式寄存器写入命令MRW2。

模式寄存器505可以基于模式寄存器写入命令MRW2来将第二进入偏移信息ODT_ON2和第二结束偏移信息ODT_OFF2分别储存为进入偏移码TODT_ON2和结束偏移码TODT_OFF2。进入偏移码TODT_ON2可以被生成以设置进入偏移时段。结束偏移码TODT_OFF2可以被生成以设置结束偏移时段。模式寄存器505可以基于模式寄存器写入命令MRW2来将第一进入偏移信息ODT_ON1和第一结束偏移信息ODT_OFF1分别储存为非目标进入偏移码NTODT_ON2和非目标结束偏移码NTODT_OFF2。非目标进入偏移码NTODT_ON2可以被生成以设置非目标进入偏移时段。非目标结束偏移码NTODT_OFF2可以被生成以设置非目标结束偏移时段。

数据输入和输出电路509可以包括第二终端电阻器RTT_R2。

图16是用于说明在图1所示的第一存储排400和第二存储排500中交替地执行的写入操作的时序图。如图16所示，第一存储排400和第二存储排500被顺序设置为目标存储排。

当第一存储排400是目标存储排时的操作如下。第一存储排400在比写入等待时间tWL过去的时间点晚了第一数据接收延迟时段td12+td13的持续时间量(被设置为0.25tCK)的时间点接收数据DQ。参考图8和图16，可以看出，当第一数据接收延迟时段td12+td13被设置为0.25tCK时，进入偏移时段tTODT_ON1和非目标进入偏移时段tNTODT_ON2都被设置为1tCK，并且结束偏移时段tTODT_OFF1和非目标结束偏移时段tNTODT_OFF2都被设置为0tCK。当第二存储排500是目标存储排时的操作如下。第二存储排500在比写入等待时间tWL过去的时间点晚了第二数据接收延迟时段td22+td23的持续时间量(被设置为1.25tCK)的时间点接收数据DQ。参考图8和图16，可以看出，当第二数据接收延迟时段td22+td23被设置为1.25tCK时，进入偏移时段tTODT_ON2和非目标进入偏移时段tNTODT_ON1都被设置为0tCK，并且结束偏移时段tTODT_OFF2和非目标结束偏移时段tNTODT_OFF1都被设置为1tCK。因此，第一存储排400和第二存储排500可以在被设置为相同的终端操作时段期间分别调整第一终端电阻器RTT_R1的值和第二终端电阻器RTT_R2的值。

从以上描述可知，根据本公开，根据执行写入操作的目标存储排的数据接收延迟时段，通过设置非目标存储排的偏移时段，可以将在存储排之间交替地执行的写入操作中执行终端操作的时段优化。

虽然为了说明的目的已经公开了本教导的一些实施例，但是本领域技术人员将理解，在不脱离所附权利要求所限定的本教导的范围和精神的情况下，各种修改、添加和替换是可能的。

Claims (20)

1.一种电子设备，包括：

使能信号生成电路，所述使能信号生成电路被配置成：当写入操作被执行时，在比写入等待时间过去的时间点早了进入偏移时段的持续时间量的时间点将终端使能信号激活；以及

数据输入和输出电路，所述数据输入和输出电路被配置成：当所述写入操作被执行时，基于所述终端使能信号，在比所述写入等待时间过去的时间点晚了第一数据接收延迟时段的持续时间量的时间点接收数据，

其中，所述进入偏移时段根据所述第一数据接收延迟时段而被调整。

2.根据权利要求1所述的电子设备，进一步包括：

内部选通信号生成电路，所述内部选通信号生成电路被配置成通过如下方式生成内部选通信号：在比所述写入等待时间过去的所述时间点晚了选通接收延迟时段的持续时间量的时间点接收选通信号；以及

写入数据生成电路，所述写入数据生成电路被配置成：在从接收到所述内部选通信号的时间点起、经过选通延迟时段之后、同步于所述内部选通信号来输出内部数据作为写入数据，

其中，所述内部数据是从所述数据输入和输出电路中的所述数据生成的，并且所述第一数据接收延迟时段被设置为通过将所述选通接收延迟时段和所述选通延迟时段相加而获得的时段。

3.根据权利要求1所述的电子设备，其中，所述使能信号生成电路随着所述第一数据接收延迟时段的增大而使所述进入偏移时段减小。

4.根据权利要求1所述的电子设备，其中，所述数据输入和输出电路包括终端电阻器，并且当在所述写入操作中所述终端使能信号被激活时，所述数据输入和输出电路将所述终端电阻器的值从第一电阻值调整到第二电阻值。

5.根据权利要求1所述的电子设备，其中，当所述写入操作被执行时，所述使能信号生成电路在比所述写入等待时间和突发长度时段过去的时间点晚了结束偏移时段的持续时间量的时间点将所述终端使能信号去激活，并且所述结束偏移时段随着所述第一数据接收延迟时段的增大而增大。

6.根据权利要求4所述的电子设备，其中，当所述终端使能信号被去激活时，所述数据输入和输出电路将所述终端电阻器的值从所述第二电阻值调整到所述第一电阻值。

7.根据权利要求1所述的电子设备，进一步包括：

非目标使能信号生成电路，所述非目标使能信号生成电路被配置成：当非目标写入命令被激活时，在比所述写入等待时间过去的所述时间点早了非目标进入偏移时段的持续时间量的时间点将非目标终端使能信号激活，

其中，当所述非目标终端使能信号被激活时，所述数据输入和输出电路在比所述写入等待时间过去的所述时间点晚了第二数据接收延迟时段的持续时间量的时间点阻止所述数据输入的接收，以及

其中，所述非目标进入偏移时段随着所述第二数据接收延迟时段的增大而减小。

8.根据权利要求7所述的电子设备，进一步包括：

内部命令生成电路，所述内部命令生成电路被配置成：当芯片选择信号被去激活时，从用于所述写入操作的命令中生成所述非目标写入命令。

9.根据权利要求7所述的电子设备，其中，所述数据输入和输出电路包括终端电阻器，并且当所述非目标终端使能信号被激活时，所述数据输入和输出电路将所述终端电阻器的值从第一电阻值调整到第三电阻值。

10.根据权利要求7所述的电子设备，其中，当所述非目标写入命令被激活时，所述非目标使能信号生成电路在比所述写入等待时间和突发长度时段过去的时间点晚了非目标结束偏移时段的持续时间量的时间点将所述非目标终端使能信号去激活，并且所述非目标结束偏移时段随着所述第二数据接收延迟时段的增大而增大。

11.根据权利要求9所述的电子设备，其中，当所述非目标终端使能信号被去激活时，所述数据输入和输出电路将所述终端电阻器的值从所述第三电阻值调整到所述第一电阻值。

12.一种电子设备，包括：

第一存储排，所述第一存储排包括第一终端电阻器，并且被配置成：当写入操作被执行时，在比写入等待时间过去的时间点晚了第一数据接收延迟时段的持续时间量的时间点接收数据；以及

第二存储排，所述第二存储排包括第二终端电阻器，并且被配置成：当所述第一存储排执行所述写入操作时，在比所述写入等待时间过去的所述时间点早了非目标进入偏移时段的持续时间量的时间点调整所述第二终端电阻器的值，

其中，所述非目标进入偏移时段根据所述第一数据接收延迟时段而被调整。

13.根据权利要求12所述的电子设备，其中，所述第一存储排基于第一芯片选择信号和用于所述写入操作的命令来执行所述写入操作，所述第二存储排基于第二芯片选择信号和用于所述写入操作的所述命令来执行所述写入操作，并且所述第一芯片选择信号和所述第二芯片选择信号被选择性地激活。

14.根据权利要求12所述的电子设备，其中，所述第一存储排进一步包括：

内部选通信号生成电路，所述内部选通信号生成电路被配置成通过如下方式生成内部选通信号：在比所述写入等待时间过去的所述时间点晚了选通接收延迟时段的持续时间量的时间点接收选通信号；以及

写入数据生成电路，所述写入数据生成电路被配置成：在从接收到所述内部选通信号的时间点起、经过选通延迟时段之后、同步于所述内部选通信号来输出内部数据作为写入数据，

其中，所述内部数据是从所述数据生成的，并且所述第一数据接收延迟时段被设置为通过将所述选通接收延迟时段和所述选通延迟时段相加而获得的时段。

15.根据权利要求12所述的电子设备，其中，当所述写入操作被执行时，所述第二存储排在比所述写入等待时间过去的所述时间点晚了第二数据接收延迟时段的持续时间量的时间点接收所述数据。

16.根据权利要求12所述的电子设备，其中，所述第一存储排在比所述写入等待时间过去的所述时间点早了进入偏移时段的持续时间量的时间点将所述第一终端电阻器的值从第一电阻值调整到第二电阻值，并且所述进入偏移时段随着所述第一数据接收延迟时段的增大而减小。

17.根据权利要求16所述的电子设备，其中，当所述第一存储排执行所述写入操作时，所述第二存储排在比所述写入等待时间过去的所述时间点早了所述非目标进入偏移时段的持续时间量的时间点将所述第二终端电阻器的值从所述第一电阻值调整到第三电阻值，并且所述非目标进入偏移时段被设置为与所述进入偏移时段相同。

18.根据权利要求16所述的电子设备，其中，当执行所述写入操作时，所述第一存储排在比所述写入等待时间和突发长度时段过去的时间点晚了结束偏移时段的持续时间量的时间点将所述第一终端电阻器的值从所述第二电阻值调整到所述第一电阻值，并且所述结束偏移时段随着所述第一数据接收延迟时段的增大而增大。

19.根据权利要求17所述的电子设备，其中，当所述第一存储排执行所述写入操作时，所述第二存储排在比所述写入等待时间和所述突发长度时段过去的时间点晚了非目标结束偏移时段的持续时间量的时间点将所述第二终端电阻器的值从所述第三电阻值调整到所述第一电阻值，并且所述非目标结束偏移时段被设置为与所述结束偏移时段相同。

20.一种电子系统，包括：

控制器，所述控制器被配置成传送用于写入操作的命令、数据和偏移信息；以及

存储器件，所述存储器件包括接收所述命令、所述数据和所述偏移信息的第一存储排和第二存储排，所述第一存储排和所述第二存储排中的每个存储排被设置为执行所述写入操作的目标存储排和非目标存储排中的一者，

其中，所述控制器根据所述第一存储排和所述第二存储排中的哪一个是所述目标存储排来调整传送所述数据的时间点，

其中，所述存储器件基于所述偏移信息来将调整所述目标存储排的终端电阻器的值和所述非目标存储排的终端电阻器的值的时段设置为相同，以及

其中，所述偏移信息是基于所述目标存储排接收所述数据的时间点的信息来生成的。

Images