CN115237839A - 一种在pcie外插卡中识别pcie设备的装置和方法 - Google Patents

一种在pcie外插卡中识别pcie设备的装置和方法 Download PDF

Info

Publication number
CN115237839A
CN115237839A CN202210850383.6A CN202210850383A CN115237839A CN 115237839 A CN115237839 A CN 115237839A CN 202210850383 A CN202210850383 A CN 202210850383A CN 115237839 A CN115237839 A CN 115237839A
Authority
CN
China
Prior art keywords
pcie
pin
identification
equipment
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210850383.6A
Other languages
English (en)
Inventor
丁超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210850383.6A priority Critical patent/CN115237839A/zh
Publication of CN115237839A publication Critical patent/CN115237839A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提出了一种在PCIE外插卡中识别PCIE设备的装置和方法，该装置包括服务器主板、PCIE外插卡和位于PCIE外插卡上的识别模块；主板上CPU通过插槽与外插卡上的待识别PCIE设备相连；识别模块的信号输出端通过插槽连接CPU上的识别管脚；CPU获取识别管脚的第二识别信息；判断第二识别信息与待识别PICE设备预设的第一设备信息是否相同；如果相同，则判定为PCIE设备；第一设备信息为预先设置的识别模块的电平信息或者地址信息；第二识别信息为识别管脚的电平信息或者地址信息。基于该装置，还提出了一种识别PCIE设备的方法，本发明能够实现在PCIE外插卡中识别PCIE设备无需人工配置的目的。

Description

一种在PCIE外插卡中识别PCIE设备的装置和方法
技术领域
本发明属于PCIE插槽扩展技术领域，特别涉及一种在PCIE外插卡中识别PCIE设备的装置和方法。
背景技术
在PCIE插槽的标准协议中，一个PCIE插槽只支持一个PCIE设备，可以配置为X16/X8/X4/X2/X1的位宽，并支持自适应向低位宽的模式兼容。其中PCI-Express(peripheralcomponent interconnect express)是一种高速串行计算机扩展总线标准。如图1为现有技术中一个PCIE插槽连接一个PCIE设备的示意图；在一些服务器中的特殊PCIE设备应用中，比如智能网卡或加速卡，可能会在一个X16 PCIE插槽的PCIE卡中放置两个X8 PCIE设备，需要在CPU中配置为两个独立的PCIE设备，而不是默认的一个PCIE设备，此时需要做特殊的配置处理。如图2为现有技术中在一个X16 PCIE插槽的PCIE卡中放置两个X8 PCIE设备的连接示意图；
为实现上述功能，需要开发单独的BIOS软件版本，在PCIE配置过程中将该槽位的X16 PCIE端口，配置为两个X8 PCIE设备，或者在BIOS版本中对目标PCIE端口增加单X16或双X8模式的切换选项，客户在开机时根据所插入的设备类型，配置相应的BIOS选项，当客户在一台服务器一个PCIE插槽中切换单X16设备PCIE外插卡或双X8设备PCIE外插卡时，用户必须更换不同的服务器BIOS软件选项，使用效率较低较易出错。
发明内容
为了解决上述技术问题，本发明提出了一种在PCIE外插卡中识别PCIE设备的装置和方法，能够实现在PCIE外插卡中识别PCIE设备无需人工配置的目的。
为实现上述目的，本发明采用以下技术方案：
一种在PCIE外插卡中识别PCIE设备的装置，包括服务器主板、PCIE外插卡和位于PCIE外插卡上的识别模块；
所述服务器主板上CPU通过PCIE插槽与PCIE外插卡上的待识别PCIE设备相连；所述识别模块的信号输出端通过PCIE插槽连接CPU上的识别管脚；
所述CPU获取识别管脚的第二识别信息；判断所述第二识别信息与待识别PICE设备预设的第一设备信息是否相同；如果相同，则判定为PCIE设备；所述第一设备信息为预先设置的识别模块的电平信息或者地址信息；所述第二识别信息为识别管脚的电平信息或者地址信息。
进一步的，所述CPU上的识别管脚为GPIO管脚或者I2C管脚。
进一步的，当所述识别模块的信号输出端通过PCIE插槽连接CPU上的GPIO管脚时，所述识别设备采用PCIE外插卡协议中未使用管脚或者PCIE外插卡协议中B31管脚的在位信号。
进一步的，当所述识别模块的信号输出端通过PCIE插槽连接CPU上的GPIO管脚时，所述识别模块还通过电阻连接至上拉电源。
进一步的，所述识别设备采用PCIE外插卡协议中未使用管脚或者PCIE外插卡协议中B31管脚的在位信号时，识别的过程为：
所述CPU获取GPIO管脚的第二电平信息，判断所述GPIO管脚的第二电平信息与待识别PICE设备预设的第一电平信息是否相同，如果相同，则判定为PCIE设备；所述第一电平信息为预先设置的未使用管脚的电平信息或者PCIE外插卡协议中B31管脚的在位信号的电平信息。
进一步的，当所述识别模块的信号输出端通过PCIE插槽连接CPU上的I2C管脚时，所述识别设备采用I2C扩展电路或者FRU存储单元。
进一步的，当所述识别设备采用I2C扩展电路或者FRU存储单元时，识别的过程为：
所述CPU通过I2C读取PCIE槽位上识别设备的第二地址信息，根据所述第二地址信息判断待识别PCIE设备的第二类型信息，如果识别出的PCIE设备的第二类型信息与预设在识别设备中待识别PCIE设备的第一类型信息相同，则判定待识别设备为PCIE设备。
一种在PCIE外插卡中识别PCIE设备的方法，是基于一种在PCIE外插卡中识别PCIE设备的装置实现的，运行于服务器主板的CPU，包括以下步骤：
获取识别管脚的第二识别信息；所述第二识别信息为识别管脚的电平信息或者地址信息；所述识别管脚为识别模块的信号输出端通过PCIE插槽连接的CPU上的管脚；
判断所述第二识别信息与待识别PICE设备预设的第一设备信息是否相同；如果相同，则判定为PCIE设备；所述第一设备信息为预先设置的识别模块的电平信息或者地址信息；所述待识别PCIE设备位于与PCIE外插卡上，且通过PCIE插槽与服务器主板上CPU相连。
进一步的，当所述识别模块的信号输出端通过PCIE插槽连接CPU上的GPIO管脚，所述识别设备采用PCIE外插卡协议中未使用管脚或者PCIE外插卡协议中B31管脚的在位信号时，识别过程为：
所述CPU获取GPIO管脚的第二电平信息，判断所述GPIO管脚的第二电平信息与待识别PICE设备预设的第一电平信息是否相同，如果相同，则判定为PCIE设备；所述第一电平信息为预先设置的未使用管脚的电平信息或者PCIE外插卡协议中B31管脚的在位信号的电平信息。
进一步的，当识别模块的信号输出端通过PCIE插槽连接CPU上的I2C管脚时，识别设备采用I2C扩展电路或者FRU存储单元时，识别过程为：
所述CPU通过I2C读取PCIE槽位上识别设备的第二地址信息，根据所述第二地址信息判断待识别PCIE设备的第二类型信息，如果识别出的PCIE设备的第二类型信息与预设在识别设备中待识别PCIE设备的第一类型信息相同，则判定待识别设备为PCIE设备。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
本发明提出了一种在PCIE外插卡中识别PCIE设备的装置和方法，该装置包括服务器主板、PCIE外插卡和位于PCIE外插卡上的识别模块；服务器主板上CPU通过PCIE插槽与PCIE外插卡上的待识别PCIE设备相连；所述识别模块的信号输出端通过PCIE插槽连接CPU上的识别管脚；CPU获取识别管脚的第二识别信息；判断所述第二识别信息与待识别PICE设备预设的第一设备信息是否相同；如果相同，则判定为PCIE设备；所述第一设备信息为预先设置的识别模块的电平信息或者地址信息；所述第二识别信息为识别管脚的电平信息或者地址信息。基于一种在PCIE外插卡中识别PCIE设备的装置，本发明还提出了一种在PCIE外插卡中识别PCIE设备的方法。能够实现在PCIE外插卡中识别PCIE设备无需人工配置的目的。
本发明修改PCIE外插卡协议中的预留管脚或次要功能管脚，或者借用PCIE槽位的I2C通道设计交互识别机制，用于指示PCIE外插卡是否是双X8设备外插卡，并将该X16 PCIE端口在系统BIOS中自动配置为两个X8 PCIE设备，从而实现自动支持单X16外插卡和双X8外插卡无需人工配置的目的，避免当前应用中需要根据外接设备的不同配置不同的单X16/双X8模式BIOS选项。
附图说明
如图1为现有技术中一个PCIE插槽连接一个PCIE设备的示意图；
如图2为现有技术中在一个X16 PCIE插槽的PCIE卡中放置两个X8 PCIE设备的连接示意图；
如图3为本发明实施例1使用PCIE外插卡协议中的未使用管脚时插入其他PICE设备连接示意图；
如图4为本发明实施例1使用PCIE外插卡协议中的未使用管脚时插入双X8设备的连接示意图；
如图5为本发明实施例1使用PCIE外插卡协议中的B31管脚的PRSNT2#信号时插入其他PICE设备的连接示意图；
如图6为本发明实施例1使用PCIE外插卡协议中的B31管脚的PRSNT2#信号时插入X8设备的连接示意图；
如图7为本发明实施例1使用I2C expander卡插入双X8设备的连接示意图；
如图8为本发明实施例1使用FRU存储单元插入其他设备的连接示意图；
如图9为本发明实施例1使用FRU存储单元插入双X8设备的连接示意图；
如图10为本发明实施例2一种在PCIE外插卡中识别PCIE设备的方法流程图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例1
本发明实施例1提出了一种在PCIE外插卡中识别PCIE设备的装置，该装置包括服务器主板、PCIE外插卡和位于PCIE外插卡上的识别模块；
服务器主板上CPU通过PCIE插槽与PCIE外插卡上的待识别PCIE设备相连；识别模块的信号输出端通过PCIE插槽连接CPU上的识别管脚；
CPU获取识别管脚的第二识别信息；判断第二识别信息与待识别PICE设备预设的第一设备信息是否相同；如果相同，则判定为PCIE设备；第一设备信息为预先设置的识别模块的电平信息或者地址信息；第二识别信息为识别管脚的电平信息或者地址信息。
CPU上的识别管脚为GPIO管脚或者I2C管脚。
当识别模块的信号输出端通过PCIE插槽连接CPU上的GPIO管脚时，识别设备采用PCIE外插卡协议中未使用管脚或者PCIE外插卡协议中B31管脚的在位信号。
当识别模块的信号输出端通过PCIE插槽连接CPU上的GPIO管脚时，识别模块还通过电阻连接至上拉电源。
识别设备采用PCIE外插卡协议中未使用管脚或者PCIE外插卡协议中B31管脚的在位信号时，识别的过程为：
CPU获取GPIO管脚的第二电平信息，判断所述GPIO管脚的第二电平信息与待识别PICE设备预设的第一电平信息是否相同，如果相同，则判定为PCIE设备；所述第一电平信息为预先设置的未使用管脚的电平信息或者PCIE外插卡协议中B31管脚的在位信号的电平信息。
本发明实施例1的第一种连接方式使用PCIE外插卡协议中的未使用管脚，作为双X8设备指示信号，使用PCIE pin定义的A32或B82 RSVD管脚。如图3为本发明实施例1使用PCIE外插卡协议中的未使用管脚时插入其他PICE设备连接示意图；在普通PCIE卡中，该RSVD管脚不做使用，是悬空状态。
如图4为本发明实施例1使用PCIE外插卡协议中的未使用管脚时插入双X8设备的连接示意图；在双X8设备外插卡中，约定该双X8设备指示信号为接地状态。在服务器主板中，将该双X8设备指示信号接至CPU或PCH的GPIO管脚，并通过电阻上拉到高电平。此时当该插槽插入普通单设备PCIE外插卡时，CPU或PCH的GPIO管脚检测到双X8设备指示信号是高电平；当该插槽插入双X8设备PCIE外插卡时，CPU或PCH的GPIO管脚检测到双X8设备指示信号是低电平。
对于电路连接方式1，读取上述CPU或PCH的GPIO管脚上的1位双X8设备指示信号，当检测到双X8设备指示信号为低电平时，判断为当前插槽为双X8 PCIE设备。
本发明实施例2的第二种连接方式使用PCIE外插卡协议中的B31管脚的PRSNT2#信号，作为双X8设备指示信号。如图5为本发明实施例1使用PCIE外插卡协议中的B31管脚的PRSNT2#信号时插入其他PICE设备的连接示意图；接入普通PCIE外插卡时，该B31管脚作为4个在位信号检测中的一个，是拉低的状态；在接入双X8 PCIE外插卡时则是拉高的状态。
PCIE标准外插卡共有B17、B31、B48、B81共4个PRSNT2#在位信号和A1 1个PRSNT1#在位信号。主板中，A1 PRSNT2#信号接地；B17、B31、B48、B81 PRSNT2#信号通过电阻拉高，并分别接至CPU或PCH的4个GPIO；PCIE外插卡中，A1 PRSNT2#信号和B17、B31、B48、B81PRSNT2#信号接在一起。在PCIE插槽未插入外插卡时，B17、B31、B48、B81的在位信号为1111的值；在PCIE插槽插入X16外插卡时，B17、B31、B48、B81的在位信号为0000的值。
如图6为本发明实施例1使用PCIE外插卡协议中的B31管脚的PRSNT2#信号时插入X8设备的连接示意图；在双X8设备外插卡中，约定B31 PRSNT2#信号为悬空，不与其它PRSNT1#、PRSNT2#信号相连。在PCIE插槽插入双X8外插卡时，主板上B17、B31、B48、B81的在位信号为0100的值。如下表为管脚电平对应的状态。
B17、B31、B48、B81电平 对应在位状态
1111 PCIE外插卡不在位
0000 X16 PCIE外插卡在位
0100 双X8 PCIE外插卡在位
对于电路连接方式2，读取上述CPU或PCH的GPIO管脚上的4位PRSNT2#信号，当4位在位信号电平为0100时，判断为当前插槽为双X8 PCIE设备。
识别模块的信号输出端通过PCIE插槽连接CPU上的I2C管脚时，所述识别设备采用I2C扩展电路或者FRU存储单元。
当识别设备采用I2C扩展电路或者FRU存储单元时，识别的过程为：CPU通过I2C读取PCIE槽位上识别设备的第二地址信息，根据所述第二地址信息判断待识别PCIE设备的第二类型信息，如果识别出的PCIE设备的第二类型信息与预设在识别设备中待识别PCIE设备的第一类型信息相同，则判定待识别设备为PCIE设备。
本发明实施例1的第三种连接方式为：如图7为本发明实施例1使用I2Cexpander卡插入双X8设备的连接示意图；使用PCIE外插卡协议中的I2C管脚，在双X8 PCIE外插卡中增加I2C IO expander扩展电路，expander外接若干硬件GPIO并做上下拉，定义一组双X8设备专用特征值作为上下拉电路的取值。普通单设备外插卡则无需此I2C expander。服务器可以通过读取PCIE槽位上该I2C expander的外接GPIO高低电平，如能读出双X8设备专用特征值，则表示本槽位插入的外插卡为双X8设备外插卡。
对于电路连接方式3，CPU或PCH或BMC通过I2C通道读取PCIE卡的expander扩展GPIO，识别到GPIO上下拉信号为双X8设备专用特征值，判断为当前插槽为双X8 PCIE设备。
本发明实施例1提出的第四种连接方式使用PCIE外插卡协议中的I2C管脚，以及PCIE外插卡中的FRU存储单元。如图8为本发明实施例1使用FRU存储单元插入其他设备的连接示意图；如图9为本发明实施例1使用FRU存储单元插入双X8设备的连接示意图；在PFR的存储单元中，取未使用的地址X，未使用的地址中数据默认值为全1，即普通单设备外插卡的该地址的数据为全1。在双X8设备外插卡中，将此地址X的数值设定为双X8设备类型Y。服务器可以通过I2C通过读取PCIE槽位上FRU的地址X，如能读出双X8设备类型Y，则表示本槽位插入的外插卡为双X8设备外插卡。
对于电路连接方式4，CPU或PCH或BMC通过I2C通道读取PCIE卡的FRU，识别到FRU中的设备类型为双X8 PCIE设备类型，判断为当前插槽为双X8 PCIE设备。
在判断到当前插槽接入的是双X8 PCIE设备后，服务器BIOS系统会配置该X16PCIE端口为两个X8 PCIE设备；如未检测到双X8 PCIE设备，则配置该X16 PCIE端口为一个X16 PCIE设备。
本发明实施例1提出的一种在PCIE外插卡中识别PCIE设备的装置，自动识别X16PCIE插槽中是否插入双X8设备外插卡，修改PCIE外插卡协议中的预留管脚或次要功能管脚，或者借用PCIE槽位的I2C通道设计交互识别机制，用于指示PCIE外插卡是否是双X8设备外插卡，并将该X16 PCIE端口在系统BIOS中自动配置为两个X8 PCIE设备，从而实现自动支持单X16外插卡和双X8外插卡无需人工配置的目的，避免当前应用中需要根据外接设备的不同配置不同的单X16/双X8模式BIOS选项。
实施例2
基于本发明实施例1提出的一种在PCIE外插卡中识别PCIE设备的装置，本发明实施例2还提出了一种在PCIE外插卡中识别PCIE设备的方法，该方法包括：
获取识别管脚的第二识别信息；第二识别信息为识别管脚的电平信息或者地址信息；识别管脚为识别模块的信号输出端通过PCIE插槽连接的CPU上的管脚；
判断第二识别信息与待识别PICE设备预设的第一设备信息是否相同；如果相同，则判定为PCIE设备；所述第一设备信息为预先设置的识别模块的电平信息或者地址信息；待识别PCIE设备位于与PCIE外插卡上，且通过PCIE插槽与服务器主板上CPU相连。
当识别模块的信号输出端通过PCIE插槽连接CPU上的GPIO管脚，识别设备采用PCIE外插卡协议中未使用管脚或者PCIE外插卡协议中B31管脚的在位信号时，识别过程为：
CPU获取GPIO管脚的第二电平信息，判断所述GPIO管脚的第二电平信息与待识别PICE设备预设的第一电平信息是否相同，如果相同，则判定为PCIE设备；所述第一电平信息为预先设置的未使用管脚的电平信息或者PCIE外插卡协议中B31管脚的在位信号的电平信息。
当识别模块的信号输出端通过PCIE插槽连接CPU上的I2C管脚时，识别设备采用I2C扩展电路或者FRU存储单元时，识别过程为：
所述CPU通过I2C读取PCIE槽位上识别设备的第二地址信息，根据第二地址信息判断待识别PCIE设备的第二类型信息，如果识别出的PCIE设备的第二类型信息与预设在识别设备中待识别PCIE设备的第一类型信息相同，则判定待识别设备为PCIE设备。
如图10为本发明实施例2一种在PCIE外插卡中识别PCIE设备的方法流程图。
首先，上电开机，运行BI0S启动程序，开始PCIE端口配置。
然后，识别CPU或PCH上的GPIO管脚是否为双X8设备电平,或者读取CPU/PCH/BMC的I2C，获取设备是查为双X8设备,如果不是双X8设备，将该X16 PCIE端口配置为1个X16位宽PCIE设备；如果是双X8设备，将该X16PCIE端口配置为2个X8位宽PCIE设备，完成PCIE端口配置。
本发明实施例2提出的一种在PCIE外插卡中识别PCIE设备的方法，自动识别X16PCIE插槽中是否插入双X8设备外插卡，修改PCIE外插卡协议中的预留管脚或次要功能管脚，或者借用PCIE槽位的I2C通道设计交互识别机制，用于指示PCIE外插卡是否是双X8设备外插卡，并将该X16 PCIE端口在系统BIOS中自动配置为两个X8 PCIE设备，从而实现自动支持单X16外插卡和双X8外插卡无需人工配置的目的，避免当前应用中需要根据外接设备的不同配置不同的单X16/双X8模式BIOS选项。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。另外，本申请实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制。对于所属领域的技术人员来说，在上述说明的基础上还可以做出其它不同形式的修改或变形。这里无需也无法对所有的实施方式予以穷举。在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (10)

1.一种在PCIE外插卡中识别PCIE设备的装置，其特征在于，包括服务器主板、PCIE外插卡和位于PCIE外插卡上的识别模块；
所述服务器主板上CPU通过PCIE插槽与PCIE外插卡上的待识别PCIE设备相连；所述识别模块的信号输出端通过PCIE插槽连接CPU上的识别管脚；
所述CPU获取识别管脚的第二识别信息；判断所述第二识别信息与待识别PICE设备预设的第一设备信息是否相同；如果相同，则判定为PCIE设备；所述第一设备信息为预先设置的识别模块的电平信息或者地址信息；所述第二识别信息为识别管脚的电平信息或者地址信息。
2.根据权利要求1所述的一种在PCIE外插卡中识别PCIE设备的装置，其特征在于，所述CPU上的识别管脚为GPIO管脚或者I2C管脚。
3.根据权利要求2所述的一种在PCIE外插卡中识别PCIE设备的装置，其特征在于，当所述识别模块的信号输出端通过PCIE插槽连接CPU上的GPIO管脚时，所述识别设备采用PCIE外插卡协议中未使用管脚或者PCIE外插卡协议中B31管脚的在位信号。
4.根据权利要求3所述的一种在PCIE外插卡中识别PCIE设备的装置，其特征在于，当所述识别模块的信号输出端通过PCIE插槽连接CPU上的GPIO管脚时，所述识别模块还通过电阻连接至上拉电源。
5.根据权利要求4所述的一种在PCIE外插卡中识别PCIE设备的装置，其特征在于，所述识别设备采用PCIE外插卡协议中未使用管脚或者PCIE外插卡协议中B31管脚的在位信号时，识别的过程为：
所述CPU获取GPIO管脚的第二电平信息，判断所述GPIO管脚的第二电平信息与待识别PICE设备预设的第一电平信息是否相同，如果相同，则判定为PCIE设备；所述第一电平信息为预先设置的未使用管脚的电平信息或者PCIE外插卡协议中B31管脚的在位信号的电平信息。
6.根据权利要求2所述的一种在PCIE外插卡中识别PCIE设备的装置，其特征在于，当所述识别模块的信号输出端通过PCIE插槽连接CPU上的I2C管脚时，所述识别设备采用I2C扩展电路或者FRU存储单元。
7.根据权利要求6所述的一种在PCIE外插卡中识别PCIE设备的装置，其特征在于，当所述识别设备采用I2C扩展电路或者FRU存储单元时，识别的过程为：
所述CPU通过I2C读取PCIE槽位上识别设备的第二地址信息，根据所述第二地址信息判断待识别PCIE设备的第二类型信息，如果识别出的PCIE设备的第二类型信息与预设在识别设备中待识别PCIE设备的第一类型信息相同，则判定待识别设备为PCIE设备。
8.一种在PCIE外插卡中识别PCIE设备的方法，是基于权利要求1至7任意一项所述的一种在PCIE外插卡中识别PCIE设备的装置实现的，其特征在于，运行于服务器主板的CPU，包括以下步骤：
获取识别管脚的第二识别信息；所述第二识别信息为识别管脚的电平信息或者地址信息；所述识别管脚为识别模块的信号输出端通过PCIE插槽连接的CPU上的管脚；
判断所述第二识别信息与待识别PICE设备预设的第一设备信息是否相同；如果相同，则判定为PCIE设备；所述第一设备信息为预先设置的识别模块的电平信息或者地址信息；所述待识别PCIE设备位于与PCIE外插卡上，且通过PCIE插槽与服务器主板上CPU相连。
9.根据权利要求8所述的一种在PCIE外插卡中识别PCIE设备的方法，其特征在于，当所述识别模块的信号输出端通过PCIE插槽连接CPU上的GPIO管脚，所述识别设备采用PCIE外插卡协议中未使用管脚或者PCIE外插卡协议中B31管脚的在位信号时，识别过程为：
所述CPU获取GPIO管脚的第二电平信息，判断所述GPIO管脚的第二电平信息与待识别PICE设备预设的第一电平信息是否相同，如果相同，则判定为PCIE设备；所述第一电平信息为预先设置的未使用管脚的电平信息或者PCIE外插卡协议中B31管脚的在位信号的电平信息。
10.根据权利要求8所述的一种在PCIE外插卡中识别PCIE设备的方法，其特征在于，当识别模块的信号输出端通过PCIE插槽连接CPU上的I2C管脚时，识别设备采用I2C扩展电路或者FRU存储单元时，识别过程为：
所述CPU通过I2C读取PCIE槽位上识别设备的第二地址信息，根据所述第二地址信息判断待识别PCIE设备的第二类型信息，如果识别出的PCIE设备的第二类型信息与预设在识别设备中待识别PCIE设备的第一类型信息相同，则判定待识别设备为PCIE设备。
CN202210850383.6A 2022-07-15 2022-07-15 一种在pcie外插卡中识别pcie设备的装置和方法 Pending CN115237839A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210850383.6A CN115237839A (zh) 2022-07-15 2022-07-15 一种在pcie外插卡中识别pcie设备的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210850383.6A CN115237839A (zh) 2022-07-15 2022-07-15 一种在pcie外插卡中识别pcie设备的装置和方法

Publications (1)

Publication Number Publication Date
CN115237839A true CN115237839A (zh) 2022-10-25

Family

ID=83673274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210850383.6A Pending CN115237839A (zh) 2022-07-15 2022-07-15 一种在pcie外插卡中识别pcie设备的装置和方法

Country Status (1)

Country Link
CN (1) CN115237839A (zh)

Similar Documents

Publication Publication Date Title
US5119498A (en) Feature board with automatic adjustment to one of two bus widths based on sensing power level at one connection contact
US5835784A (en) System for booting processor from remote memory by preventing host processor from configuring an environment of processor while configuring an interface unit between processor and remote memory
CN211427190U (zh) 一种基于飞腾处理器2000+的服务器电路和主板
CN107066746B (zh) 基于i2c接口通过cpld来实现pca9555功能的方法
CN112748948B (zh) PCIe switch工作模式更新方法及相关组件
US5867645A (en) Extended-bus functionality in conjunction with non-extended-bus functionality in the same bus system
CN103098039A (zh) 高速外围器件互连总线端口配置方法及设备
CN115981971A (zh) 一种服务器硬盘的点灯方法及服务器
CN111881074B (zh) 电子系统、主机端装置及控制方法
CN115167629A (zh) 一种双路服务器cpu主板
US6523071B1 (en) Process and apparatus for configuring the direct memory access transfer mode of a motherboard or host computer
CN101853232B (zh) 扩展适配卡
CN115237839A (zh) 一种在pcie外插卡中识别pcie设备的装置和方法
CN215729742U (zh) 一种硬盘接口电路及主板
CN115408203A (zh) 一种硬件配置的检测方法、装置及介质
CN113076270A (zh) 一种io接口的协议配置装置、方法及相关组件
CN115407941A (zh) 一种vmd功能启动方法及其相关组件
CN211124265U (zh) 一种可插拔、自定义物理接口的智能pos核心主板
CN101387966A (zh) 具有基本输入输出系统选择功能的电脑设备
CN115905072A (zh) 计算机系统、基于PCIe设备的控制方法及相关设备
CN112306938A (zh) 一种ocp卡和多主机卡的热插拔方法及装置
CN114546899A (zh) Usb设备连接方法、系统及计算机可读存储介质
CN109739158B (zh) 一种m.2连接器供电控制电路
US20220188469A1 (en) Adaptive direct-attached hotplug detection
CN220473935U (zh) 一种支持识别检测的pcie扩展系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination