CN115225203B - 一种数据的解交织方法、装置、电子设备及存储介质 - Google Patents

一种数据的解交织方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN115225203B
CN115225203B CN202210645227.6A CN202210645227A CN115225203B CN 115225203 B CN115225203 B CN 115225203B CN 202210645227 A CN202210645227 A CN 202210645227A CN 115225203 B CN115225203 B CN 115225203B
Authority
CN
China
Prior art keywords
data
matrix
effective
sequence
data sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210645227.6A
Other languages
English (en)
Other versions
CN115225203A (zh
Inventor
归成希
李汶虹
程迎辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinyi Information Technology Shanghai Co ltd
Original Assignee
Xinyi Information Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinyi Information Technology Shanghai Co ltd filed Critical Xinyi Information Technology Shanghai Co ltd
Priority to CN202210645227.6A priority Critical patent/CN115225203B/zh
Publication of CN115225203A publication Critical patent/CN115225203A/zh
Application granted granted Critical
Publication of CN115225203B publication Critical patent/CN115225203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明实施例涉及通信技术领域，公开了一种数据的解交织方法、装置、电子设备及存储介质。上述数据的解交织方法包括：将交织后的数据序列转换为N个矩阵；其中，每个所述矩阵为Rn*T的矩阵，所述Rn表征每个所述矩阵的行数，所述T表征每个所述矩阵的列数；根据各所述矩阵中各数据在矩阵中的位置，获取各所述数据在交织前的数据序列中的目标位置；基于确定的各所述数据的目标位置，按序输出每个所述数据，得到解交织后的数据序列。可以在减少使用数据缓冲区的同时，实现数据的解交织。

Description

一种数据的解交织方法、装置、电子设备及存储介质
技术领域
本发明实施例涉及通信技术领域，特别涉及一种数据的解交织方法、装置、电子设备及存储介质。
背景技术
在信息编码的过程中，发送端需要通过交织器将输入数据的顺序打乱，使得数据序列的相关性大大减弱，极大地消除突发错误的危害，而接收端需要通过相反的处理方法对数据序列进行解交织，使得数据序列恢复为原来的顺序。
目前在从解交织模块外部的静态随机存储器(llr ram)中获取待解交织的数据之后，首先需要根据预设的计算规则获取待解交织的各个数据所对应的位置，并将获取的位置存储至一个缓冲区中，然后再根据缓冲区中各个数据对应的位置，将各个数据写入至另一个缓冲区中相应的位置，即得到解交织后的数据。
然而，上述方案中在对数据进行解交织时，需要用到不同的缓冲区来存储数据的位置和解交织后的数据，其中缓冲区的占用面积较大，消耗了较多的资源。
发明内容
本发明实施方式的目的在于提供一种数据的解交织方法、装置、电子设备及存储介质，可以在减少使用数据缓冲区的同时，实现数据的解交织。
为解决上述技术问题，本发明的实施方式提供了一种数据的解交织方法，包括以下步骤：将交织后的数据序列转换为N个矩阵；其中，每个矩阵为Rn*T的矩阵，Rn表征每个矩阵的行数，T表征每个矩阵的列数；根据各矩阵中各数据在矩阵中的位置，获取各数据在交织前的数据序列中的目标位置；基于确定的各数据的目标位置，按序输出每个数据，得到解交织后的数据序列。
为解决上述技术问题，本发明的实施方式提供了一种数据的解交织装置，包括：转换模块，用于将交织后的数据序列转换为N个矩阵；其中，每个矩阵为Rn*T的矩阵，Rn表每个矩阵的行数，T表征每个矩阵的列数；获取模块，用于根据各矩阵中各数据在矩阵中的位置，获取各数据在交织前的数据序列中的目标位置；输出模块，用于基于确定的各数据的目标位置，按序输出每个数据，得到解交织后的数据序列。
为解决上述技术问题，本发明的实施方式提供了一种电子设备，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述的数据的解交织方法。
为解决上述技术问题，本发明的实施方式提供了一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现上述的数据的解交织方法。
本发明实施方式相对于现有技术而言，通过将交织后的数据序列转换为N个矩阵，其中每个矩阵为Rn*T的矩阵，Rn表征矩阵的行数，T表征矩阵的列数，根据各矩阵中的各数据在矩阵中的位置，可以获取各数据在交织前的数据序列中的目标位置，然后基于确定的个数据的目标位置，按序输出每个数据，即可得到解交织后的数据序列。由于本发明实施例的数据的解交织方法在将交织后的数据序列转换为矩阵之后，可以直接根据各数据在矩阵中的位置，获取各数据在交织前的数据序列中的目标位置，并根据各数据的目标位置按序输出各数据，无需将获取的各数据的目标位置存储在一个缓冲区内，也无需建立一个输出缓冲区来存储各数据及其对应的位置，降低了因使用多个缓冲区导致的资源消耗，即在减少使用数据缓冲区的同时，实现数据的解交织。
另外，将交织后的数据序列转换为N个矩阵，包括：在交织后的数据序列不是T的整数倍的情况下，对交织后的数据序列进行伪数据的填充，填充后的数据序列为T的整数倍；将填充后的数据序列转换为N个所述Rn*T矩阵，每个矩阵中包括伪数据和有效数据；在根据各矩阵中各数据在矩阵中的位置，获取各数据在交织前的数据序列中的目标位置之前，还包括：通过各矩阵中伪数据的数目，获取各矩阵中有效数据的位置；根据各矩阵中各数据在矩阵中的位置，获取各数据在交织前的数据序列中的目标位置，包括：根据各矩阵中各有效数据在矩阵中的位置，获取各有效数据在交织前的数据序列中的目标位置。由于转换后的矩阵中包含有伪数据和有效数据，则需要根据伪数据确定出各矩阵中各有效数据位置，才能获得各有效数据在交织前的数据序列中的目标位置。
另外，根据各矩阵中各有效数据在矩阵中的位置，获取各有效数据在交织前的数据序列中的目标位置，包括：对每个矩阵执行列置换操作，得到多个置换后的矩阵；以列顺序读取置换后的矩阵中的各个数据，得到多个一维数组；根据各矩阵中各有效数据在矩阵中的位置，确定每个一维数组中各有效数据的第一位置；根据各有效数据的第一位置，获取各有效数据在交织前的数据序列中的目标位置。通过对矩阵进行一系列变换，得到一维数组中各有效数据的位置，以映射得到各有效数据在交织前的数据序列中的目标位置。
另外，根据各有效数据的第一位置，获取各有效数据在交织前的数据序列中的目标位置，包括：获取在各有效数据的第一位置之前的伪数据的数目；根据各有效数据的第一位置，以及在各有效数据的第一位置之前的伪数据的数目，获取各有效数据在交织前的数据序列中的目标位置。具体通过各有效数据的第一位置减去第一位置之前的伪数据的数目，即可计算到各有效数据在交织前的数据序列中的目标位置。
另外，获取在各有效数据的第一位置之前的伪数据的数目，包括：基于列置换操作的规则，确定每个伪数据经过列置换操作后的位置；通过每个伪数据经过列置换操作后的位置，以及各有效数据的第一位置，获取在各有效数据的第一位置之前的伪数据的数目。通过确定每个为数据的位置，以得到各有效数据的第一位置之前的伪数据的数目。
另外，在根据各矩阵中各数据在矩阵中的位置，获取各数据在交织前的数据序列中的目标位置之前，还包括:对N个矩阵以L为单位进行分组，L小于N且大于零；将每组矩阵中相同位置的数据进行合并，得到L个矩阵；根据各矩阵中各数据在矩阵中的位置，获取各数据在交织前的数据序列中的目标位置，包括：根据L个矩阵中各数据在矩阵中的位置，确定L个矩阵中每个数据在交织前的数据序列中的目标位置。通过对矩阵进行分组，并对每组矩阵中相同位置的数据进行合并，以根据合并后的矩阵中的各数据进行后续操作，可以减少计算量。
另外，在基于确定的各数据的目标位置，按序输出每个数据之前，还包括：基于确定的所述各数据的目标位置，对同一位置的数据进行合并，以按序输出合并后的数据。由于交织后同一位置的数据会循环输出，因此，需要对同一位置的数据进行合并，并按序输出合并后的数据，以得到准确的解交织结果。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1是一种数据解交织的架构图；
图2是根据本发明一个实施例提供的一种数据的解交织方法的流程图一；
图3是根据本发明一个实施例提供的一种数据的输出方式示意图；
图4是根据本发明一个实施例提供的一种数据的解交织方法的流程图二；
图5是根据本发明一个实施例提供的一种数据的解交织装置的示意图；
图6是根据本发明一个实施例提供的一种电子设备的结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
传统的数据的解交织架构如图1所示，其中，TBCRCsize为1/3数据序列的大小，通过GetIdxInCircularBuffer函数分别对3个TBCRCsize大小的序列进行计算，以获取交织前的数据序列中各数据的位置，并将其存入环形缓冲区(CircularBuffer)中。
具体地，假设TBCRCsize个数据为[a0，a1，a2，…，TBCRCsize]，首先将TBCRCsize个序列转换成Rn*32的矩阵，由于TBCRCsize不一定能整除32，故需要在序列的开头填充N个伪数据dummy，此处用0代替，即将N+TBCRCsize个数据转换为Rn*32的矩阵，并将矩阵进行转换，得到新的矩阵，然后采用GetIdxInCircularBuffer函数对新的矩阵进行计算，得到一个一维数组，其中，一维数组中存储的即为交织前的数据序列中各数据的位置，将该一维数组存入CircularBuffer中。同理，对另外两个TBCRCsize大小的序列也执行上述的操作，得到的结果也存入CircularBuffer中。
其中，GetIdxInCircularBuffer函数的计算公式如下:
CircularBufferIdx＝(PermColIdx-1)*IlvMtrRowNum+IlvMatRowIdx+IlvMtrRowNum*IlvMtrColNum*SreamIdx
其中，CircularBufferIdx为各数据的位置，PermColIdx是新矩阵的列号，IlvMtrRowNum是新矩阵行的总数，IlvMatRowIdx是新矩阵的行号，IlvMtrColNum新矩阵的列的总数。SreamIdx取[0-2]。
CircularBuffer中存储的不仅是TBCRCsize个数据的位置，还包括N个伪数据的位置，因此将CircularBuffer中dummy的位置删除，并将删除dummy后的数组存储至缓冲区CircularBufferAfter中，具体操作过程为：
if(CircularBuffer(mode(j，Kw)+1)！＝0)
CircularBufferAfter(k+1)＝CircularBuffer(mode(j,Kw)+1)；
k++；
j++
其中，Kw＝3*IlvMtrRowNum*IlvMtrColNum，k＝[0-3200]，在调度块(SIB1)取值6400。
另外，交织后的数据序列通常存储在解交织模块外部的静态随机存储器(llrram)中，因此，通过从llr ram中获取数据，并从CircularBufferAfter中获取每个数据对应的位置，根据CircularBufferAfter中各数据对应的位置，将各数据写入至另一个缓冲区deRateMatchedSoftBits中相应的位置，即可得到解交织后的数据。
目前的解交织方案中所需的缓冲区，即上述的CircularBuffer，CircularBufferAfter和deRateMatchedSoftBits，由于在不同的信道下缓冲区的存储量不一样，故需满足最大存储量，以保证解交织操作的正常执行。其中，在下行物理信道(npdsch)下，CircularBuffer和deRateMatchedSoftBits的存储量均需要最大，CircularBuffer大小预估为2560*12bit*3，所占用的面积为0.0693mm2，deRateMatchedSoftBits大小预估为3200*6bit，所占用的面积为0.01985mm2；在npdschSIB1下，CircularBufferAfter的存储量需要最大，大小预估为16*320*12bit，所占用的面积为0.0486mm2。上述CircularBuffer，CircularBufferAfter和deRateMatchedSoftBits所占用的面积较大，会消耗较多的系统资源。
本发明实施例提供的数据的解交织方法可以在减少使用缓冲区的前提下，实现数据的解交织功能，极大程度地降低了资源的消耗。
本发明的一个实施例涉及一种数据的解交织方法，基于窄带物联网(Narrow BandInternet of Things，NB-IoT)协议，本实施例的数据的解交织方法的具体流程如图2所示，包括：
步骤201，将交织后的数据序列转换为N个矩阵。
步骤202，根据各矩阵中各数据在矩阵中的位置，获取各数据在交织前的数据序列中的目标位置。
步骤203，基于确定的各数据的目标位置，按序输出每个数据，得到解交织后的数据序列。
下面对本实施方式的数据的解交织方法的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。
在步骤201中，首先确定交织后的数据序列中数据的总数是否为T的整数倍，在交织后的数据序列不是T的整数倍的情况下，对交织后的数据序列进行伪数据(dummy)的填充，使得填充后的数据序列为T的整数倍，并将填充后的数据序列转换为N个Rn*T的矩阵。其中，Rn表征每个矩阵的行数，T表征每个所述矩阵的列数，T取固定值32，则Rn根据交织后的数据序列的个数确定。每个矩阵中包括伪数据和有效数据，有效数据即为交织后的数据序列中所包含的数据，伪数据的个数＝Rn*T-交织后的数据序列的个数。
例如，假设llr ram的数据量，即交织后的数据序列中数据的总数为llr_len，交织后的数据序列可以转换为如下5个矩阵，其中，每组矩阵之间相差X个数据，X可以取值TBCRCsize：
在一个例子中，由于协议的规定，伪数据只会填充在矩阵的第一行，且伪数据的数目不会超过32个，则根据各矩阵中伪数据的数目可以获取各矩阵中有效数据的位置。例如，以第一个矩阵为例，伪数据的个数为2，即伪数据的位置为(0，0)和(0，1)，第一个有效数据的位置为(0，2)，以此类推。
在步骤202中，根据获取的各矩阵中各有效数据在矩阵中的位置，可以获取各有效数据在交织前的数据序列中对应的目标位置。
具体地，对每个矩阵执行列置换操作，得到多个置换后的矩阵，以列顺序读取置换后的矩阵中的各个数据，以得到多个一维数组，根据各矩阵中各有效数据在矩阵中的位置，可以确定一维数组中各有效数据在一维数组中的第一位置，通过各有效数据的第一位置，即可获取各有效数据在交织前的数据序列中对应的目标位置。
其中，可以基于下表对每个矩阵执行列置换操作：
表1
例如，一个有效数据在矩阵中的位置为(0，2)，则经过列置换操作之后，有效数据的位置变为(0，24)，以列顺序读取置换后的矩阵中的各个数据之后，在一维数组中该有效数据所在的第一位置为(0，24)。根据第一位置可以获取该有效数据在交织前的数据序列中的目标位置。
在一个例子中，由于每个矩阵中包括有效数据和伪数据，在进行列置换操作之后，伪数据的位置也发生了变换，因此，在获取各有效数据在一维数组中的第一位置之后，需要获取在各有效数据的第一位置之前的伪数据的数目，然后根据各有效数据的第一位置，以及在各有效数据的第一位置之前的伪数据的数目，获取各有效数据在交织前的数据序列中的目标位置。即各有效数据在交织前的数据序列中的目标位置＝各有效数据在的第一位置-各有效数据的第一位置之前的伪数据的数目。
进一步地，基于列置换操作的规则，确定每个伪数据经过列置换操作后的位置，并通过每个伪数据经过列置换操作后的位置，以及各有效数据的第一位置，即可获取在各有效数据的第一位置之前的伪数据的数目。
具体地，根据伪数据的个数定义一个参数dummy_bit，参数值如下，其中1表示伪数据位置，0表示有效数据位置。
dummy_bit→[1,1,……,1,1,0,0,0,0,0,0,0]
将dummy_bit根据列置换操作重新排序得到dummy_subs_bit，根据有效数据的第一位置，即可获取在有效数据的第一位置之前的伪数据的数目。
在步骤203中，在确定各有效数据在交织前的数据序列中的目标位置之后，根据各有效数据的目标位置，按序输出每个数据，得到解交织后的数据序列。
在一个例子中，由于数据序列经过交织后，同一位置的数据可能会分多次输出，因此，在确定各有效数据在交织前的数据序列中的目标位置之后，需要根据确定的各数据的目标位置，对同一位置的数据进行合并，以按序输出合并后的数据。参见图3，addr为各有效数据的位置，llrram中为交织后的数据序列，Rdata_0_0和Rdata_0_1为同一位置的数据，因此，将Rdata_1_0和Rdata_1_1合并输出，以此类推。
本实施例中，通过将交织后的数据序列转换为N个矩阵，其中每个矩阵为Rn*T的矩阵，Rn表征矩阵的行数，T表征矩阵的列数，根据各矩阵中的各数据在矩阵中的位置，可以获取各数据在交织前的数据序列中的目标位置，然后基于确定的个数据的目标位置，按序输出每个数据，即可得到解交织后的数据序列。由于本发明实施例的数据的解交织方法在将交织后的数据序列转换为矩阵之后，可以直接根据各数据在矩阵中的位置，获取各数据在交织前的数据序列中的目标位置，并根据各数据的目标位置按序输出各数据，无需将获取的各数据的目标位置存储在一个缓冲区内，也无需建立一个输出缓冲区来存储各数据及其对应的位置，降低了因使用多个缓冲区导致的资源消耗，即在减少使用数据缓冲区的同时，实现数据的解交织。
需要说明的是，本实施方式中的上述各示例均为方便理解进行的举例说明，并不对本发明的技术方案构成限定。
本发明另一实施例涉及一种数据的解交织方法，下面对本实施方式的数据的解交织方法的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。本实施例的数据的解交织方法如图4所示，包括：
步骤401，将交织后的数据序列转换为N个矩阵。
步骤401与步骤201大致相同，此处不再赘述。
步骤402，对N个矩阵以L为单位进行分组。
其中，L取值为3，即对N个矩阵以3为单位进行分组。例如，第1组矩阵包括第1个矩阵，第2个矩阵，第3个矩阵。
步骤403，将每组矩阵中相同位置的数据进行合并，得到L个矩阵。
例如，假设N＝5，其中，第1组矩阵包括第1个矩阵，第2个矩阵，第3个矩阵；第2组矩阵包括第4个矩阵和第5个矩阵，如下：
第一组矩阵
第二组矩阵
将第一组矩阵和第二组矩阵相同位置的数据进行合并，即将A00与D00进行合并输出第一个数据，B00与E00进行合并输出第二个数据，C00为第三个数据，以此类推，则可以得到三个矩阵。
步骤404，根据各矩阵中各数据在矩阵中的位置，获取各数据在交织前的数据序列中的目标位置。
具体而言，根据L个矩阵中各数据在矩阵中的位置，确定L个矩阵中每个数据在交织前的数据序列中的目标位置。其中，根据各数据在矩阵中的位置，获取每个数据在交织前的数据序列中的目标位置的方式与第一实施方式大致相同，此处不再赘述。
步骤405，基于确定的各数据的目标位置，按序输出每个数据，得到解交织后的数据序列。
具体而言，在确定各数据的目标位置之后，可以直接根据各数据的目标位置，按序输出每个数据，得到解交织后的数据序列。
本实施例中，通过对矩阵进行分组，并对每组矩阵中相同位置的数据进行合并，以根据合并后的矩阵中的各数据获取各数据在交织前的数据序列中的目标位置，并根据各数据的目标位置按序输出各数据，可以减少计算量的同时，实现数据的解交织。
进一步地，本发明的第一实施例和第二实施例的数据的解交织方法应用于硬件电路中，其中，硬件电路可以包括与门，或门等用于计算，由于硬件电路的占用面积较小，本实施例相比于传统技术中的缓冲区实现了面积上的优化。
需要说明的是，本实施方式中的上述各示例均为方便理解进行的举例说明，并不对本发明的技术方案构成限定。
上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。
本发明另一实施例涉及一种数据的解交织装置，下面对本实施例的数据的解交织装置的细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本例的必须，图5是本实施例所述的数据的解交织装置的示意图，包括：转换模块501，获取模块502和输出模块503。
具体而言，转换模块501，用于将交织后的数据序列转换为N个矩阵；其中，每个矩阵为Rn*T的矩阵，Rn表每个矩阵的行数，T表征每个矩阵的列数。
获取模块502，用于根据各矩阵中各数据在矩阵中的位置，获取各数据在交织前的数据序列中的目标位置。
输出模块503，用于基于确定的各数据的目标位置，按序输出每个数据，得到解交织后的数据序列。
在一个例子中，转换模块501，还用于在交织后的数据序列不是T的整数倍的情况下，对交织后的数据序列进行伪数据的填充，填充后的数据序列为T的整数倍；将填充后的数据序列转换为N个所述Rn*T矩阵，每个矩阵中包括伪数据和有效数据。
在一个例子中，转换模块501，还用于对N个矩阵以L为单位进行分组，L小于所述N且大于零；将每组矩阵中相同位置的数据进行合并，得到L个矩阵。
在一个例子中，获取模块502，还用于通过各矩阵中所述伪数据的数目，获取各矩阵中有效数据的位置；根据各矩阵中各有效数据在矩阵中的位置，获取各有效数据在交织前的数据序列中的目标位置。
在一个例子中，获取模块502，还用于对每个矩阵执行列置换操作，得到多个置换后的矩阵；以列顺序读取置换后的矩阵中的各个数据，得到多个一维数组；根据各矩阵中各有效数据在矩阵中的位置，确定每个一维数组中各有效数据的第一位置；根据各有效数据的第一位置，获取各有效数据在交织前的数据序列中的目标位置。
在一个例子中，获取模块502，还用于获取在各有效数据的第一位置之前的伪数据的数目；根据各有效数据的第一位置，以及在各有效数据的第一位置之前的伪数据的数目，获取各有效数据在交织前的数据序列中的目标位置。
在一个例子中，获取模块502，还用于基于列置换操作的规则，确定每个伪数据经过列置换操作后的位置；通过每个伪数据经过列置换操作后的位置，以及各有效数据的第一位置，获取在各有效数据的第一位置之前的伪数据的数目。
在一个例子中，获取模块502，还用于根据L个矩阵中各数据在矩阵中的位置，确定L个矩阵中每个数据在交织前的数据序列中的目标位置。
不难发现，本实施方式为与第一实施方式相对应的装置实施例，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。
值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。
本发明另一实施例涉及一种电子设备，如图6所示，包括：至少一个处理器601；以及，与所述至少一个处理器601通信连接的存储器602；其中，所述存储器602存储有可被所述至少一个处理器601执行的指令，所述指令被所述至少一个处理器601执行，以使所述至少一个处理器601能够执行上述各实施例中的数据的解交织方法。
其中，存储器和处理器采用总线方式连接，总线可以包括任意数量的互联的总线和桥，总线将一个或多个处理器和存储器的各种电路连接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路连接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件，也可以是多个元件，比如多个接收器和发送器，提供用于在传输介质上与各种其他装置通信的单元。经处理器处理的数据通过天线在无线介质上进行传输，进一步，天线还接收数据并将数据传送给处理器。
处理器负责管理总线和通常的处理，还可以提供各种功能，包括定时，外围接口，电压调节、电源管理以及其他控制功能。而存储器可以被用于存储处理器在执行操作时所使用的数据。
本发明另一实施例涉及一种计算机可读存储介质，存储有计算机程序。计算机程序被处理器执行时实现上述方法实施例。
即，本领域技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得一个设备(可以是单片机，芯片等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (8)

1.一种数据的解交织方法，其特征在于，包括：
将交织后的数据序列转换为N个矩阵；其中，每个所述矩阵为Rn*T的矩阵，所述Rn表征每个所述矩阵的行数，所述T表征每个所述矩阵的列数；
根据各所述矩阵中各数据在矩阵中的位置，获取各所述数据在交织前的数据序列中的目标位置；
基于确定的各所述数据的目标位置，按序输出每个所述数据，得到解交织后的数据序列；
其中，所述将交织后的数据序列转换为N个矩阵，包括：
在所述交织后的数据序列不是T的整数倍的情况下，对所述交织后的数据序列进行伪数据的填充，填充后的数据序列为T的整数倍；
将所述填充后的数据序列转换为N个所述Rn*T矩阵，每个所述矩阵中包括伪数据和有效数据；
在根据各所述矩阵中各数据在矩阵中的位置，获取各所述数据在交织前的数据序列中的目标位置之前，还包括：
通过各所述矩阵中所述伪数据的数目，获取各所述矩阵中所述有效数据的位置；
所述根据各所述矩阵中各数据在矩阵中的位置，获取各数据在交织前的数据序列中的目标位置，包括：
根据各所述矩阵中各有效数据在矩阵中的位置，获取各所述有效数据在交织前的数据序列中的目标位置；
所述根据各所述矩阵中各有效数据在矩阵中的位置，获取各所述有效数据在交织前的数据序列中的目标位置，包括：
对每个所述矩阵执行列置换操作，得到多个置换后的矩阵；
以列顺序读取所述置换后的矩阵中的各个数据，得到多个一维数组；
根据各所述矩阵中各有效数据在矩阵中的位置，确定每个所述一维数组中各所述有效数据的第一位置；
根据各所述有效数据的第一位置，获取各所述有效数据在交织前的数据序列中的目标位置。
2.根据权利要求1所述的数据的解交织方法，其特征在于，所述根据各所述有效数据的第一位置，获取各所述有效数据在交织前的数据序列中的目标位置，包括：
获取在各所述有效数据的第一位置之前的伪数据的数目；
根据各所述有效数据的第一位置，以及在各所述有效数据的第一位置之前的伪数据的数目，获取各所述有效数据在交织前的数据序列中的目标位置。
3.根据权利要求2所述的数据的解交织方法，其特征在于，所述获取在各所述有效数据的第一位置之前的伪数据的数目，包括：
基于所述列置换操作的规则，确定每个伪数据经过列置换操作后的位置；
通过所述每个伪数据经过列置换操作后的位置，以及各所述有效数据的第一位置，获取在各所述有效数据的第一位置之前的伪数据的数目。
4.根据权利要求1至3中任一项所述的数据的解交织方法，其特征在于，在所述根据各所述矩阵中各数据在矩阵中的位置，获取各数据在交织前的数据序列中的目标位置之前，还包括:
对所述N个矩阵以L为单位进行分组，所述L小于所述N且大于零；
将每组矩阵中相同位置的数据进行合并，得到L个矩阵；
所述根据各所述矩阵中各数据在矩阵中的位置，获取各所述数据在交织前的数据序列中的目标位置，包括：
根据所述L个矩阵中各数据在矩阵中的位置，确定所述L个矩阵中每个数据在交织前的数据序列中的目标位置。
5.根据权利要求1至3中任一项所述的数据的解交织方法，其特征在于，在所述基于确定的所述各数据的目标位置，按序输出每个所述数据之前，还包括：
基于确定的各所述数据的目标位置，对同一位置的数据进行合并，以按序输出合并后的数据。
6.一种数据的解交织装置，其特征在于，包括：
转换模块，用于将交织后的数据序列转换为N个矩阵；其中，每个所述矩阵为Rn*T的矩阵，所述Rn表征每个所述矩阵的行数，所述T表征每个所述矩阵的列数；
获取模块，用于根据各所述矩阵中各数据在矩阵中的位置，获取各数据在交织前的数据序列中的目标位置；
输出模块，用于基于确定的所述各数据的目标位置，按序输出每个数据，得到解交织后的数据序列；
其中，所述转换模块还用于在所述交织后的数据序列不是T的整数倍的情况下，对所述交织后的数据序列进行伪数据的填充，填充后的数据序列为T的整数倍；
将所述填充后的数据序列转换为N个所述Rn*T矩阵，每个所述矩阵中包括伪数据和有效数据；
所述数据的解交织装置在根据各所述矩阵中各数据在矩阵中的位置，获取各所述数据在交织前的数据序列中的目标位置之前，还用于通过各所述矩阵中所述伪数据的数目，获取各所述矩阵中所述有效数据的位置；
所述获取模块还用于根据各所述矩阵中各有效数据在矩阵中的位置，获取各所述有效数据在交织前的数据序列中的目标位置；
所述获取模块还用于对每个所述矩阵执行列置换操作，得到多个置换后的矩阵；以列顺序读取所述置换后的矩阵中的各个数据，得到多个一维数组；根据各所述矩阵中各有效数据在矩阵中的位置，确定每个所述一维数组中各所述有效数据的第一位置；根据各所述有效数据的第一位置，获取各所述有效数据在交织前的数据序列中的目标位置。
7.一种电子设备，其特征在于，包括：
至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至5中任一所述的数据的解交织方法。
8.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至5中任一项所述的数据的解交织方法。
CN202210645227.6A 2022-06-08 2022-06-08 一种数据的解交织方法、装置、电子设备及存储介质 Active CN115225203B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210645227.6A CN115225203B (zh) 2022-06-08 2022-06-08 一种数据的解交织方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210645227.6A CN115225203B (zh) 2022-06-08 2022-06-08 一种数据的解交织方法、装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN115225203A CN115225203A (zh) 2022-10-21
CN115225203B true CN115225203B (zh) 2024-04-12

Family

ID=83607836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210645227.6A Active CN115225203B (zh) 2022-06-08 2022-06-08 一种数据的解交织方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN115225203B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1098445A1 (en) * 1999-11-04 2001-05-09 Canon Kabushiki Kaisha Interleaving method for the turbocoding of data
CA2560715A1 (en) * 2000-09-13 2002-03-21 Interdigital Technology Corporation Third generation fdd modem interleaver
WO2004073167A2 (de) * 2003-02-14 2004-08-26 Infineon Technologies Ag Verfahren und schaltung zur adressgenerierung von pseudo-zufalls-interleavern oder -deinterleavern
CN1917414A (zh) * 2006-09-01 2007-02-21 华为技术有限公司 移动通信中物理层第二次交织与解交织的实现方法及系统
WO2007131429A1 (fr) * 2006-05-12 2007-11-22 Huawei Technologies Co., Ltd. Procédé et application pour la mise en oeuvre d'entrelaceurs et de désentrelaceurs
CN101510781A (zh) * 2009-03-24 2009-08-19 华为技术有限公司 交织和解交织处理中哑元的填充方法和装置及处理系统
CN101540654A (zh) * 2009-05-04 2009-09-23 普天信息技术研究院有限公司 一种交织速率匹配和解交织解速率匹配方法
CN101800625A (zh) * 2010-02-02 2010-08-11 上海华为技术有限公司 一种解交织方法和装置
CN102185680A (zh) * 2011-05-10 2011-09-14 京信通信系统（中国）有限公司 一种lte解速率匹配方法和装置
CN112332869A (zh) * 2020-10-22 2021-02-05 杭州华澜微电子股份有限公司 改进的tpc迭代方法和装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257984B2 (ja) * 1998-10-30 2002-02-18 富士通株式会社 インタリーブ方法及びデインタリーブ方法並びにインタリーブ装置及びデインタリーブ装置並びにインタリーブ／デインタリーブシステム並びにインタリーブ／デインタリーブ装置並びにインタリーブ機能付きの送信装置，デインタリーブ機能付きの受信装置及びインタリーブ／デインタリーブ機能付きの送受信装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1098445A1 (en) * 1999-11-04 2001-05-09 Canon Kabushiki Kaisha Interleaving method for the turbocoding of data
CA2560715A1 (en) * 2000-09-13 2002-03-21 Interdigital Technology Corporation Third generation fdd modem interleaver
WO2004073167A2 (de) * 2003-02-14 2004-08-26 Infineon Technologies Ag Verfahren und schaltung zur adressgenerierung von pseudo-zufalls-interleavern oder -deinterleavern
EP1593201A2 (de) * 2003-02-14 2005-11-09 Infineon Technologies AG Verfahren und schaltung zur adressgenerierung von pseudo-zufalls-interleavern oder -deinterleavern
WO2007131429A1 (fr) * 2006-05-12 2007-11-22 Huawei Technologies Co., Ltd. Procédé et application pour la mise en oeuvre d'entrelaceurs et de désentrelaceurs
CN1917414A (zh) * 2006-09-01 2007-02-21 华为技术有限公司 移动通信中物理层第二次交织与解交织的实现方法及系统
CN101510781A (zh) * 2009-03-24 2009-08-19 华为技术有限公司 交织和解交织处理中哑元的填充方法和装置及处理系统
CN101540654A (zh) * 2009-05-04 2009-09-23 普天信息技术研究院有限公司 一种交织速率匹配和解交织解速率匹配方法
CN101800625A (zh) * 2010-02-02 2010-08-11 上海华为技术有限公司 一种解交织方法和装置
CN102185680A (zh) * 2011-05-10 2011-09-14 京信通信系统（中国）有限公司 一种lte解速率匹配方法和装置
CN112332869A (zh) * 2020-10-22 2021-02-05 杭州华澜微电子股份有限公司 改进的tpc迭代方法和装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
3GPP Turbo解码器解交织矩阵的硬件实现;朱志辉等;电子设计应用;全文 *
Reed-Solomon Code Specification for MBMS Download and Streaming Services;Nokia等;Discussion Approval;全文 *
TD-LTE下行解资源映射的仿真设计与实现;许超等;移动通信(第第8期期);摘要、正文第1-5节 *

Also Published As

Publication number Publication date
CN115225203A (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
CN101820288B (zh) 低密度校验码的信息处理方法
US6964005B2 (en) System and method for interleaving data in a communication device
KR100754077B1 (ko) 코딩된 저장 심벌 및 부가적인 정보를 사용하여 입력데이터 비트 시퀀스를 인터리빙하는 인터리버 및 방법
US8364916B2 (en) Method and apparatus for implementing interleaving and de-interleaving at second time
US8438448B2 (en) Decoding method and device for low density generator matrix codes
US20220294554A1 (en) Devices and methods for encoding and decoding to implement a maximum transition avoidance coding with minimum overhead
CN101483443B (zh) Turbo乘积码优化编译码算法的FPGA实现方法
CN115225203B (zh) 一种数据的解交织方法、装置、电子设备及存储介质
CN111641417B (zh) 一种基于fpga的完成矩阵列置换交织的装置
US6965557B2 (en) Interleaver memory access apparatus and method of CDMA system
WO2022089429A1 (zh) 一种译码方法及装置
US11290129B2 (en) Polar encoder, communication unit, integrated circuit and method therefor
JP2007538452A (ja) ターボ復号器入力並べ換え
US8799750B1 (en) Convolutional interleaver for bursty memory access
US20070061667A1 (en) Convolutional interleaving and de-interleaving circuit and method thereof
US11277154B2 (en) Polar code-based interleaving method and communication apparatus
WO2014002043A1 (en) Determining control bits of butterfly networks for parallel turbo decoding
US10216567B1 (en) Direct parity encoder
US9071239B2 (en) Method and semiconductor apparatus for reducing power when transmitting data between devices in the semiconductor apparatus
CN102118220B (zh) 一种解速率匹配的方法及装置
CN102136878B (zh) 一种速率匹配实现方法和系统
CN116015546B (zh) 一种基于FPGA的任意长度turbo码速率匹配方法
US7061988B2 (en) Interleaver memory access apparatus and method of mobile communication system
CN116388926B (zh) 速率匹配方法、装置及芯片
CN112134572B (zh) Ldpc译码方法、ldpc译码器、芯片以及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant