CN115224081A - 显示装置和制造显示装置的方法 - Google Patents

显示装置和制造显示装置的方法 Download PDF

Info

Publication number
CN115224081A
CN115224081A CN202210391923.9A CN202210391923A CN115224081A CN 115224081 A CN115224081 A CN 115224081A CN 202210391923 A CN202210391923 A CN 202210391923A CN 115224081 A CN115224081 A CN 115224081A
Authority
CN
China
Prior art keywords
layer
insulating layer
pixel
area
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210391923.9A
Other languages
English (en)
Inventor
安珍星
金成虎
成硕济
禹珉宇
李承炫
李旺宇
李知嬗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115224081A publication Critical patent/CN115224081A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供一种显示装置和制造显示装置的方法，所述显示装置包括：基底；有机绝缘层，布置在所述基底上；多个显示元件，布置在所述有机绝缘层上并且包括多个第一显示元件和多个第二显示元件；下部线，布置在所述基底与所述有机绝缘层之间，并且将所述多个第一显示元件中的一个与所述多个第一显示元件中的另一个彼此电连接；以及上部线，布置在所述有机绝缘层上，并且将所述多个第二显示元件中的一个与所述多个第二显示元件中的另一个彼此电连接。

Description

显示装置和制造显示装置的方法
相关申请的交叉引用
本申请基于并且要求于2021年4月15日在韩国知识产权局提交的第10-2021-0049074号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
一个或多个实施例涉及一种显示装置和制造该显示装置的方法。
背景技术
近来，随着显示装置已经变得较薄和较轻，显示装置的用途已经多样化并且扩展。
随着显示装置中的图像显示区域所占据的区域已经扩大，已经添加了与显示装置相关联或链接到显示装置的各种功能。为了添加各种功能，已经不断研究具有用于在显示图像的同时执行各种功能的区域的显示装置。
用于在显示图像的同时执行各种功能的区域需要保持光或声音的高透射率以执行这些功能。同时，当在用于在显示图像的同时执行各种功能的区域中保持高透射率时，该区域的分辨率可能降低。
发明内容
一个或多个实施例包括一种能够在保持高分辨率的同时保持高透射率的显示装置。
另外，一个或多个实施例包括一种制造显示装置的方法，在所述方法中，简化了显示装置的制造工艺，并且制造的显示装置维持了高可靠性。
附加方面将部分地在随后的描述中阐述，并且部分地将从描述中变得明显，或者可以通过本公开的所呈现的实施例的实践而获知。
根据实施例，一种显示装置，包括：基底；有机绝缘层，布置在所述基底上；多个显示元件，布置在所述有机绝缘层上并且包括多个第一显示元件和多个第二显示元件；下部线，布置在所述基底与所述有机绝缘层之间，并且将所述多个第一显示元件中的一个与所述多个第一显示元件中的另一个彼此电连接；以及上部线，布置在所述有机绝缘层上，并且将所述多个第二显示元件中的一个与所述多个第二显示元件中的另一个彼此电连接。
所述下部线和所述上部线可以在平面图中彼此交叉。
所述显示装置还可以包括：第一薄膜晶体管，布置在所述基底上，并且包括第一半导体层和与所述第一半导体层重叠的第一栅极电极，所述第一半导体层包括硅半导体；第一无机绝缘层，覆盖所述第一栅极电极；第二薄膜晶体管，布置在所述第一无机绝缘层上，并且包括第二半导体层和与所述第二半导体层重叠的第二栅极电极，所述第二半导体层包括氧化物半导体；以及第二无机绝缘层，布置在所述第二半导体层与所述第二栅极电极之间，其中，所述下部线布置在所述第一无机绝缘层与所述第二无机绝缘层之间。
所述显示装置还可以包括布置在所述下部线与所述第二无机绝缘层之间的中间导电图案，并且所述第二无机绝缘层可以包括与所述中间导电图案重叠的接触孔。
所述中间导电图案和所述第二半导体层可以包括相同的材料。
所述多个显示元件可以包括多个像素电极，所述显示装置还可以包括覆盖所述上部线的像素限定层，所述像素限定层包括与所述多个像素电极重叠的多个开口，并且所述多个像素电极中的一个可以至少部分地覆盖所述上部线的一侧，并且所述多个像素电极中的另一个可以至少部分地覆盖所述上部线的另一侧。
所述多个显示元件可以构成发射彼此不同的波长的光的第一子像素、第二子像素和第三子像素，所述第二子像素可以布置在虚拟四边形的中心处，所述第一子像素和所述第三子像素可以分别布置在所述虚拟四边形的顶点处，并且所述多个显示元件中的一个和所述多个显示元件中的另一个可以分别构成所述第一子像素、所述第二子像素和所述第三子像素中的一个。
所述显示装置还可以包括电连接到所述多个显示元件的像素电路，其中，所述基底包括第一区域和与所述第一区域相邻布置的第二区域，所述多个显示元件布置在所述第一区域和所述第二区域中，并且所述像素电路布置在所述第二区域中。
所述显示装置还可以包括与所述下部线和所述上部线中的一者布置在相同的层上的连接线，其中，所述多个第一显示元件和所述多个第二显示元件布置在所述第一区域中，并且所述连接线包括透明导电材料并且从所述第一区域延伸到所述第二区域。
所述显示装置还可以包括与所述第一区域重叠的组件。
根据实施例，一种制造显示装置的方法，所述方法包括：制备显示基底，所述显示基底包括基底、布置在所述基底上的包含硅的第一半导体层、与所述第一半导体层重叠的第一栅极电极以及覆盖所述第一栅极电极的第一无机绝缘层；在所述第一无机绝缘层上形成下部导电层；在所述第一无机绝缘层上形成第二半导体层，并且在所述下部导电层上形成中间导电图案；在所述第二半导体层和所述中间导电图案上形成有机绝缘层；在所述有机绝缘层上形成上部导电层；以及形成至少部分地覆盖所述上部导电层的像素电极。
可以在形成所述上部导电层之后形成所述像素电极。
所述下部导电层的形成可以包括：在所述第一无机绝缘层上形成第一层，所述第一层包括导电材料；将所述第一层图案化；并且将所述第一层固化。
在所述第一无机绝缘层上形成所述第二半导体层和在所述下部导电层上形成所述中间导电图案可以包括：在所述第一无机绝缘层和所述下部导电层上形成第二层，所述第二层包括氧化物半导体；以及将所述第二层图案化。
所述第二半导体层和所述中间导电图案可以包括相同的材料。
所述方法还可以包括：在所述第二半导体层和所述中间导电图案上形成第二无机绝缘层；以及在所述第二无机绝缘层中形成接触孔，所述接触孔暴露所述中间导电图案。
所述方法还可以包括：形成覆盖所述像素电极和所述上部导电层的像素限定层，所述像素限定层包括与所述像素电极重叠的开口。
所述像素电极提供为多个，并且所述上部导电层可以电连接所述多个像素电极中的一个和所述多个像素电极中的另一个。
所述基底可以包括第一区域和与所述第一区域相邻布置的第二区域，所述像素电极可以布置在所述第一区域和所述第二区域中的任意一个中，并且所述第一半导体层和所述第二半导体层可以布置在所述第二区域中。
所述像素电极可以布置在所述第一区域中，并且所述下部导电层和所述上部导电层中的至少一个可以包括从所述第一区域延伸到所述第二区域的连接线。
附图说明
从以下结合附图的描述中，某些实施例的上述和其他方面、特征和优点将更加明显，在附图中：
图1是示意性地示出根据实施例的显示装置的透视图；
图2是示意性地示出沿着线A-A'截取的图1中的显示装置的截面图；
图3是示意性地示出根据实施例的电连接到显示元件的像素电路的等效电路图；
图4是示意性地示出根据实施例的显示面板的平面图；
图5是沿着线B-B'截取的图4中的显示面板的截面图。
图6是图4中的显示面板的第一区域和第二区域的放大图；
图7是示意性地示出沿着线C-C'截取的图6中的显示面板的截面图；
图8是示意性地示出沿着线D-D'截取的图6中的显示面板的截面图；
图9是示意性地示出沿着线E-E'截取的图6中的显示面板的截面图；以及
图10A、图10B、图10C、图10D、图10E、图10F、图10G、图10H、图10I、图10J、图10K和图10L是示出根据实施例的制造显示装置的方法的截面图。
具体实施方式
现在将详细参照实施例，实施例的示例在附图中示出，其中，在整个本公开中相同的附图标记表示相同的元件。在这方面，本实施例可以具有不同的形式和配置，并且不应该被解释为限于在本文中阐述的描述。因此，下面仅仅通过参照附图描述实施例以解释本公开的各方面。如在本文中所使用的，术语“和/或”包括一个或多个相关联的所列项目的任何和所有组合。在整个公开中，表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部、或者其变型。
因为本公开可以具有多种修改的实施例，所以实施例在附图中示出并且相对于实施例进行描述。通过参考参照附图描述的实施例，本公开的效果和特征以及实现它们的方法将是明显的。然而，本公开可以以许多不同的形式和配置来体现，并且不应被解释为限于在本文中阐述的实施例。
本公开的一个或多个实施例将在下面参照附图更详细地描述。无论图号如何，相同或彼此对应的组件都被赋予相同的附图标记，并且省略了多余的解释。
尽管可以使用如“第一”、“第二”等这样的术语来描述各种组件，但是这样的组件不应受以上术语的限制。这些术语仅用于将一个组件与另一组件区分开。
除非上下文另有明确指示，否则以单数形式使用的表达涵盖复数表达。
将理解的是，在本文中所使用的术语“包括”和/或“包含”指定存在所陈述的特征或元件，但是不排除存在或添加一个或多个其它特征或元件。
还将理解的是，当层、区域或元件被称为“形成在”另一层、区域或元件“上”时，所述层、区域或元件可以直接或间接“形成在”所述另一层、区域或元件“上”。即，例如，可以在所述层、区域或元件与所述另一层、区域或元件之间存在一个或多个居间层、区域或元件。
当可以不同地实施实施例时，可以与所描述的顺序不同地执行某些工艺顺序。例如，可以基本上同时执行两个连续地描述的工艺，或者以与所描述的顺序相反的顺序执行两个连续地描述的工艺。
将理解的是，当层、区或组件被称为连接到另一层、区或组件时，所述层、区或组件可以直接或间接地连接到所述另一层、区或组件。即，例如，可以存在居间层、区或组件。例如，当层、区域或元件等被称为“电连接到”时，所述层、区域或组件可以直接电连接，或者所述层、区域或元件可以间接电连接，并且在所述层、区域或组件与另一层、区域或组件之间可以存在居间层、区域或组件等。
图1是示意性地示出根据实施例的显示装置1的透视图。
参照图1，显示装置1可以显示图像。显示装置1可以包括像素PX。像素PX可以限定为其中显示元件发射光的区域。在实施例中，像素PX可以包括多个子像素。在实施例中，多个子像素可以包括第一子像素、第二子像素和第三子像素。第一子像素、第二子像素和第三子像素可以发射彼此不同的波长的光。在实施例中，可以在显示装置1中提供多个像素PX。多个像素PX可以各自发射光并且显示图像。在实施例中，像素PX可以包括第一像素PX1、第二像素PX2和第三像素PX3。
显示装置1可以包括第一区域AR1、第二区域AR2、第三区域AR3和第四区域AR4。第一区域AR1、第二区域AR2和第三区域AR3可以具有布置在其中的像素PX，并且可以是显示区域。第四区域AR4可以不具有布置在其中的像素PX，并且可以是非显示区域。
第一区域AR1和第二区域AR2中的至少一个可以包括与组件重叠的区域和布置像素PX的区域。例如，第一区域AR1可以包括与组件重叠的区域和布置像素PX的区域。在另一示例中，第一区域AR1和第二区域AR2中的每一个可以包括与组件重叠的区域和布置像素PX的区域。在实施例中，第一像素PX1可以布置在第一区域AR1中。第二像素PX2可以布置在第二区域AR2中。因此，第一区域AR1和第二区域AR2可以包括用于显示图像的区域和布置组件的区域。
第一区域AR1和第二区域AR2中的至少一个可以与组件20(参见图2)重叠。因此，显示装置1可以在第一区域AR1和第二区域AR2中具有光或声音的高透射率。例如，在第一区域AR1和第二区域AR2中的至少一个中，显示装置1的透光率可以是大约10％或更多，例如，大约25％或更多，大约40％或更多，大约50％或更多，大约85％或更多，或大约90％或更多。在实施例中，第一区域AR1中的显示装置1的透光率可以大于第二区域AR2中的显示装置1的透光率。
在实施例中，显示装置1可以包括至少一个第一区域AR1。例如，显示装置1可以具有一个或多个第一区域AR1。
第二区域AR2可以与第一区域AR1相邻布置。例如，第一区域AR1和第二区域AR2可以在第一方向(例如，x方向或-x方向)上并排布置。在另一示例中，第一区域AR1和第二区域AR2可以在第二方向(例如，y方向或-y方向)上并排布置。在实施例中，第二区域AR2可以布置在第一区域AR1的相对侧。
在实施例中，示出了第一区域AR1和第二区域AR2布置在显示装置1的上侧，但是在另一实施例中，第一区域AR1和第二区域AR2可以布置在显示装置1的下侧、右侧或左侧处。
在实施例中，在平面图中(例如，x-y平面)中，第一区域AR1和第二区域AR2中的至少一个可以具有各种形状，诸如圆形形状、椭圆形形状、诸如四边形形状、星形形状或钻石形状的多边形形状。在图1中，第一区域AR1和第二区域AR2中的每一个都具有四边形形状。
第三区域AR3可以至少部分地围绕第一区域AR1和第二区域AR2。在实施例中，第三区域AR3可以围绕整个第一区域AR1和整个第二区域AR2。在另一实施例中，第三区域AR3可以仅围绕第一区域AR1的一部分和第二区域AR2的一部分。第三像素PX3可以布置在第三区域AR3中。在实施例中，第三区域AR3可以包括显示区域。在实施例中，第三区域AR3中的显示装置1的分辨率可以大于或等于第一区域AR1中的显示装置1的分辨率。
第四区域AR4可以至少部分地围绕第三区域AR3。在实施例中，第四区域AR4可以围绕整个第三区域AR3。像素PX可以不布置在第四区域AR4中。在实施例中，第四区域AR4可以包括非显示区域。
图2是示意性地示出沿着线A-A'截取的图1中的显示装置1的截面图。
参照图2，显示装置1可以包括显示面板10、面板保护层PB、组件20和覆盖窗CW。显示面板10可以包括基底100、绝缘层IL、像素电路PC、显示元件DPE、封装层ENL、触摸传感器层TSL和光学功能层OFL。
显示装置1可以包括第一区域AR1、第二区域AR2和第三区域AR3。换言之，第一区域AR1、第二区域AR2和第三区域AR3可以限定在基底100和基底100上的多个层中。例如，第一区域AR1、第二区域AR2和第三区域AR3可以限定在基底100中。换言之，基底100可以包括第一区域AR1、第二区域AR2和第三区域AR3。在下文中，将详细描述基底100包括第一区域AR1、第二区域AR2和第三区域AR3的情况。
基底100可以包括绝缘材料，诸如玻璃、石英或聚合物树脂等。基底100可以包括刚性基底或可弯曲、可折叠或可卷曲的柔性基底。
绝缘层IL和像素电路PC可以布置在基底100上。绝缘层IL可以使显示面板10的元件绝缘。绝缘层IL可以包括有机材料和无机材料中的至少一种。像素电路PC可以电连接到显示元件DPE并驱动显示元件DPE。像素电路PC可以被绝缘层IL绝缘。在实施例中，像素电路PC可以包括第一像素电路PC1、第二像素电路PC2和第三像素电路PC3。第一像素电路PC1和第二像素电路PC2可以布置在第二区域AR2中。第三像素电路PC3可以布置在第三区域AR3中。在实施例中，像素电路PC可以不布置在第一区域AR1中。因此，第一区域AR1中的显示面板10的透射率(例如，透光率)可以相对大于第二区域AR2和第三区域AR3中的显示面板10的透射率。
显示元件DPE可以布置在绝缘层IL上。在实施例中，显示元件DPE可以包括包含发射层的有机发光二极管。在一些实施例中，显示元件DPE可以包括发光二极管(LED)。LED的尺寸可以是微米级或纳米级。例如，LED可以包括微型LED。在一些实施例中，LED可以包括纳米棒LED。纳米棒LED可以包括氮化镓(GaN)。在实施例中，颜色转换层可以布置在纳米棒LED上。颜色转换层可以包括量子点。在一些实施例中，显示元件DPE可以包括包含量子点发射层的量子点发光二极管。在一些实施例中，显示元件DPE可以包括包含无机半导体的无机LED。在下文中，将详细描述显示元件DPE是有机发光二极管的情况。
显示面板10可以包括多个显示元件DPE。多个显示元件DPE可以布置在第一区域AR1、第二区域AR2和第三区域AR3中。在实施例中，显示元件DPE可以发射光并且构成像素PX。例如，布置在第一区域AR1中的显示元件DPE可以发射光并且构成第一像素PX1。布置在第二区域AR2中的显示元件DPE可以发射光并且构成第二像素PX2。布置在第三区域AR3中的显示元件DPE可以发射光并且构成第三像素PX3。因此，显示装置1可以在第一区域AR1、第二区域AR2和第三区域AR3中显示图像。
在实施例中，多个显示元件DPE可以电连接到一个第一像素电路PC1。因此，多个显示元件DPE可以使用少量的第一像素电路PC1来发射光，并且可以减少第一像素电路的数量。
布置在第一区域AR1中的显示元件DPE可以通过连接线CWL电连接到第一像素电路PC1。连接线CWL可以从第二区域AR2延伸到第一区域AR1。因此，连接线CWL可以与第一区域AR1和第二区域AR2重叠。
连接线CWL可以包括透明导电材料。例如，连接线CWL可以包括透明导电氧化物(TCO)。连接线CWL可以包括导电氧化物，诸如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化锌铝(AZO)。
布置在第二区域AR2中的多个显示元件DPE可以电连接到一个第二像素电路PC2。因此，布置在第二区域AR2中的多个显示元件DPE可以使用少量第二像素电路PC2来发射光，并且可以减少第二像素电路PC2的数量。
封装层ENL可以覆盖显示元件DPE。在实施例中，封装层ENL可以包括至少一个无机封装层和至少一个有机封装层。至少一个无机封装层可以包括选自氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化锌(ZnO)、氧化硅(SiO2)、氮化硅(SiNX)和氮氧化硅(SiON)之中的一种或多种无机材料。至少一个有机封装层可以包括聚合物类材料。聚合物类材料可以包括丙烯酸类树脂、环氧类树脂、聚酰亚胺和聚乙烯。在实施例中，至少一个有机封装层可以包括丙烯酸酯。
在实施例中，封装层ENL可以包括顺序地堆叠的第一无机封装层310、有机封装层320和第二无机封装层330。第一无机封装层310和第二无机封装层330可以防止或减少有机封装层320和/或显示元件DPE暴露于诸如湿气的异物。
在另一实施例中，封装层ENL可以具有其中基底100和作为透明层的上基底使用封装层彼此耦合使得基底100和上基底之间的内部空间被密封的结构。在这种情况下，可以在内部空间中设置吸湿剂或填充剂。封装层可以包括密封剂，并且在另一实施例中，可以包括通过激光固化的材料。例如，封装层可以包括玻璃料。例如，封装层可以包括作为有机密封剂的聚氨酯类树脂、环氧类树脂和丙烯酸类树脂，或者可以包括作为无机密封剂的硅。例如，聚氨酯类树脂可以包括聚氨酯丙烯酸酯。丙烯酸类树脂可以包括例如，丙烯酸丁酯、丙烯酸乙基己酯等。同时，封装层可以包括通过热固化的材料。
触摸传感器层TSL可以根据外部输入(例如，触摸事件)获得坐标信息。触摸传感器层TSL可以包括触摸电极和连接到触摸电极的触摸线。触摸传感器层TSL可以通过使用自电容方法或互电容方法来检测外部输入。
触摸传感器层TSL可以布置在封装层ENL上。在实施例中，触摸传感器层TSL可以直接布置在封装层ENL上。在这种情况下，诸如光学透明粘合剂的粘合剂层可以不布置在触摸传感器层TSL与封装层ENL之间。在另一实施例中，触摸传感器层TSL可以单独制备，并且然后使用诸如光学透明粘合剂的粘合剂层耦合到封装层ENL上。
光学功能层OFL可以包括抗反射层。抗反射层可以降低从外部朝向显示装置1入射的(外部)光的反射率。在一些实施例中，光学功能层OFL可以包括偏光膜。在一些实施例中，光学功能层OFL可以包括滤板，该滤板包括黑矩阵和滤色器。
覆盖窗CW可以布置在显示面板10上。覆盖窗CW可以保护显示面板10。覆盖窗CW可以包括玻璃、蓝宝石和塑料中的至少一种。例如，覆盖窗CW可以包括超薄玻璃(UTG)和无色聚酰亚胺(CPI)。
面板保护层PB可以布置在基底100下方。面板保护层PB可以支撑并且保护基底100。在实施例中，面板保护层PB可以包括与第一区域AR1重叠的开口PB_OP。在另一实施例中，面板保护层PB的开口PB_OP可以与第一区域AR1和第二区域AR2重叠。在实施例中，面板保护层PB可以包括聚对苯二甲酸乙二醇酯或聚酰亚胺。
组件20可以布置在显示面板10下方。在实施例中，组件20可以布置在覆盖窗CW下方，显示面板10设置在组件20与覆盖窗CW之间。在实施例中，组件20可以与第一区域AR1重叠。在实施例中，组件20可以与第一区域AR1和第二区域AR2重叠。
组件20是使用红外线或可见光的照相机并且可以包括图像拾取装置。在一些实施例中，组件20可以包括太阳能电池、闪光灯、照度传感器、接近传感器和虹膜传感器。在一些实施例中，组件20可以具有接收声音的功能。为了最小化组件20的功能限制，用于驱动布置在第一区域AR1中的显示元件DPE的第一像素电路PC1可以不布置在第一区域AR1中，但是可以布置在第二区域AR2中。因此，显示面板10在第一区域AR1中的透光率可以大于显示面板10在第二区域AR2中的透光率。
图3是示意性地示出根据实施例的电连接到显示元件DPE的像素电路PC的等效电路图。
参照图3，像素电路PC可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2和存储电容器Cst。
开关薄膜晶体管T2电连接到扫描线SL和数据线DL，并且可以响应于从扫描线SL接收到的扫描信号将从数据线DL接收到的数据信号或数据电压传输到驱动薄膜晶体管T1。存储电容器Cst电连接在开关薄膜晶体管T2与驱动电压线PL之间，并且可以存储与从开关薄膜晶体管T2接收的电压和施加到驱动电压线PL的驱动电压ELVDD之间的电压差相对应的电压。
驱动薄膜晶体管T1连接在驱动电压线PL与显示元件DPE之间，并且可以根据存储在存储电容器Cst中的电压控制从驱动电压线PL流向显示元件DPE的驱动电流。显示元件DPE可以通过驱动电流发射具有亮度的光。显示元件DPE的对电极可以接收公共电压ELVSS。
在图3中，像素电路PC包括两个薄膜晶体管和一个存储电容器，但是像素电路PC可以包括三个或更多个薄膜晶体管。
图4是示意性地示出根据实施例的显示面板10的平面图。在图4中，与图1的附图标记相同的附图标记表示相同的元件，并且将省略多余的描述。
参照图4，显示面板10可以包括基底100、像素电路PC和像素PX。在实施例中，基底100可以包括第一区域AR1、第二区域AR2、第三区域AR3和第四区域AR4。第二区域AR2可以与第一区域AR1相邻布置。第三区域AR3可以至少部分地围绕第一区域AR1和第二区域AR2。第四区域AR4可以至少部分地围绕第三区域AR3。
像素电路PC可以包括第一像素电路PC1、第二像素电路PC2和第三像素电路PC3。在实施例中，第一像素电路PC1和第二像素电路PC2可以布置在第二区域AR2中。第三像素电路PC3可以布置在第三区域AR3中。在实施例中，像素电路PC可以不布置在第一区域AR1中。
像素PX可以实现为显示元件，诸如有机发光二极管。像素PX可以包括第一像素PX1、第二像素PX2和第三像素PX3。第一像素PX1可以布置在第一区域AR1中。第一像素PX1可以电连接到设置在第二区域AR2中的第一像素电路PC1。在实施例中，第一像素PX1可以通过连接线CWL电连接到第一像素电路PC1。在实施例中，多个第一像素PX1中的一个可以电连接到多个第一像素PX1中的另一个。在这种情况下，多个第一像素PX1中的一个和多个第一像素PX1中的另一个可以连接到一个第一像素电路PC1并且可以以相同的方式发射光。
第二像素PX2可以布置在第二区域AR2中。第二像素PX2可以电连接到设置在第二区域AR2中的第二像素电路PC2。第二像素PX2可以与第二像素电路PC2重叠。在实施例中，多个第二像素PX2中的一个可以电连接到多个第二像素PX2中的另一个。在这种情况下，多个第二像素PX2中的一个和多个第二像素PX2中的另一个可以连接到一个第二像素电路PC2并且可以以相同的方式发射光。
第三像素PX3可以布置在第三区域AR3中。第三像素PX3可以电连接到第三像素电路PC3。第三像素PX3可以与第三像素电路PC3重叠。
可以提供多个像素PX，并且多个像素PX可以发射光并且显示图像。在实施例中，第一像素PX1、第二像素PX2和第三像素PX3中的每一个可以提供为多个。多个第一像素PX1、多个第二像素PX2和多个第三像素PX3可以显示一个图像，或者可以各自显示彼此独立的图像。
在实施例中，显示面板10在第一区域AR1和/或第二区域AR2中的分辨率可以小于或等于显示面板10在第三区域AR3中的分辨率。例如，显示面板10在第一区域AR1和/或第二区域AR2的分辨率可以是显示面板10在第三区域AR3中的分辨率的大约1/2、3/8、1/3、1/4、2/9、1/8、1/9或者是1/16。
第四区域AR4可以包括其中没有布置像素PX的非显示区域。第一扫描驱动电路SDRV1、第二扫描驱动电路SDRV2、焊盘PAD、驱动电压供应线11和公共电压供应线13可以布置在第四区域AR4中。
第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2中的一个可以通过扫描线SL将扫描信号传输到像素电路PC。在实施例中，第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2可以设置在基底100的相对侧上，第三区域AR3设置在第一扫描驱动电路SDRV1与第二扫描驱动电路SDRV2之间。在实施例中，多个像素PX中的一个可以从第一扫描驱动电路SDRV1接收扫描信号，并且多个像素PX中的另一个可以从第二扫描驱动电路SDRV2接收扫描信号。
焊盘PAD可以布置在设置在第四区域AR4的一侧处的焊盘区域PADA中。焊盘PAD可以通过形成在绝缘层中的开口暴露，并且可以通过开口连接到显示电路板40。显示驱动器41可以布置在显示电路板40中。
显示驱动器41可以产生将传输到第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2的信号。显示驱动器41产生数据信号，并且产生的数据信号可以通过扇出线FW和连接到扇出线FW的数据线DL传输到像素电路PC。
显示驱动器41可以将驱动电压ELVDD(参见图3)施加到驱动电压供应线11，并且可以将公共电压ELVSS(参见图3)施加到公共电压供应线13。可以通过连接到驱动电压供应线11的驱动电压线PL将驱动电压ELVDD施加到像素电路PC，并且公共电压ELVSS可以施加到连接到公共电压供应线13的显示元件的对电极。
图5是沿着线B-B'截取的图4中的显示面板10的截面图。
参照图5，显示面板10可以包括基底100、绝缘层IL、第三像素电路PC3、作为显示元件的有机发光二极管OLED以及像素限定层215。
基底100可以包括玻璃或聚合物树脂，诸如聚醚砜、聚芳酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚酰亚胺、聚碳酸酯、三乙酸纤维素或乙酸丙酸纤维素等。在实施例中，基底100可以具有包括基体层和阻挡层(未示出)的多层结构，基体层包括上述聚合物树脂。包括聚合物树脂的基底100可以是柔性的、可卷曲的或可弯曲的。
绝缘层IL可以布置在基底100上。绝缘层IL可以包括无机绝缘层IIL和有机绝缘层OIL。在实施例中，无机绝缘层IIL可以包括缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第一无机绝缘层115、第二无机绝缘层117和层间绝缘层119。
第三像素电路PC3可以布置在第三区域AR3中。第三像素电路PC3可以包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和存储电容器Cst。第一薄膜晶体管TFT1可以包括第一半导体层Act1、第一栅极电极GE1、第一源极电极SE1和第一漏极电极DE1。第二薄膜晶体管TFT2可以包括第二半导体层Act2、第二栅极电极GE2、第二源极电极SE2和第二漏极电极DE2。存储电容器Cst可以包括下电极CE1和上电极CE2。
缓冲层111可以布置在基底100上。缓冲层111可以包括诸如SiNX、SiON和SiO2的无机绝缘材料，并且可以具有包括上述无机绝缘材料的单层或多层。
第一半导体层Act1可以包括硅半导体。第一半导体层Act1可以包括多晶硅。在一些实施例中，第一半导体层Act1可以包括非晶硅。在一些实施例中，第一半导体层Act1可以包括氧化物半导体或有机半导体。第一半导体层Act1可以包括沟道区域、漏极区域和源极区域，漏极区域和源极区域分别布置在沟道区域的相对侧。第一栅极电极GE1可以与沟道区域重叠。
第一栅极电极GE1可以与第一半导体层Act1重叠。第一栅极电极GE1可以包括低电阻金属材料。第一栅极电极GE1可以包括导电材料，该导电材料包括钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)等，并且可以提供为包括上述材料的多层或单层。
第一栅极绝缘层112可以布置在第一半导体层Act1与第一栅极电极GE1之间。因此，第一半导体层Act1可以与第一栅极电极GE1绝缘。第一栅极绝缘层112可以包括无机绝缘材料，诸如SiO2、SiNX、SiON、Al2O3、TiO2、Ta2O5、HfO2和/或ZnO。
第二栅极绝缘层113可以覆盖第一栅极电极GE1。第二栅极绝缘层113可以布置在第一栅极电极GE1上。与第一栅极绝缘层112类似，第二栅极绝缘层113可以包括无机绝缘材料，诸如SiO2、SiNX、SiON、Al2O3、TiO2、Ta2O5、HfO2和/或ZnO。
上电极CE2可以布置在第二栅极绝缘层113上。上电极CE2可以在平面图中与第一栅极电极GE1重叠。在这种情况下，上电极CE2和第一栅极电极GE1可以彼此重叠，第二栅极绝缘层113插入上电极CE2与第一栅极电极GE1之间，并且可以构成存储电容器Cst。换言之，第一薄膜晶体管TFT1的第一栅极电极GE1可以用作存储电容器Cst的下电极CE1。
如上所述，存储电容器Cst和第一薄膜晶体管TFT1可以彼此重叠。在一些实施例中，存储电容器Cst可以与第一薄膜晶体管TFT1不重叠。
上电极CE2可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)，并且可以具有上述材料的单层或多层。
第一无机绝缘层115可以覆盖上电极CE2。在实施例中，第一无机绝缘层115可以覆盖第一栅极电极GE1。第一无机绝缘层115可以包括SiO2、SiNX、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnO等。第一无机绝缘层115可以包括包含上述无机绝缘材料的单层或多层。
第二半导体层Act2可以布置在第一无机绝缘层115上。在实施例中，第二半导体层Act2可以包括沟道区域、源极区域和漏极区域，源极区域和漏极区域分别布置在沟道区域的相对侧处。第二半导体层Act2可以包括氧化物半导体。例如，第二半导体层Act2可以包括Zn氧化物类材料，诸如Zn氧化物、In-Zn氧化物或Ga-In-Zn氧化物等。在一些实施例中，第二半导体层Act2可以包括在ZnO中含有诸如铟(In)、镓(Ga)、锡(Sn)的金属的In-Ga-Zn-O(IGZO)半导体、In-Sn-Zn-O(ITZO)半导体或In-Ga-Sn-Zn-O(IGTZO)半导体。
第二半导体层Act2的源极区域和漏极区域可以通过调整氧化物半导体的载流子浓度以使氧化物半导体导电来形成。例如，可以通过由使用氢类气体、氟类气体或其组合的等离子体处理增加氧化物半导体的载流子浓度来形成第二半导体层Act2的源极区域和漏极区域。
第二无机绝缘层117可以覆盖第二半导体层Act2。第二无机绝缘层117可以布置在第二半导体层Act2与第二栅极电极GE2之间。在实施例中，第二无机绝缘层117可以布置在整个基底100上。在另一实施例中，可以根据第二栅极电极GE2的形状将第二无机绝缘层117图案化。第二无机绝缘层117可以包括SiO2、SiNX、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnO等。第二无机绝缘层117可以包括包含上述无机绝缘材料的单层或多层。
第二栅极电极GE2可以布置在第二无机绝缘层117上。第二栅极电极GE2可以与第二半导体层Act2重叠。第二栅极电极GE2可以与第二半导体层Act2的沟道区域重叠。第二栅极电极GE2可以包括导电材料，该导电材料包括Mo、Al、Cu或Ti等，并且可以提供为包括上述材料的多层或单层。
层间绝缘层119可以覆盖第二栅极电极GE2。层间绝缘层119可以包括SiO2、SiNX、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnO等。层间绝缘层119可以包括包含上述无机绝缘材料的单层或多层。
第一源极电极SE1和第一漏极电极DE1可以布置在层间绝缘层119上。第一源极电极SE1和第一漏极电极DE1可以连接到第一半导体层Act1。第一源极电极SE1和第一漏极电极DE1可以通过绝缘层中的接触孔连接到第一半导体层Act1。
第二源极电极SE2和第二漏极电极DE2可以布置在层间绝缘层119上。第二源极电极SE2和第二漏极电极DE2可以电连接到第二半导体层Act2。第二源极电极SE2和第二漏极电极DE2可以通过绝缘层中的接触孔电连接到第二半导体层Act2。
第一源极电极SE1、第一漏极电极DE1、第二源极电极SE2和第二漏极电极DE2可以包括具有良好导电性的材料。第一源极电极SE1、第一漏极电极DE1、第二源极电极SE2和第二漏极电极DE2可以包括包含Mo、Al、Cu或Ti等的导电材料，并且可以包括包含上述材料的单层或多层。在实施例中，第一源极电极SE1、第一漏极电极DE1、第二源极电极SE2和第二漏极电极DE2可以具有Ti层、Al层和另一Ti层的多层结构。
包括硅半导体作为第一半导体层Act1的第一薄膜晶体管TFT1具有高可靠性，并且因此，第一薄膜晶体管TFT1可以用作驱动薄膜晶体管。从而可以实现高质量的显示面板10。
因为氧化物半导体具有高载流子迁移率和低漏电流，所以即使当驱动时间长时，电压降也可能不大。换言之，即使在低频驱动期间，根据电压降的图像颜色变化也不大，并且因此，可以以低频驱动显示装置。因为氧化物半导体具有如上所述的低漏电流，所以氧化物半导体可以用于驱动薄膜晶体管以外的至少一个薄膜晶体管中，因此在防止漏电流的同时降低功耗。例如，第二薄膜晶体管TFT2可以用作开关薄膜晶体管。
底部栅极电极BGE可以布置在第二半导体层Act2下方。在实施例中，底部栅极电极BGE可以布置在第二栅极绝缘层113与第一无机绝缘层115之间。在实施例中，底部栅极电极BGE可以接收栅极信号。在这种情况下，第二薄膜晶体管TFT2可以具有其中栅极电极分别布置在第二半导体层Act2的上部和下部的双栅极电极结构。
在实施例中，线WL可以布置在第二无机绝缘层117与层间绝缘层119之间。在实施例中，线WL可以通过提供在第一无机绝缘层115和第二无机绝缘层117中的接触孔连接到底部栅极电极BGE。
在实施例中，底部屏蔽层BSL可以布置在基底100和与第三区域AR3重叠的第三像素电路PC3之间。在实施例中，底部屏蔽层BSL可以与第一薄膜晶体管TFT1重叠。可以将静态电压施加到底部屏蔽层BSL。由于底部屏蔽层BSL布置在第一薄膜晶体管TFT1下方，第一薄膜晶体管TFT1受环境干扰信号的影响较小，从而改善了可靠性。
底部屏蔽层BSL可以包括透明导电材料。例如，底部屏蔽层BSL可以包括透明导电氧化物TCO。底部屏蔽层BSL可以包括导电氧化物，诸如ITO、IZO、ZnO、In2O3、IGO或AZO。
有机绝缘层OIL可以布置在无机绝缘层IIL上。在实施例中，有机绝缘层OIL可以布置在基底100上。有机绝缘层OIL可以包括第一有机绝缘层OIL1和第二有机绝缘层OIL2。第一有机绝缘层OIL1可以覆盖第一源极电极SE1、第一漏极电极DE1、第二源极电极SE2和第二漏极电极DE2。第一有机绝缘层OIL1可以包括有机材料。例如，第一有机绝缘层OIL1可以包括有机绝缘材料，诸如，诸如聚(甲基丙烯酸甲酯)(PMMA)和聚苯乙烯(PS)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物以及它们的任何共混物。
连接电极CM可以布置在第一有机绝缘层OIL1上。在这种情况下，连接电极CM可以通过第一有机绝缘层OIL1中的接触孔连接到第一漏极电极DE1或第一源极电极SE1。
连接电极CM可以包括具有良好导电性的材料。连接电极CM可以包括包含Mo、Al、Cu或Ti等的导电材料，并且可以具有包括上述材料的多层或单层。在实施例中，连接电极CM可以具有Ti层、Al层和另一Ti层的多层结构。
第二有机绝缘层OIL2可以覆盖连接电极CM。第二有机绝缘层OIL2可以包括有机材料。例如，第二有机绝缘层OIL2可以包括有机绝缘材料，诸如，诸如PMMA和PS的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物以及它们的任何共混物。
作为显示元件的有机发光二极管OLED可以布置在有机绝缘层OIL上。有机发光二极管OLED可以电连接到像素电路。有机发光二极管OLED可以电连接到第三区域AR3中的第三像素电路PC3，从而实现第三像素PX3。在实施例中，有机发光二极管OLED可以与第三像素电路PC3重叠。有机发光二极管OLED可以包括像素电极211、中间层212和对电极213。
像素电极211可以布置在有机绝缘层OIL上。像素电极211可以通过提供在第二有机绝缘层OIL2中的接触孔电连接到连接电极CM。像素电极211可以包括导电氧化物，诸如ITO、IZO、ZnO、In2O3、IGO或AZO。在另一实施例中，像素电极211可以包括反射层，该反射层包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或它们的任何化合物。在另一实施例中，像素电极211还可以包括在上述反射层上方或下方的包含ITO、IZO、ZnO或In2O3的层。
具有暴露像素电极211的中心部分的开口215OP的像素限定层215可以布置在像素电极211上。像素限定层215可以包括有机绝缘材料和/或无机绝缘材料。开口215OP可以限定由有机发光二极管OLED发射的光的发射区域。
中间层212可以包括低分子量材料或聚合物材料并且可以发射红光、绿光、蓝光或白光。当中间层212包括低分子量材料时，中间层212可以具有其中空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)或电子注入层(EIL)以单个或复杂结构堆叠的结构，并且可以包括各种有机材料，该各种有机材料包括铜酞菁(CuPc)、N,N'二(萘-1-基)-N,N'-二苯基-联苯胺(NPB)或三8-羟基喹啉铝(Alq3)等。这些层可以使用真空沉积方法形成。
当中间层212包括聚合物材料时，中间层212可以具有包括HTL和EML的结构。在这种情况下，HTL可以包括聚(3,4-乙撑二氧噻吩)(PEDOT)，并且EML可以包括聚合物材料，诸如聚亚苯基亚乙烯类(PPV)材料和聚芴类材料。中间层212可以通过丝网印刷、喷墨印刷、激光诱导热成像(LITI)等形成。
对电极213可以布置在中间层212上。对电极213可以包括具有低功函数的导电材料。例如，对电极213可以包括(半)透明层，该(半)透明层包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca或它们的任何合金。在一些实施例中，对电极213还可以包括在包含上述材料的(半)透明层上的包含ITO、IZO、ZnO或In2O3的层。
图6是图4中的显示面板10的第一区域AR1和第二区域AR2的放大图。
参照图6，显示面板10可以包括基底100、像素电路PC、有机发光二极管OLED、下部导电层LCL、上部导电层UCL、连接电极CM和连接线CWL，有机发光二极管OLED作为显示元件。
在实施例中，基底100可以包括第一区域AR1和第二区域AR2。第二区域AR2可以与第一区域AR1相邻布置。
像素电路PC可以布置在基底100上。像素电路PC可以电连接到作为显示元件的有机发光二极管OLED。在实施例中，像素电路PC可以包括第一像素电路PC1和第二像素电路PC2。第一像素电路PC1和第二像素电路PC2可以布置在第二区域AR2中。第一像素电路PC1和第二像素电路PC2可以不布置在第一区域AR1中。因此，第一区域AR1中的显示面板10的透光率可以增加。
作为显示元件，有机发光二极管OLED可以布置在基底100上。可以提供多个有机发光二极管OLED。在实施例中，有机发光二极管OLED可以包括作为第一显示元件的第一有机发光二极管OLED1、作为第二显示元件的第二有机发光二极管OLED2和作为第三显示元件的第三有机发光二极管OLED3。在实施例中，可以提供多个第一有机发光二极管OLED1、多个第二有机发光二极管OLED2和多个第三有机发光二极管OLED3。
多个第一有机发光二极管OLED1可以布置在第一区域AR1和第二区域AR2中。多个第二有机发光二极管OLED2可以布置在第一区域AR1和第二区域AR2中。多个第三有机发光二极管OLED3可以布置在第一区域AR1和第二区域AR2中。
在实施例中，多个显示元件可以包括发射彼此不同的波长的光的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。在本说明书中，子像素表示用于实现与发光区域相对应的图像的最小单位。当有机发光二极管被实现为显示元件时，发射区域可以由像素限定层的开口限定。
在实施例中，作为第一显示元件的第一有机发光二极管OLED1可以实现第一子像素SPX1。作为第二显示元件的第二有机发光二极管OLED2可以构成第二子像素SPX2。作为第三显示元件的第三有机发光二极管OLED3可以构成第三子像素SPX3。
在实施例中，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以分别发射红光、绿光和蓝光。在另一实施例中，显示面板10还可以包括第四子像素。第四子像素可以发射白光。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以以pentile配置布置。在第一行1N中，多个第二子像素SPX2可以彼此间隔开一定距离。在与第一行1N相邻的第二行2N中，多个第一子像素SPX1和多个第三子像素SPX3可以交替地布置。在与第二行2N相邻的第三行3N中，多个第二子像素SPX2可以彼此间隔开一定距离。在与第三行3N相邻的第四行4N中，多个第三子像素SPX3和多个第一子像素SPX1可以交替地布置。子像素的这种布置可以重复到第N行。在实施例中，第一子像素SPX1和第三子像素SPX3的尺寸可以大于第二子像素SPX2的尺寸。
布置在第一行1N中的多个第二子像素SPX2，以及布置在第二行2N中的多个第一子像素SPX1和多个第三子像素SPX3可以以交错方式布置。因此，在第一列1M中，多个第二子像素SPX2可以彼此间隔开一定距离。在与第一列1M相邻的第二列2M中，多个第一子像素SPX1和多个第三子像素SPX3可以交替地布置。在与第二列2M相邻的第三列3M中，多个第二子像素SPX2可以彼此隔开一定距离。在与第三列3M相邻的第四列4M中，多个第三子像素SPX3和多个第一子像素SPX1可以交替地布置。这种子像素的布置可以重复到第M列。
换言之，第二子像素SPX2可以布置在虚拟四边形VS的中心，该虚拟四边形VS由连接与第二子像素SPX2相邻设置的两个第一子像素SPX1和两个第三子像素SPX3的中心的线形成。在实施例中，第二子像素SPX2的中心点可以是虚拟四边形VS的中心点。第一子像素SPX1和第三子像素SPX3可以分别布置在虚拟四边形VS的顶点处。在实施例中，第一子像素SPX1可以布置在虚拟四边形VS的顶点之中的彼此面对的第一顶点和第三顶点处。第三子像素SPX3可以布置在虚拟四边形VS的顶点之中的彼此面对的第二顶点和第四顶点处。虚拟四边形VS可以是矩形、菱形、正方形等，并且可以进行各种修改。
这种子像素布置结构被称为
Figure BDA0003595961400000221
矩阵结构或
Figure BDA0003595961400000223
结构，并且通过应用通过共享相邻子像素来表现颜色的渲染驱动，可以用少量的像素来实现高分辨率。
在图6中，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3布置成
Figure BDA0003595961400000222
矩阵结构，但是本公开不限于此。在另一实施例中，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以以各种形状布置，诸如条纹结构、马赛克阵列结构或三角形阵列结构等。
在实施例中，第一区域AR1中的子像素的布置结构可以与第二区域AR2中的子像素的布置结构相同。在另一实施例中，第一区域AR1中的子像素的布置结构可以不同于第二区域AR2中的子像素的布置结构。
下部导电层LCL可以布置在第一区域AR1和第二区域AR2中的至少一个中。下部导电层LCL可以包括将多个有机发光二极管OLED中的一个和多个有机发光二极管OLED中的另一个彼此连接的下部线LWL。在实施例中，下部导电层LCL可以包括将多个第一有机发光二极管OLED1中的一个与多个第一有机发光二极管OLED1中的另一个彼此电连接的第一下部线LWL1。尽管未示出，在实施例中，下部导电层LCL可以包括将多个第二有机发光二极管OLED2中的一个和多个第二有机发光二极管OLED2中的另一个彼此电连接的第二下部线。在实施例中，下部导电层LCL可以包括将多个第三有机发光二极管OLED3中的一个与多个第三有机发光二极管OLED3中的另一个彼此电连接的第三下部线LWL3。因此，多个有机发光二极管OLED可以电连接到一个像素电路PC，并且可以减少像素电路PC的数量。
上部导电层UCL可以布置在第一区域AR1和第二区域AR2中的至少一个中。上部导电层UCL可以包括将多个有机发光二极管OLED中的一个和多个有机发光二极管OLED中的另一个彼此连接的上部线UWL。在实施例中，上部导电层UCL可以包括将多个第一有机发光二极管OLED1中的一个与多个第一有机发光二极管OLED1中的另一个彼此电连接的第一上部线UWL1。在实施例中，上部导电层UCL可以包括将多个第二有机发光二极管OLED2中的一个与多个第二有机发光二极管OLED2中的另一个彼此电连接的第二上部线UWL2。在实施例中，上部导电层UCL可以包括将多个第三有机发光二极管OLED3中的一个与多个第三有机发光二极管OLED3中的另一个彼此电连接的第三上部线UWL3。因此，多个有机发光二极管OLED可以电连接到一个像素电路PC，并且可以减少像素电路PC的数量。
下部线LWL和上部线UWL可以至少部分地彼此重叠。下部线LWL和上部线UWL可以布置在彼此不同的层上。在实施例中，包括在下部导电层LCL中的下部线LWL可以布置在参考绝缘层下方。包括在上部导电层UCL中的上部线UWL可以布置在参考绝缘层上方。因此，即使当下部线LWL和上部线UWL至少部分地彼此重叠时，线之间也不会发生短路，并且下部线LWL的布置和上部线UWL的布置的自由度可以增加。在实施例中，参考绝缘层可以是图5中的有机绝缘层OIL。
下部导电层LCL和上部导电层UCL中的至少一个可以包括透明导电材料。例如，下部导电层LCL和上部导电层UCL中的至少一个可以包括TCO。下部导电层LCL和上部导电层UCL中的至少一个可以包括导电氧化物，诸如ITO、IZO、ZnO、In2O3、IGO或AZO。
连接电极CM可以布置在第二区域AR2中。多个连接电极CM可以提供在第二区域AR2中。在实施例中，多个连接电极CM可以并排彼此间隔开。连接电极CM可以将第二像素电路PC2和有机发光二极管OLED彼此电连接。
连接线CWL可以将第一像素电路PC1和作为布置在第一区域AR1中的显示元件的有机发光二极管OLED彼此电连接。连接线CWL可以从第一区域AR1延伸到第二区域AR2并且可以与第一区域AR1和第二区域AR2重叠。在实施例中，连接线CWL可以从电连接到第一像素电路PC1的连接电极CM延伸到第一区域AR1。
下部导电层LCL和上部导电层UCL中的至少一个可以包括连接线CWL。在实施例中，下部导电层LCL可以包括连接线CWL的第一连接线CWL1。在这种情况下，下部线LWL和第一连接线CWL1可以布置在相同的层上。在实施例中，上部导电层UCL可以包括连接线CWL的第二连接线CWL2。在这种情况下，上部线UWL和第二连接线CWL2可以布置在相同的层上。换言之，连接线CWL可以与下部线LWL和上部线UWL中的一者布置在相同的层上。
图7是示意性地示出沿着线C-C'截取的图6中的显示面板10的截面图。图8是示意性地示出沿着线D-D'截取的图6中的显示面板10的截面图。在图7和图8中，与图5和图6的附图标记相同的附图标记表示相同的元件，并且将省略多余的描述。
参照图7和图8，显示面板10可以包括基底100、绝缘层IL、第二像素电路PC2、有机发光二极管OLED1和OLED2、下部线LWL和上部线UWL，有机发光二极管OLED1和OLED2作为显示元件。绝缘层IL可以包括无机绝缘层IIL和有机绝缘层OIL。第二像素电路PC2可以布置在基底100的第二区域AR2中并且可以包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和存储电容器Cst。
无机绝缘层IIL可以布置在基底100上。在实施例中，无机绝缘层IIL可以包括缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第一无机绝缘层115、第二无机绝缘层117和层间绝缘层119。
第一薄膜晶体管TFT1的第一半导体层Act1可以包括硅半导体并且可以布置在基底100上。在实施例中，第一半导体层Act1可以布置在缓冲层111上，并且底部屏蔽层BSL可以布置在基底100与缓冲层111之间。第一栅极绝缘层112可以覆盖第一半导体层Act1。
第一薄膜晶体管TFT1的第一栅极电极GE1可以布置在第一栅极绝缘层112上。第一栅极电极GE1可以与第一半导体层Act1重叠。在实施例中，第二栅极绝缘层113可以覆盖第一栅极电极GE1。在实施例中，第一无机绝缘层115可以覆盖第一栅极电极GE1。在实施例中，第一无机绝缘层115可以覆盖存储电容器Cst的上电极CE2和底部栅极电极BGE。
第二薄膜晶体管TFT2的第二半导体层Act2可以包括氧化物半导体并且可以布置在第一无机绝缘层115上。
第二无机绝缘层117可以覆盖第二半导体层Act2。第二栅极电极GE2可以与第二半导体层Act2重叠。第二栅极电极GE2可以布置在第二无机绝缘层117上。
层间绝缘层119可以覆盖第二栅极电极GE2。第一薄膜晶体管TFT1的第一源极电极SE1(参见图5)和第一漏极电极DE1(参见图5)以及第二薄膜晶体管TFT2的第二源极电极SE2(参见图5)和第二漏极电极DE2(参见图5)可以布置在层间绝缘层119上。
有机绝缘层OIL可以布置在无机绝缘层IIL上。在实施例中，有机绝缘层OIL可以布置在基底100上。有机绝缘层OIL可以包括第一有机绝缘层OIL1和第二有机绝缘层OIL2。
在实施例中，连接电极CM可以布置在第一有机绝缘层OIL1与第二有机绝缘层OIL2之间。连接电极CM可以电连接到第二像素电路PC2。例如，连接电极CM可以通过第一有机绝缘层OIL1中的接触孔电连接到第一薄膜晶体管TFT1。
参照图7，下部导电层LCL可以布置在第一无机绝缘层115上。在实施例中，下部导电层LCL可以布置在第一无机绝缘层115与第二无机绝缘层117之间。在实施例中，下部导电层LCL可以包括下部线LWL。
中间导电图案MCP可以布置在下部导电层LCL上。在实施例中，中间导电图案MCP可以布置在下部线LWL上。在实施例中，中间导电图案MCP可以直接连接到下部导电层LCL。在一些实施例中，中间导电图案MCP可以直接布置在下部导电层LCL上。因此，可以减少用于制造显示面板10的掩模的数量。
在实施例中，第二半导体层Act2和中间导电图案MCP可以包括相同的材料。例如，第二半导体层Act2和中间导电图案MCP中的每一个可以包括氧化物半导体。在这种情况下，可以同时形成第二半导体层Act2和中间导电图案MCP，并且可以减少用于制造显示面板10的掩模的数量。
第二无机绝缘层117可以覆盖第二半导体层Act2和中间导电图案MCP。在实施例中，第二无机绝缘层117可以包括与中间导电图案MCP重叠的接触孔117CNT。另外，第二无机绝缘层117可以包括与第二半导体层Act2重叠的接触孔。可以省略中间导电图案MCP。在这种情况下，下部导电层LCL可以通过接触孔117CNT暴露。当接触孔117CNT形成在第二无机绝缘层117中时，布置在下部导电层LCL上的中间导电图案MCP可以防止或减少对下部导电层LCL的损坏。
作为多个显示元件的多个有机发光二极管可以布置在有机绝缘层OIL上。在实施例中，多个有机发光二极管可以包括作为多个第一显示元件的多个第一有机发光二极管OLED1。多个第一有机发光二极管OLED1中的每一个可以包括像素电极211、中间层212和对电极213。
多个第一有机发光二极管OLED1(例如，至少两个第一有机发光二极管OLED1)可以电连接到下部导电层LCL。在实施例中，像素电极211可以通过中间连接电极MCM电连接到下部导电层LCL。中间连接电极MCM和连接电极CM可以包括相同的材料。在实施例中，中间导电图案MCP可以布置在中间连接电极MCM与下部导电层LCL之间。中间连接电极MCM可以通过第二无机绝缘层117中的接触孔117CNT电连接到中间导电图案MCP。
多个第一有机发光二极管OLED1中的一个可以通过下部线LWL电连接到多个第一有机发光二极管OLED1中的另一个。多个第一有机发光二极管OLED1中的一个和多个第一有机发光二极管OLED1中的另一个可以电连接到相同的像素电路，例如，一个第二像素电路PC2。因此，可以以相同方式实现多个第一有机发光二极管OLED1中的一个和多个第一有机发光二极管OLED1中的另一个。
像素限定层215可以具有与像素电极211重叠的开口215OP。在实施例中，作为多个显示元件的多个有机发光二极管可以包括多个像素电极211，并且像素限定层215可以具有与多个像素电极211重叠的多个开口215OP。
参照图8，上部导电层UCL可以布置在有机绝缘层OIL上。在实施例中，上部导电层UCL可以布置在有机绝缘层OIL与像素限定层215之间。
作为多个显示元件的多个有机发光二极管可以布置在有机绝缘层OIL上。在实施例中，多个有机发光二极管可以包括作为多个第二显示元件的多个第二有机发光二极管OLED2。多个第二有机发光二极管OLED2中的每一个可以包括像素电极211、中间层212和对电极213。
多个第二有机发光二极管OLED2(例如，至少两个第二有机发光二极管OLED2)可以电连接到上部导电层UCL。在实施例中，上部导电层UCL可以包括上部线UWL。在实施例中，多个第二有机发光二极管OLED2中的一个可以通过上部线UWL电连接到多个第二有机发光二极管OLED2中的另一个。因此，多个第二有机发光二极管OLED2中的一个和多个第二有机发光二极管OLED2中的另一个可以以相同的方式实现。
多个像素电极211中的一个可以至少部分地覆盖上部线UWL的一侧，并且多个像素电极211中的另一个可以至少部分地覆盖上部线UWL的另一侧。例如，上部线UWL可以连接到多个像素电极211中的一个和多个像素电极211中的另一个。在实施例中，上部线UWL可以与像素限定层215中的开口215OP不重叠。在另一实施例中，上部线UWL可以与像素限定层215中的开口215OP重叠。
在实施例中，像素电极211的至少一部分可以覆盖上部线UWL以防止或减少上部线UWL与中间层212之间的短路。在本实施例中，像素电极211设置在上部线UWL与中间层212之间以覆盖上部线UWL的边缘，可以防止或减少上部线UWL与中间层212之间的短路。
在实施例中，像素电极211可以直接连接到上部导电层UCL。在一些实施例中，像素电极211可以直接布置在上部导电层UCL上。因此，可以减少用于制造显示面板10的掩模的数量。
再次参照图7和图8，下部线LWL可以布置在基底100与有机绝缘层OIL之间，并且上部线UWL可以布置在有机绝缘层OIL上。在实施例中，下部线LWL和上部线UWL可以至少部分地彼此重叠，例如，下部线LWL和上部线UWL可以彼此交叉。即使当下部线LWL和上部线UWL彼此交叉时，线之间也不会发生短路。另外，下部线LWL的布置和上部线UWL的布置的自由度可以增加。
图9是示意性地示出沿着线E-E'截取的图6中的显示面板10的截面图。在图9中，与图6至图8的附图标记相同的附图标记表示相同的元件，并且将省略多余的描述。
参照图9，显示面板10可以包括基底100、绝缘层IL、第一像素电路PC1、作为显示元件的有机发光二极管、下部线LWL(参见图6)和上部线UWL。基底100可以包括第一区域AR1和第二区域AR2。第二区域AR2可以与第一区域AR1相邻布置。绝缘层IL可以包括无机绝缘层IIL和有机绝缘层OIL。第一像素电路PC1可以布置在第二区域AR2中并且可以包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和存储电容器Cst。第一像素电路PC1可以与第一区域AR1不重叠。换言之，第一像素电路PC1可以布置在第二区域AR2中。因此，第一区域AR1中的显示面板10的透光率可以增加。
无机绝缘层IIL可以布置在基底100上。在实施例中，无机绝缘层IIL可以包括缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第一无机绝缘层115、第二无机绝缘层117和层间绝缘层119。
有机绝缘层OIL可以布置在无机绝缘层IIL上。在实施例中，有机绝缘层OIL可以布置在基底100上。有机绝缘层OIL可以包括第一有机绝缘层OIL1和第二有机绝缘层OIL2。
在实施例中，连接电极CM可以布置在第一有机绝缘层OIL1与第二有机绝缘层OIL2之间。连接电极CM可以电连接到第一像素电路PC1。例如，连接电极CM可以通过第一有机绝缘层OIL1中的接触孔电连接到第一薄膜晶体管TFT1。
下部导电层LCL可以布置在第一无机绝缘层115上。在实施例中，下部导电层LCL可以布置在第一无机绝缘层115与第二无机绝缘层117之间。
作为多个显示元件的多个有机发光二极管可以布置在有机绝缘层OIL上。在实施例中，多个有机发光二极管可以布置在第一区域AR1和第二区域AR2中。在实施例中，多个有机发光二极管可以包括作为多个第一显示元件的多个第一有机发光二极管OLED1。在实施例中，多个有机发光二极管可以包括作为多个第三显示元件的多个第三有机发光二极管OLED3。
在第一区域AR1中，多个显示元件中的一个可以电连接到多个显示元件中的另一个。在实施例中，在第一区域AR1中，多个第一有机发光二极管OLED1中的一个可以通过上部线UWL电连接到多个第一有机发光二极管OLED1中的另一个。
像素限定层215可以具有与像素电极211重叠的开口215OP。在实施例中，作为多个显示元件的多个有机发光二极管可以包括多个像素电极211，并且像素限定层215可以具有与多个像素电极211重叠的多个开口215OP。
上部导电层UCL可以布置在有机绝缘层OIL上。在实施例中，上部导电层UCL可以布置在有机绝缘层OIL与像素限定层215之间。
下部导电层LCL和上部导电层UCL中的至少一个可以包括连接线CWL。在实施例中，下部导电层LCL可以包括第一连接线CWL1(参见图6)。在这种情况下，第一连接线CWL1和下部线LWL(参见图6)可以布置在相同的层上。第一连接线CWL1和下部线LWL可以布置在第一无机绝缘层115与第二无机绝缘层117之间。在另一实施例中，上部导电层UCL可以包括第二连接线CWL2(参见图6)。在这种情况下，第二连接线CWL2和上部线UWL可以布置在相同的层上。第二连接线CWL2和上部线UWL可以布置在有机绝缘层OIL与像素限定层215之间。换言之，连接线CWL可以与下部线和上部线UWL中的一者布置在相同的层上。在另一实施例中，下部导电层LCL和上部导电层UCL可以分别包括第一连接线CWL1和第二连接线CWL2。
连接线CWL可以将第一像素电路PC1和作为布置在第一区域AR1中的显示元件的有机发光二极管彼此电连接。连接线CWL可以从第一区域AR1延伸到第二区域AR2并且可以与第一区域AR1和第二区域AR2重叠。在实施例中，连接线CWL可以从电连接到第一像素电路PC1的连接电极CM延伸到第一区域AR1。连接线CWL可以包括透明导电材料。因此，第一区域AR1中的显示面板10的透光率可以很大。
在实施例中，当下部导电层LCL包括连接线CWL时，中间导电图案MCP可以布置在连接线CWL与连接电极CM之间。在实施例中，中间导电图案MCP可以布置在连接线CWL与中间连接电极MCM之间。在实施例中，当上部导电层UCL包括连接线CWL时，像素电极211的至少一部分可以覆盖连接线CWL。
图10A至图10L是示出根据实施例的制造显示装置1(参见图1)的方法的截面图。在图10A至图10L中，与图9的附图标记相同的附图标记表示相同的元件，并且将省略多余的描述。
参照图10A，可以制备显示基底DS。显示基底DS可以是制造中的显示面板10(参见图2)或显示装置1(参见图1)。在实施例中，显示基底DS可以包括基底100、第一半导体层Act1、第一栅极电极GE1和第一无机绝缘层115。在实施例中，显示基底DS可以包括基底100、底部屏蔽层BSL、缓冲层111、第一半导体层Act1、第一栅极绝缘层112、第一栅极电极GE1、第二栅极绝缘层113、存储电容器Cst、底部栅极电极BGE和第一无机绝缘层115。
基底100可以包括第一区域AR1和第二区域AR2。第二区域AR2可以与第一区域AR1相邻布置。底部屏蔽层BSL可以布置在第二区域AR2中并且可以不布置在第一区域AR1中。缓冲层111可以覆盖底部屏蔽层BSL。
第一半导体层Act1可以布置在基底100上。在实施例中，第一半导体层Act1可以与第二区域AR2重叠，但是可以与第一区域AR1不重叠。在实施例中，第一半导体层Act1可以布置在缓冲层111上。第一栅极绝缘层112可以覆盖第一半导体层Act1。
第一栅极电极GE1可以布置为与第一半导体层Act1重叠。在实施例中，第一栅极电极GE1可以布置在第一栅极绝缘层112上。第二栅极绝缘层113可以覆盖第一栅极电极GE1。
存储电容器Cst的上电极CE2可以布置在第二栅极绝缘层113上。第一栅极电极GE1可以在平面图中与上电极CE2重叠并且可以用作存储电容器Cst的下电极CE1。在实施例中，底部栅极电极BGE可以布置在第二栅极绝缘层113上。在实施例中，上电极CE2和底部栅极电极BGE可以形成在相同的层上，包括彼此相同的材料并且同时形成。
第一无机绝缘层115可以覆盖上电极CE2。在实施例中，第一无机绝缘层115可以覆盖第一栅极电极GE1。在实施例中，第一无机绝缘层115可以布置在上电极CE2和底部栅极电极BGE上。
参照图10B至图10D，下部导电层LCL可以提供在第一无机绝缘层115上。
参照图10B，可以在第一无机绝缘层115上提供包括导电材料的第一层L1。在实施例中，可以在整个第一无机绝缘层115上提供第一层L1。在实施例中，可以使用溅射法形成第一层L1。导电材料可以包括透明导电材料。在实施例中，导电材料可以包括TCO。例如，导电材料可以包括导电氧化物，诸如ITO、IZO、ZnO、In2O3、IGO或AZO。
参照图10C和图10D，可以将第一层L1图案化。在实施例中，可以在第一层L1上形成第一光刻胶图案，并且可以对第一层L1进行湿法蚀刻。然后，可以在显影工艺中去除第一光刻胶图案。
然后，可以将第一层L1固化。因此，第一层L1可以结晶，从而形成下部导电层LCL。
参照图10E和图10F，可以在第一无机绝缘层115上提供第二半导体层Act2，并且可以在下部导电层LCL上提供中间导电图案MCP。
首先，可以在第一无机绝缘层115和下部导电层LCL上提供包括氧化物半导体的第二层L2。第二层L2可以提供在整个第一无机绝缘层115和整个下部导电层LCL上。第二层L2可以直接连接到下部导电层LCL上。在一些实施例中，第二层L2可以直接形成在下部导电层LCL上。例如，第二层L2可以包括Zn氧化物类材料，诸如Zn氧化物、In-Zn氧化物或Ga-In-Zn氧化物等。在一些实施例中，第二层L2可以包括在ZnO中分别含有In、Ga或Sn的IGZO半导体、ITZO半导体或IGTZO半导体。
然后，可以将第二层L2图案化。在实施例中，可以同时形成第二半导体层Act2和中间导电图案MCP。在实施例中，可以在第二层L2上形成第二光刻胶图案，并且可以对第二层L2进行湿法蚀刻。然后，可以在显影工艺中去除第二光刻胶图案。因此，第二半导体层Act2和中间导电图案MCP可以包括相同的材料。
下部导电层LCL可以通过在湿法蚀刻之后固化而结晶。因此，即使当第二层L2被湿蚀刻时，下部导电层LCL也不可能由于选择性而被蚀刻或损坏。因此，可以不需要在下部导电层LCL与第二层L2之间形成额外的绝缘层，并且可以减少用于制造显示装置的掩模的数量。
参照图10G，第二无机绝缘层117可以提供在第二半导体层Act2和中间导电图案MCP上。在实施例中，线WL和第二栅极电极GE2可以提供在第二无机绝缘层117上。第二栅极电极GE2可以与第二半导体层Act2重叠。
然后，可以形成层间绝缘层119。层间绝缘层119可以覆盖线WL和第二栅极电极GE2，并且可以提供在第二无机绝缘层117上。
在实施例中，可以提供暴露第一半导体层Act1的接触孔。在实施例中，可以通过提供在第一栅极绝缘层112、第二栅极绝缘层113、第一无机绝缘层115、第二无机绝缘层117和层间绝缘层119中的接触孔暴露第一半导体层Act1。
参照图10H，暴露中间导电图案MCP的接触孔117CNT可以提供在第二无机绝缘层117和层间绝缘层119中。在实施例中，中间导电图案MCP可以通过第二无机绝缘层117和层间绝缘层119中的接触孔117CNT暴露。在本实施例中，中间导电图案MCP与第二无机绝缘层117中的接触孔117CNT重叠，并且因此可以防止或减少对下部导电层LCL的损坏。
在实施例中，通过其暴露第二半导体层Act2的接触孔可以提供在第二无机绝缘层117和层间绝缘层119中。在实施例中，第二半导体层Act2可以通过第二无机绝缘层117和层间绝缘层119中的接触孔暴露。在实施例中，可以同时形成暴露第二半导体层Act2的接触孔和暴露中间导电图案MCP的接触孔117CNT。
参照图10I，可以提供第一源极电极SE1、第一漏极电极DE1、第二源极电极SE2和第二漏极电极DE2。第一源极电极SE1和第一漏极电极DE1可以电连接到第一半导体层Act1。第二源极电极SE2和第二漏极电极DE2可以电连接到第二半导体层Act2。
然后，可以形成有机绝缘层OIL。有机绝缘层OIL可以提供在第一源极电极SE1、第一漏极电极DE1、第二源极电极SE2和第二漏极电极DE2上。在实施例中，有机绝缘层OIL可以提供在第二半导体层Act2和中间导电图案MCP上。有机绝缘层OIL可以包括第一有机绝缘层OIL1和第二有机绝缘层OIL2。
在实施例中，第一有机绝缘层OIL1可以提供在层间绝缘层119上。第一有机绝缘层OIL1可以提供在第一源极电极SE1、第一漏极电极DE1、第二源极电极SE2上以及第二漏极电极DE2上。
然后，连接电极CM和中间连接电极MCM可以提供在第一有机绝缘层OIL1上。连接电极CM可以电连接到第一像素电路PC1。在实施例中，连接电极CM可以电连接到第一源极电极SE1或第一漏极电极DE1。
连接电极CM可以电连接到下部导电层LCL。在实施例中，连接电极CM可以通过中间导电图案MCP电连接到下部导电层LCL。连接电极CM可以通过第二无机绝缘层117、层间绝缘层119和第一有机绝缘层OIL1中的接触孔电连接到下部导电层LCL。
中间连接电极MCM可以电连接到下部导电层LCL。在实施例中，中间连接电极MCM可以通过中间导电图案MCP电连接到下部导电层LCL。中间连接电极MCM可以通过第二无机绝缘层117、层间绝缘层119和第一有机绝缘层OIL1中的接触孔117CNT(参见图10H)电连接到下部导电层LCL。
然后，可以形成第二有机绝缘层OIL2。第二有机绝缘层OIL2可以覆盖连接电极CM和中间连接电极MCM。在实施例中，第二有机绝缘层OIL2可以包括暴露中间连接电极MCM或连接电极CM的接触孔。
参照图10J，上部导电层UCL可以提供在有机绝缘层OIL上。在实施例中，上部导电层UCL和下部导电层LCL可以至少部分地彼此重叠。
上部导电层UCL可以形成为类似于下部导电层LCL。在实施例中，可以在有机绝缘层OIL上提供包括导电材料的第三层。第三层可以使用溅射法形成。导电材料可以包括透明导电材料。在实施例中，导电材料可以包括TCO。例如，导电材料可以包括导电氧化物，诸如ITO、IZO、ZnO、In2O3、IGO或AZO。
然后，可以将第三层图案化。在实施例中，可以在第三层上形成第三光刻胶图案，并且可以对第三层进行湿法蚀刻。然后，可以在显影工艺期间去除第三光刻胶图案。
然后，可以将第三层固化。因此，第三层结晶，从而形成上部导电层UCL。
参照图10K，可以提供至少部分地覆盖上部导电层UCL的像素电极211。在实施例中，可以在形成上部导电层UCL之后形成像素电极211。在实施例中，可以提供多个像素电极211。
在实施例中，像素电极211可以布置在第一区域AR1和第二区域AR2中的一个中。例如，像素电极211可以布置在第一区域AR1中。在另一示例中，像素电极211可以布置在第二区域AR2中。在另一示例中，多个像素电极211可以布置在第一区域AR1和第二区域AR2中。
在实施例中，可以提供覆盖有机绝缘层OIL和上部导电层UCL的第四层。第四层可以包括导电氧化物，诸如ITO、IZO、ZnO、In2O3、IGO或AZO。在另一实施例中，第四层可以包括反射层，该反射层包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或它们的任何化合物。在另一实施例中，第四层还可以包括在反射层上方或下方的包含ITO、IZO、ZnO或In2O3的层。
然后，可以将第四层图案化，并且可以形成多个像素电极211。上部导电层UCL可以将多个像素电极211中的一个和多个像素电极211中的另一个彼此电连接。在实施例中，多个像素电极211中的一个可以至少部分地覆盖上部导电层UCL的一侧。多个像素电极211中的另一个可以至少部分地覆盖上部导电层UCL的另一侧。换言之，上部导电层UCL可以包括将多个像素电极211中的一个和多个像素电极211中的另一个彼此电连接的上部线UWL。
在实施例中，可以同时形成多个像素电极211。在实施例中，可以在第四层上提供第四光刻胶图案并且可以对第四层进行湿法蚀刻。然后，可以在显影工艺期间去除第四光刻胶图案。
上部导电层UCL可以通过在湿法蚀刻之后固化而结晶。因此，即使当第四层被湿蚀刻时，上部导电层UCL也不可能由于选择性而被蚀刻或损坏。因此，可以不需要在上部导电层UCL与第四层之间形成额外的绝缘层，并且可以减少用于制造显示装置的掩模的数量。
参照图10L，可以提供覆盖像素电极211和上部导电层UCL的像素限定层215，像素限定层215包括与像素电极211重叠的开口215OP。在实施例中，上部导电层UCL可以布置在有机绝缘层OIL与像素限定层215之间。在实施例中，像素限定层215可以包括可以分别与多个像素电极211重叠的多个开口215OP。
然后，可以形成中间层212。在实施例中，可以使用气相沉积法形成中间层212。在实施例中，可以使用丝网印刷、喷墨印刷和激光热成像中的至少一种来形成中间层212。在本实施例中，上部导电层UCL布置在像素电极211下方，并且因此可以防止或减少中间层212与上部导电层UCL之间的短路。
然后，可以形成对电极213。在实施例中，对电极213可以提供在整个基底100上。像素电极211、中间层212和对电极213可以构成有机发光二极管。例如，像素电极211、中间层212和对电极213可以构成第一有机发光二极管OLED1或第三有机发光二极管OLED3。在实施例中，多个第一有机发光二极管OLED1中的一个和多个第一有机发光二极管OLED1中的另一个可以彼此电连接。
在实施例中，下部导电层LCL和上部导电层UCL中的至少一个可以包括从第一区域AR1延伸到第二区域AR2的连接线CWL。例如，下部导电层LCL可以包括从第一区域AR1延伸到第二区域AR2的连接线CWL。在另一实施例中，上部导电层UCL可以包括从第一区域AR1延伸到第二区域AR2的连接线CWL。在另一示例中，下部导电层LCL和上部导电层UCL中的每一个可以包括从第一区域AR1延伸到第二区域AR2的连接线CWL。在这种情况下，布置在第二区域AR2中的第一像素电路PC1和布置在第一区域AR1中的第一有机发光二极管OLED1可以彼此电连接。因此，制造的显示面板10(参见图2)或显示基底DS可以在第一区域AR1中保持高透光率，并且可以显示图像。
在本实施例中，多个第一有机发光二极管OLED1中的一个和多个第一有机发光二极管OLED1中的另一个可以彼此电连接。例如，多个第一有机发光二极管OLED1中的一个和多个第一有机发光二极管OLED1中的另一个可以通过上部线UWL或下部线LWL彼此电连接。因此，作为多个显示元件的多个有机发光二极管可以使用少量像素电路来发射光。
如上所述，在根据本公开的实施例的显示装置中，下部导电层和上部导电层彼此间隔开，有机绝缘层插入下部导电层与上部导电层之间，因此防止下部导电层与上部导电层之间的干扰，并且增加第一显示元件的数量和第二显示元件的数量。因此，可以增加分辨率。另外，可以减少显示装置中的像素电路的数量，并且因此可以保持高透射率。
在根据本公开的实施例的制造显示装置的方法中，第二半导体层提供在第一无机绝缘层上，并且中间导电图案提供在下部导电层上。因此，可以简化制造工艺。另外，中间导电图案可以防止或减少对下部导电层的损坏，并且可以改善制造的显示装置的可靠性。
应当理解，本文中描述的实施例应当仅被认为是描述性的，而不是为了限制的目的。每个实施例中的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。尽管已经参照附图描述了一个或多个实施例，但本领域普通技术人员将理解，在不背离由所附权利要求限定的精神和范围的情况下，可以对其中的形式和细节进行各种改变。

Claims (20)

1.一种显示装置，其中，所述显示装置包括：
基底；
有机绝缘层，布置在所述基底上；
多个显示元件，布置在所述有机绝缘层上，并且包括多个第一显示元件和多个第二显示元件；
下部线，布置在所述基底与所述有机绝缘层之间，并且将所述多个第一显示元件中的一个与所述多个第一显示元件中的另一个彼此电连接；以及
上部线，布置在所述有机绝缘层上，并且将所述多个第二显示元件中的一个与所述多个第二显示元件中的另一个彼此电连接。
2.根据权利要求1所述的显示装置，其中，所述下部线和所述上部线在平面图中彼此交叉。
3.根据权利要求1所述的显示装置，其中，所述显示装置还包括：
第一薄膜晶体管，布置在所述基底上，并且包括第一半导体层和与所述第一半导体层重叠的第一栅极电极，所述第一半导体层包括硅半导体；
第一无机绝缘层，覆盖所述第一栅极电极；
第二薄膜晶体管，布置在所述第一无机绝缘层上，并且包括第二半导体层和与所述第二半导体层重叠的第二栅极电极，所述第二半导体层包括氧化物半导体；以及
第二无机绝缘层，布置在所述第二半导体层与所述第二栅极电极之间，
其中，所述下部线布置在所述第一无机绝缘层与所述第二无机绝缘层之间。
4.根据权利要求3所述的显示装置，其中，所述显示装置还包括布置在所述下部线与所述第二无机绝缘层之间的中间导电图案，
其中，所述第二无机绝缘层包括与所述中间导电图案重叠的接触孔。
5.根据权利要求4所述的显示装置，其中，所述中间导电图案和所述第二半导体层包括相同的材料。
6.根据权利要求1所述的显示装置，其中，所述多个显示元件包括多个像素电极，
其中，所述显示装置还包括覆盖所述上部线的像素限定层，所述像素限定层包括与所述多个像素电极重叠的多个开口，并且
其中，所述多个像素电极中的一个至少部分地覆盖所述上部线的一侧，并且所述多个像素电极中的另一个至少部分地覆盖所述上部线的另一侧。
7.根据权利要求1所述的显示装置，其中，所述多个显示元件构成发射彼此不同的波长的光的第一子像素、第二子像素和第三子像素，
其中，所述第二子像素布置在虚拟四边形的中心处，
其中，所述第一子像素和所述第三子像素分别布置在所述虚拟四边形的顶点处，并且
其中，所述多个显示元件中的一个和所述多个显示元件中的另一个分别构成所述第一子像素、所述第二子像素和所述第三子像素中的一个。
8.根据权利要求1所述的显示装置，其中，所述显示装置还包括电连接到所述多个显示元件的像素电路，
其中，所述基底包括第一区域和与所述第一区域相邻布置的第二区域，
其中，所述多个显示元件布置在所述第一区域和所述第二区域中，并且
其中，所述像素电路布置在所述第二区域中。
9.根据权利要求8所述的显示装置，其中，所述显示装置还包括与所述下部线和所述上部线中的一者布置在相同的层上的连接线，
其中，所述多个第一显示元件和所述多个第二显示元件布置在所述第一区域中，并且
其中，所述连接线包括透明导电材料并且从所述第一区域延伸到所述第二区域。
10.根据权利要求8所述的显示装置，其中，所述显示装置还包括与所述第一区域重叠的组件。
11.一种制造显示装置的方法，其中，所述方法包括：
制备显示基底，所述显示基底包括基底、布置在所述基底上的包含硅的第一半导体层、与所述第一半导体层重叠的第一栅极电极以及覆盖所述第一栅极电极的第一无机绝缘层；
在所述第一无机绝缘层上形成下部导电层；
在所述第一无机绝缘层上形成第二半导体层，并且在所述下部导电层上形成中间导电图案；
在所述第二半导体层和所述中间导电图案上形成有机绝缘层；
在所述有机绝缘层上形成上部导电层；以及
形成至少部分地覆盖所述上部导电层的像素电极。
12.根据权利要求11所述的方法，其中，在形成所述上部导电层之后形成所述像素电极。
13.根据权利要求11所述的方法，其中，所述下部导电层的形成包括：
在所述第一无机绝缘层上形成第一层，所述第一层包括导电材料；
将所述第一层图案化；并且
将所述第一层固化。
14.根据权利要求13所述的方法，其中，在所述第一无机绝缘层上形成所述第二半导体层和在所述下部导电层上形成所述中间导电图案包括：
在所述第一无机绝缘层和所述下部导电层上形成第二层，所述第二层包括氧化物半导体；以及
将所述第二层图案化。
15.根据权利要求14所述的方法，其中，所述第二半导体层和所述中间导电图案包括相同的材料。
16.根据权利要求11所述的方法，其中，所述方法还包括：
在所述第二半导体层和所述中间导电图案上形成第二无机绝缘层；以及
在所述第二无机绝缘层中形成接触孔，所述接触孔暴露所述中间导电图案。
17.根据权利要求11所述的方法，其中，所述方法还包括：
形成覆盖所述像素电极和所述上部导电层的像素限定层，所述像素限定层包括与所述像素电极重叠的开口。
18.根据权利要求11所述的方法，其中，所述像素电极提供为多个，并且
所述上部导电层电连接所述多个像素电极中的一个和所述多个像素电极中的另一个。
19.根据权利要求11所述的方法，其中，所述基底包括第一区域和与所述第一区域相邻布置的第二区域，
其中，所述像素电极布置在所述第一区域和所述第二区域中的任意一个中，并且
其中，所述第一半导体层和所述第二半导体层布置在所述第二区域中。
20.根据权利要求19所述的方法，其中，所述像素电极布置在所述第一区域中，并且
其中，所述下部导电层和所述上部导电层中的至少一个包括从所述第一区域延伸到所述第二区域的连接线。
CN202210391923.9A 2021-04-15 2022-04-14 显示装置和制造显示装置的方法 Pending CN115224081A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210049074A KR20220143207A (ko) 2021-04-15 2021-04-15 표시 장치 및 표시 장치의 제조방법
KR10-2021-0049074 2021-04-15

Publications (1)

Publication Number Publication Date
CN115224081A true CN115224081A (zh) 2022-10-21

Family

ID=83602826

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210391923.9A Pending CN115224081A (zh) 2021-04-15 2022-04-14 显示装置和制造显示装置的方法
CN202220865285.5U Active CN217933800U (zh) 2021-04-15 2022-04-14 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202220865285.5U Active CN217933800U (zh) 2021-04-15 2022-04-14 显示装置

Country Status (3)

Country Link
US (1) US20220336564A1 (zh)
KR (1) KR20220143207A (zh)
CN (2) CN115224081A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
KR102373566B1 (ko) * 2016-09-23 2022-03-14 삼성디스플레이 주식회사 표시 장치
KR102465376B1 (ko) * 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102652448B1 (ko) * 2018-03-13 2024-03-29 삼성디스플레이 주식회사 디스플레이 장치
KR102538000B1 (ko) * 2018-03-29 2023-05-31 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
CN217933800U (zh) 2022-11-29
US20220336564A1 (en) 2022-10-20
KR20220143207A (ko) 2022-10-25

Similar Documents

Publication Publication Date Title
US11088232B2 (en) Display device
US11758775B2 (en) Display apparatus and method of manufacturing the same
US11785792B2 (en) Display apparatus having transmission area and method of manufacturing the same
US11653533B2 (en) Display device
CN111755483A (zh) 有机发光显示设备
KR20200133095A (ko) 유기발광표시장치
US11889720B2 (en) Display apparatus including a groove disposed in the middle area while surrounding the first hole in the transmission area
KR20210005455A (ko) 디스플레이 장치 및 그 제조 방법
KR102627224B1 (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN217134378U (zh) 显示面板和包括该显示面板的显示装置
US11495650B2 (en) Display apparatus
CN217933800U (zh) 显示装置
CN218277721U (zh) 显示设备
EP4355058A1 (en) Display apparatus
US20230371328A1 (en) Display device
US20240138184A1 (en) Display apparatus and method of manufacturing the same
CN220342748U (zh) 显示装置
US20220123078A1 (en) Display apparatus and method of manufacturing the same
US20230320152A1 (en) Display apparatus
KR20230160698A (ko) 표시 장치
KR20230147801A (ko) 표시장치
KR20220002792A (ko) 디스플레이 장치와, 이의 제조방법
KR20240020362A (ko) 표시 장치 및 표시 장치의 제조방법
KR20220106261A (ko) 표시 장치 및 그 제조 방법
KR20210153808A (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination