CN115223925A - 存储单元及其阵列和制备方法 - Google Patents

存储单元及其阵列和制备方法 Download PDF

Info

Publication number
CN115223925A
CN115223925A CN202110427556.9A CN202110427556A CN115223925A CN 115223925 A CN115223925 A CN 115223925A CN 202110427556 A CN202110427556 A CN 202110427556A CN 115223925 A CN115223925 A CN 115223925A
Authority
CN
China
Prior art keywords
transistor
active
gate structure
structures
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110427556.9A
Other languages
English (en)
Inventor
王宪程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Pengxin Microintegrated Circuit Manufacturing Co ltd
Original Assignee
Guangzhou Integrated Circuit Technology Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Integrated Circuit Technology Research Institute Co ltd filed Critical Guangzhou Integrated Circuit Technology Research Institute Co ltd
Priority to CN202110427556.9A priority Critical patent/CN115223925A/zh
Publication of CN115223925A publication Critical patent/CN115223925A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

本发明公开了一种存储单元及其阵列和制备方法，存储单元包括：设置有源结构和栅极结构的多个晶体管；位于所述多个晶体管上方的处于同一高度的相互隔开的多个区域金属层；连接晶体管和区域金属层的多个导电插塞，部分或全部的所述导电插塞采用一连续的联接构件，以实现所述栅极结构和/或有源结构与对应的区域金属层的电连接；本发明采用单一的联接构件，节省了传统接触构件和导通构件的错位面积，进一步地，提供8管的存储单元中四个晶体管共用第三栅极结构作为晶体管栅极结构并形成连通，第六接触构件与三对晶体管(T2和T6、T3和T7、T4和T8)共用的有源结构区连接，第六接触构件可作为数据节点，以实现6个晶体管之间的数据传输。

Description

存储单元及其阵列和制备方法
技术领域
本发明涉及半导体领域，尤其涉及一种存储单元及其阵列和制备方法。
背景技术
随着半导体器件的微细化和高集成化，小尺寸的加工窗口、关键尺寸均匀性(CDU)的控制、交叠区域偏差(OVL)的控制、采用过多掩模等问题已经逐渐成为量产的瓶颈。
在现有技术中，半导体器件的连接结构一般为，衬底层经由接触构件连接至其上方的金属层，以及通过导通构件形成与金属层之间的连接。特别地，在大批量的半导体制造中，所涉及的结构设计包括连接有源区域的金属导件(MD，metal to diffusion)、连接栅极区域的金属导件(MP，metal to poly)、接触构件-导通构件的连接(VC，via-contact)和间隔件(CMD，cutMD)等等。
一般存储结构在厚度方向上分为多层结构。该多层结构分为阵列排布的多个存储单元，任意相互邻接的两个存储单元关于邻接面镜像。参考图1，每一存储单元包括：
基体，基体具体包括：衬底层11’、阻挡层14’、介质层15’、终止层16’，衬底层11’上设有有源结构12’和栅极结构13’，阻挡层14’抵接栅极结构13’的侧壁并覆盖衬底层11’的位于栅极结构13’之间的部分的上表面以及有源结构12’的上表面，所述阻挡层14’与栅极结构13’高度平齐，所述阻挡层14’向内凹陷形成位于栅极结构13’之间的凹槽，介质层15’填充所述凹槽且与栅极结构13’高度平齐，终止层16’覆盖在栅极结构13’、阻挡层14’、介质层15’的上方；
介质层21’，形成于终止层16’上方；
停止层212’，形成于介质层21’上方；
介质层22’，形成于停止层212’上方；
金属层4’，形成于介质层22’的上方；
接触构件3’和导通构件5’，用于实现栅极结构13’或者有源结构12’与金属层4’的连通，导通构件5’是贯穿介质层22’和停止层4’后与接触构件3’连通。接触构件3’包括三种，一种是连接栅极结构13’和导通构件5’，该种接触构件3’是贯穿介质层21’、终止层16’后与栅极结构13’抵接；第二种接触构件3’是连接有源结构12和导通构件5’，该种接触构件3’是贯穿介质层21’、终止层16’、介质层15’、阻挡层14’后与有源结构12’抵接；第三种是是毗连结构，同时实现栅极结构13’、有源结构12’与导通构件5’的连通，该种接触构件是贯穿介质层21’、终止层16’后，部分直接与栅极结构13’接触，另一部分继续贯穿介质层15’、阻挡层14’后与有源结构12’接触。
上述器件的缺陷是，容易出现接触构件和导通构件偏移或错位现象，而且随着现在技术发展往小型化发展趋势，偏移问题愈演愈严重。二者的错位，一是导致形成的器件关键尺寸存在偏差且均匀性较差，二是错位的构件造成较大的寄生电容。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种存储单元及其阵列和制备方法。
本发明解决其技术问题所采用的技术方案是：
一方面，构造一种存储单元，包括：
设置有源结构和栅极结构的多个晶体管；
位于所述多个晶体管上方的处于同一高度的相互隔开的多个区域金属层；
连接晶体管和区域金属层的多个导电插塞，部分或全部的所述导电插塞采用一连续的联接构件，以实现所述栅极结构和/或有源结构与对应的区域金属层的电连接。
二方面，构造一种存储单元阵列，包括阵列排布的多个存储单元，任意相互邻接的两个存储单元关于邻接面镜像。
三方面，构造一种存储单元的制备方法，所述方法包括，通过以下步骤形成存储单元的各层结构：
步骤一，提供一基体，所述基体衬底层，衬底层包括设置有源结构和栅极结构的多个晶体管；
步骤二，在所述基体上方淀积形成第一介质层；
步骤三，形成联接构件，包括：开设一次性贯穿所述第一介质层的用于暴露所述栅极结构或/和有源结构的开口，在开口中淀积导电材料形成连接所述栅极结构或/和有源结构的联接构件；
步骤四，在第一介质层和联接构件上方形成连续的停止层；
步骤五，蚀刻停止层并填充形成多个金属层，该多个金属层均贯穿停止层且彼此隔开，需要与所述金属层连通的栅极结构或/和有源结构经由所述联接构件实现所述金属层的连通。
本发明的存储单元及其阵列和制备方法，具有以下有益效果：本发明可以节省光掩模，应用于生产线上，能够为制程上节省大量光掩模；采用单一的联接构件实现金属层与栅极结构的联接，降低出现错位的可能性，因为中段制程过程中，往往需要使用大量光掩模，容易出现多次错位问题，制程窗口小，而每节省一次光掩模，则可以避免产生一次错位的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图：
图1是现有的半导体器件的剖视图；
图2是有源区的分布示意图；
图3是栅极结构的分布示意图；
图4是有源结构的分布示意图；
图5是接触构件的分布示意图；
图6是导通构件的分布示意图；
图7是联接构件的分布示意图；
图8是金属层的分布示意图；
图9是图8的A-A对应的剖视图；
图10是图8的B-B对应的剖视图；
图11是第二种形式的联接构件的示意图；
图12是第三种形式的联接构件的示意图；
图13是第四种形式的联接构件的示意图；
图14是实施例二中的联接构件和金属层的分布示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的典型实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。需要说明的是，本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
本说明书中使用的“第一”、“第二”等包含序数的术语可用于说明各种构成要素，但是这些构成要素不受这些术语的限定。使用这些术语的目的仅在于将一个构成要素区别于其他构成要素。例如，在不脱离本发明的权利范围的前提下，第一构成要素可被命名为第二构成要素，类似地，第二构成要素也可以被命名为第一构成要素。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明总的思路是：一般存储单元的结构包括晶体管、金属层以及连接晶体管和金属层的导电插塞，以实现器件的电连接。现有技术中，导电插塞采用沿器件水平面的垂直方向依次设置接触构件和导通构件。本发明的思路是将导电插塞设计为连续的联接构件，有两种方案：第一种方案是，连接晶体管和金属层的部分导电插塞用联接构件的方式，剩余则按照原来的接触构件加导通构件的方案。比如说，考虑到制备问题，建议与晶体管的栅极结构连接的导电插塞全部是单个连续的联接构件，其余的与晶体管的有源结构连接的导电插塞全部是沿整个存储单元的厚度方向上下抵接的导通构和接触构件组成，如本发明的实施例一。第二种方案是，所有连接晶体管和金属层的导电插塞都用联接构件，如本发明的实施例二。本发明还相应的设计了一种制备存储单元的方法，如本发明的实施例三。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本发明实施例以及实施例中的技术特征可以相互组合。
实施例一
考虑到实际生产时都是直接生产存储单元阵列，因此本实施例给出的附图实际上是多个存储单元组成的存储单元阵列的附图，多个存储单元在水平面内呈现阵列排布，每一单元在厚度方向上分为多层结构，任意相互邻接的两个单元关于邻接面镜像，所谓邻接面是指的两个单元连接位置处的竖直平面，即相邻单元的各层结构都是镜像的。
其中，每个存储单元包括：设置有源结构和栅极结构的多个晶体管；位于所述多个晶体管上方的处于同一高度的相互隔开的多个区域金属层；连接晶体管和区域金属层的多个导电插塞，部分或全部的所述导电插塞采用一连续的联接构件，以实现所述栅极结构和/或有源结构与对应的区域金属层的电连接。
具体来说，各单元的最底层是一基体，所述基体包括设置栅极结构和有源结构的衬底层。如图2，该图是俯视视角，每幅图示出八个存储单元，相互邻接的两个单元关于邻接面镜像，如图中虚线示意的邻接面的位置，可见图中上下邻接的两个单位单元相对于他们之间的水平虚线镜像，左右邻接的两个单元相对于他们之间的竖直虚线镜像。存储单元阵列中的每个单元呈矩形，这些单元包括在水平面上两个互相垂直的排布方向：左右方向和上下方向，下文我们用X轴、Y轴表示左右方向和上下方向。每一单元内分布沿Y轴方向分开排布的四个有源区，每一个有源区平行于X轴方向且两端沿着X轴方向分别延伸至相邻单元，该四个有源区包括第一有源区AA1、第二有源区AA2、第三有源区AA3和第四有源区AA4。
参考图3，每一单元内分布平行于Y轴的三个栅极结构，该三个栅极结构包括第一栅极结构P1、第二栅极结构P2和第三栅极结构P3，第一栅极结构P1横越第一有源区AA1和第二有源区AA2，第二栅极结构P2横越第三有源区和AA3第四有源区AA4，第一栅极结构P1、第二栅极结构P2两者共线并隔开设置、且两者的远离对方的端部分别沿着Y轴延伸至相邻单元，第三栅极结构P3横越该四个有源区AA1-AA4，第三栅极结构P3与第一栅极结构P1、第二栅极结构P2错开，第三栅极结构P3的两端与相邻单元保持一定的距离。利用栅极结构作为离子注入掩模，在四个有源区的每个栅极结构的两侧注入N型杂质或P型杂质，则形成八组有源结构，参考图4，具体来说：
在第一栅极结构P1的两侧且于第一有源区AA1中形成一组有源结构，以此和与第一有源区AA1重叠的部分第一栅极结构P1构成第一晶体管T1；
在第一栅极结构P1的两侧且于第二有源区AA2中形成一组有源结构，以此和与第二有源区AA2重叠的部分第一栅极结构P1构成第二晶体管T2；
在第二栅极结构P2的两侧且于第三有源区AA3中形成一组有源结构，以此和与第三有源区AA3重叠的部分第二栅极结构P2构成第三晶体管T3；
在第二栅极结构P2的两侧且于第四有源区AA4中形成一组有源结构，以此和与第四有源区AA4重叠的部分第二栅极结构P2构成第四晶体管T4；
在第三栅极结构P3的两侧且于第一有源区AA1中形成一组有源结构，以此和与第一有源区AA1重叠的部分第三栅极结构P3构成第五晶体管T5；
在第三栅极结构P3的两侧且于第二有源区AA2中形成一组有源结构，以此和与第二有源区AA2重叠的部分第三栅极结构P3构成第六晶体管T6；
在第三栅极结构P3的两侧且于第三有源区AA3中形成一组有源结构，以此和与第三有源区AA3重叠的部分第三栅极结构P3构成第七晶体管T7；
在第三栅极结构P3的两侧且于第四有源区AA4中形成一组有源结构，以此和与第四有源区AA4重叠的部分第三栅极结构P3构成第八晶体管T8。
本实施例中，多个导电插塞具体是:三个联接构件SCP1～SCP3,以及六个接触构件C1～C6配合四个导通构件V1-1～V1-4。
参考图5，六个接触构件具体包括：
第一接触构件C1抵接于第一晶体管T1的远离第五晶体管T5一侧的有源结构的上方，且所述第一接触构件C1沿着X轴延伸至相邻的存储单元，实现与相邻单元的晶体管共用。
第二接触构件C2抵接于第六晶体管T6的远离第二晶体管T2一侧的有源结构的上方，且所述第二接触构件C2沿着X轴延伸至相邻的存储单元，实现与相邻单元的晶体管共用；
第三接触构件C3抵接于第三晶体管T3、第四晶体管T4的远离第七晶体管T7、第八晶体管T8一侧的有源结构的上方且横越第三有源区AA3和第四有源区AA4，且所述第三接触构件C3沿着X轴延伸至相邻的存储单元，实现与相邻单元的晶体管共用；
第四接触构件C4抵接于第七晶体管T7、第八晶体管T8的远离第三晶体管T3、第四晶体管T4一侧的有源结构的上方且横越第三有源区AA3和第四有源区AA4，且所述第四接触构件C4分别沿着X轴、Y轴延伸至相邻的存储单元，实现与相邻单元的晶体管共用；
第五接触构件C5在第一晶体管T1与第五晶体管T5之间且位于第一有源区AA1的上方，且所述第五接触构件C5同时连接第一晶体管T1与第五晶体管T5的彼此靠近两个有源结构，所述第五接触构件C5沿着Y轴延伸至相邻的存储单元，实现与相邻单元的晶体管共用；
第六接触构件C6在第二晶体管T2、第三晶体管T3、第四晶体管T4和第六晶体管T6、第七晶体管T7、第八晶体管T8之间且横越第二有源区AA2、第三有源区AA3、第四有源区AA4的上方，且所述第六接触构件C6连接第二晶体管T2和第六晶体管T6之间的彼此靠近的两个有源结构、以及连接第三晶体管T3和第七晶体管T7之间的彼此靠近的两个有源结构、以及连接第四晶体管T4和第八晶体管T8之间的彼此靠近的两个有源结构。
具体的，参考图6，本发明需要与金属层连接的接触构件是C1、C2、C3、C4,因此，在第一接触构件C1的上方形成与之抵接的第一导通构件V1-1,在第二接触构件C2的上方形成与之抵接的第二导通构件V1-2,在第三接触构件C3的特定区域上方形成与之抵接的第三导通构件V1-3,在第四接触构件C4的特定区域上方分形成与之抵接的第四导通构件V1-4。
继续参考图7，具体的：
第一联接构件SCP1在第五晶体管T5的栅极结构上方，且所述第一联接构件SCP1往X轴延伸至与第五接触构件C5连接，以共同形成第一毗连结构；
第二联接构件SCP2在第二晶体管T2的栅极结构上方，且所述第二联接构件SCP2延伸至与第六接触构件C6连接，以共同形成第二毗连结构；
第三联接构件SCP3在第二栅极结构的远离第一栅极结构的一端的上方，且所述第三联接构件SCP3往Y轴方向延伸至相邻的存储单元。
参考图8，具体的，多个金属层包括四个区域金属层M1-1～M1-4，M1-1～M1-4都是在同一层的，具体的：
第一区域金属层M1-1：第一区域金属层M1-1不与同一单元中的其他联接构件连通。具体的，所述第一区域金属层M1-1包括条带部和两个凸出部，条带部沿X轴延伸且两端延伸相邻的存储单元，其中一个凸出部从条带部的靠近第一导通构件V1-1的位置沿Y轴凸出延伸至第一导通构件V1-1上方与其抵接，另一个凸出部从条带部的靠近第二导通构件V1-2上方的位置沿Y轴凸出延伸至第二导通构件V1-2上方与其抵接。
第二区域金属层M1-2：与第三导通构件V1-3上方抵接，以通过第三导通构件V1-3实现与第三晶体管T3的有源结构电连接，所述第二区域金属层M1-2的两端沿X轴延伸至相邻的存储单元；
第三区域金属层M1-3：与第三联接构件SCP3上方抵接，以通过第三联接构件SCP3实现与第三晶体管T3和第四晶体管T4的栅极结构共同电连接，所述第三区域金属层M1-3呈矩形块状，第三区域金属层M1-3的远离第二区域金属层M1-2的一端沿Y轴延伸至相邻的存储单元；
第四区域金属层M1-4：与第四导通构件V1-4上方抵接，以通过第四导通构件V1-4实现与第七晶体管T7和第八晶体管T8的有源结构共同电连接，所述第四区域金属层M1-4的远离第二区域金属层M1-2的一端沿Y轴延伸至相邻的存储单元，所述第四区域金属层的远离第三区域金属层M1-3的一端沿X轴延伸至相邻的存储单元。
由此，T1和T6依次通过C1和C2、V1-1和V1-2与M1-1实现电连接，并且M1-1作为T1和T6的公共有源区，比如Vcc，电源电压施加到公共有源区。
T7中远离T3的一端有源结构和T8中远离T4的一端有源结构依次通过C4、V1-4与M1-4实现电连接，并且所述第四区域金属层M1-4作为T7和T8的公共有源区，比如Vss；
T3中远离T7的一端有源结构和T4中远离T8的一端有源结构依次通过C3、V1-3与M1-2实现电连接，所述M1-2作为位线BL并平行于有源区方向设置；
T3和T4中栅极结构通过连续的P2和SCP3与M1-3实现电连接，所述M1-3作为字线WL设置。T2中靠近T6一端的有源结构、T3中靠近T7一端的有源结构、T4中靠近T8一端的有源结构、T6中靠近T2一端的有源结构、T7中靠近T3一端的有源结构、T8中靠近T4一端的有源结构通过C6实现电连接，C6可作为数据传输的节点(Node)。
上面主要是介绍了晶体管、接触构件、导通构件、联接构件等的位置关系，在层次结构上，结合图9-10，衬底层11上设置栅极结构13(即前面提到的栅极结构P1～P3)和有源结构12，有源结构12包括源、漏极结构。阻挡层14抵接栅极结构13的侧壁，并覆盖衬底层11的位于栅极结构13之间的部分的上表面以及有源结构12的上表面，所述阻挡层14与栅极结构13高度平齐，所述阻挡层14向内凹陷形成位于栅极结构13之间的凹槽。介质层15填充阻挡层14的凹槽且与栅极结构13高度平齐。终止层16覆盖在栅极结构13、阻挡层14、介质层15的上方，终止层16覆盖在栅极结构13、阻挡层14、介质层15的上方。终止层16上方设置介质层，具体包括下层间介质层21和上层间介质层22，上层间介质层22上设置停止层4，蚀刻停止层4并填充形成多个金属层41(即前面提到的金属层M1-1～M1-4)。导电插塞即是用于实现栅极结构13、有源结构12与金属层41的电连接的结构。现有技术中，导电插塞都是底部的接触构件配合上部的导通构件，本发明中提出部分或者全部的导电插塞替换为单一连续的联接构件SCP，联接构件SCP一次性贯穿栅极结构/有源结构与所要连接的金属层之间的所有结构。
下面参考图9-13，介绍联接构件SCP的三种可行的方案：
第一种方案是：参考图10，在栅极结构13上方开设贯穿下层间介质层21和上层间介质层22且暴露该栅极结构13的开口，然后直接在开口中淀积导电材料形成联接构件SCP，导电材料为钨、铜、钴、铷、钼、或上述组分的合金。
第二种方案是：参考图11，在栅极结构13上方开设贯穿下层间介质层21和上层间介质层22且暴露该栅极结构13的开口，在开口中淀积导电材料形成一层衬垫层31以降低器件中电阻值，之后才沉淀导电材料填满整个开口形成联接件32，即整个联接构件SCP是由衬垫层31和联接件32组成。其中，衬垫层31的材质是金属单质、金属合金、金属氮化物、金属硅化物中的至少一种，比如钛、氮化钛、铜锰化合物，还可以依据介质层中的硅材料，选择性生长成金属硅化物，比如钛硅化合物、锰硅化合物。图11中的衬垫层31是包覆整个联接件32的底部和侧壁的，参考图12，在其他实施例中，可以仅部分包覆联接件32的底部和部分侧壁。衬垫层31的作用是起黏合作用，提高联接件32与介质层之间的结合力，同时阻挡或减缓联接件32中元素扩散。
考虑到联接构件SCP制作过程中，需要在双层介质层的深度方向开孔贯穿整个双层介质层，所以开孔的深度较深，在后期填充金属材料时容易出现填充间隙等问题，优选的第三种方案是：
参考图13，在栅极结构13上方开设贯穿所述下层间介质层21和上层间介质层22且暴露该栅极结构13的开口，在开设的开口中分批次填充形成堆叠的至少两层联接结构，先形成与栅极结构抵接的最底部的一层联接结构，最后形成与金属层抵接的最顶部的一层联接结构。
其中，非顶部联接结构形成步骤是：通过原子层沉积沿着开口的底部和侧壁淀积形成具有凹槽的初设衬垫层，并在凹槽中填充虚设件；通过蚀刻初设衬垫层和虚设件至所需高度；去除虚设件露出凹槽，并在凹槽中填充金属材料；蚀刻金属材料至所需高度得到一层联接结构；如果接下来要形成的非最顶部的联接结构，则再次执行所述非顶部联接结构形成步骤，否则执行如下的顶部联接结构形成步骤。
顶部联接结构形成步骤是：在设有联接结构的开口中以及第一介质层的表面上，依次沉积衬垫层和联接件的材料，在通过平坦化去除多余的材料，以暴露第一介质层的表面并在开口中形成最顶部的一层联接结构。
例如，以图13的三层联接结构为例，该三层联接结构的制作过程是：
首先，制作最底部的一层联接结构：通过原子层沉积沿着开口的底部和侧壁淀积形成具有凹槽的初设衬垫层，并在凹槽中填充虚设件；通过蚀刻初设衬垫层和虚设件至所需高度以形成第一个衬垫层；去除虚设件露出凹槽，并在凹槽中填充金属材料；蚀刻金属材料至所需高度以形成最底部的一层联接结构。
然后，制作中间的一层联接结构：在设有最底部联接结构的开口中，通过原子层沉积沿着开口的底部和侧壁淀积形成具有凹槽的初设衬垫层，并在凹槽中填充虚设件；通过蚀刻初设衬垫层和虚设件至所需高度以形成第二个衬垫层；去除虚设件露出凹槽，并在凹槽中填充金属材料；蚀刻金属材料至所需高度以形成中间的一层联接结构。
最后，制作最顶部的一层联接结构：在设有中间联接结构的开口中以及上层间介质层22的表面上，依次沉积衬垫层和联接件的材料，在通过化学机械平坦化去除多余的材料，以暴露上层间介质层22的表面并在开口中形成最顶部的一层联接结构。
如此，将联接构件SCP拆分为多层联接结构来实现，采用多层联接结构能避免开口深宽比过大所带来的填充间隙等问题，提高填充质量。
可以理解的是，接触构件C和导通构件V的形成方案可以参考联接构件SCP的三种形成方案。
可见，本实施例的8管存储单元的技术方案，极大程度优化晶体管的排列以及提高晶体管电路布局(Layout)面积的有效利用率，上述效果主要体现在两方面：
1)采用单一的联接构件，节省了传统接触构件和导通构件的错位面积。
2)存储单元中结构设计，比如四个晶体管共用第三栅极结构作为晶体管栅极结构并形成连通；设计第六接触构件与三对晶体管(T2和T6、T3和T7、T4和T8)共用的有源结构区连接，所述第六接触构件作为数据节点，以实现6个晶体管之间的数据传输。
本实施例中，虽然联接构件SCP是仅应用在了栅极结构与金属层的连接中，有源结构保持原有的接触构件和导通构件的连接方案，可以理解的是，实际上也可以仅应用于有源结构与金属层的连接，栅极结构保持原有的接触构件和导通构件的连接方案，具体根据器件需求设计。还可以同时应用于连接栅极结构和有源结构，如下面的实施例二。
实施例二
参考图14，本实施例存储单元中还是包括四个有源区(AA1-AA4)、三个栅极结构(P1-P3)、八个晶体管(T1-T8)。所不同的是，不再采用任何接触构件搭配导通构件形成的导电插塞，所有的导电插塞都是联接构件，具体的，本实施例中总共包括七个联接构件S1-S7：
第一联接构件S1作为第一毗连结构，抵接在第五晶体管T5的栅极结构上方，且位于第一有源区AA1的上方，同时连接第一晶体管T1与第五晶体管T5的彼此靠近两个有源结构，所述第一联接构件S1沿着Y轴延伸至相邻的存储单元，具体可参考实施例一中的第一毗连结构，只不过实施例一中的第一毗连结构不是一个连续的整体而已。
第二联接构件S2作为第二毗连结构，抵接在第二晶体管T2的栅极结构上方，以及位于第二晶体管T2、第三晶体管T3、第四晶体管T4和第六晶体管T6、第七晶体管T7、第八晶体管T8之间且横越第二有源区AA2、第三有源区AA3、第四有源区AA4的上方，且所述第二联接构件S2连接第二晶体管T2和第六晶体管T6之间的彼此靠近的两个有源结构、以及连接第三晶体管T3和第七晶体管T7之间的彼此靠近的两个有源结构、以及连接第四晶体管T4和第八晶体管T8之间的彼此靠近的两个有源结构，具体可参考实施例一中的第二毗连结构，只不过实施例一中的第二毗连结构不是一个连续的整体而已。
第三联接构件S3在第二栅极结构的远离第一栅极结构的一端的上方，参考实施例一中的第三联接构件SCP3。
第四联接构件S4抵接于第一晶体管T1的远离第五晶体管T5一侧的有源结构的上方，且所述第四联接构件S4沿着X轴延伸至相邻的存储单元；
第五联接构件S5抵接于第六晶体管T6的远离第二晶体管T2一侧的有源结构的上方，且所述第五联接构件S5沿着X轴延伸至相邻的存储单元；
第六联接构件S6抵接于第三晶体管T3、第四晶体管T4的远离第七晶体管T7、第八晶体管T8一侧的有源结构的上方且横越第三有源区AA3和第四有源区AA4，且所述第六联接构件S6沿着X轴延伸至相邻的存储单元；
第七联接构件S7抵接于第七晶体管T7、第八晶体管T8的远离第三晶体管T3、第四晶体管T4一侧的有源结构的上方且横越第三有源区AA3和第四有源区AA4，且所述第七联接构件S7分别沿着X轴、Y轴延伸至相邻的存储单元。
其中，本实施例的金属层包括：
第一区域金属层M1-1，所述第一区域金属层包括条带部和两个凸出部，条带部沿X轴延伸且两端延伸相邻单元，其中一个凸出部从条带部的靠近第四联接构件S4的位置沿Y轴凸出延伸至第四联接构件S4上方与其抵接，另一个凸出部从条带部的靠近第五联接构件S5上方的位置沿Y轴凸出延伸至第五联接构件S5上方与其抵接,
第二区域金属层M1-2，与第六联接构件S6上方抵接，以通过第六联接构件S6实现与第三晶体管T3和第四晶体管T4的有源结构电连接；
第三区域金属层M1-3，与第三联接构件S3上方抵接，以通过第三联接构件S3实现与第三晶体管T3和第四晶体管T4的栅极结构共同电连接，所述第三区域金属层M1-3的远离第二区域金属层M1-2的一端沿Y轴延伸至相邻的存储单元；
第四区域金属层M1-4，与第七联接构件S7上方抵接，以通过第七联接构件S7实现与第七晶体管T7和第八晶体管T8的有源结构共同电连接，所述第四区域金属层M1-4的远离第二区域金属层M1-2的一端沿Y轴延伸至相邻的存储单元，所述第四区域金属层M1-4的远离第三区域金属层M1-3的一端沿X轴延伸至相邻的存储单元。
即本实施例的金属层相比于实施例一而言，相当于区域金属层M1-1、M1-3、M1-4保持不变，但区域金属层M1-2需要避开S2，不能如实施例一那样两端沿X轴延伸相邻单元。
可以理解的是，由于本实施例中全部是联接构件，所以也可以仅一层介质层替代下层间介质层21和上层间介质层22。
实施例三
本实施例主要是公开了一种实施一所述存储单元的制备方法，方法包括：
S101：提供一基体。
该步骤具体分为如下几个子步骤：在衬底上设置有源区AA1～AA4；设置栅极结构；利用栅极结构作为离子注入掩模，在四个有源区的每个栅极结构的两侧注入N型杂质或P型杂质形成八组有源结构，最终得到晶体管T1～T8；在衬底、有源结构和栅极结构上方从下至上依次形成阻挡层14、介质层15和终止层16。具体参考实施例一部分。
S102：在所述基体上方淀积形成下层间介质层，具体是在终止层16上方淀积形成下层间介质层21；
S103：在需要与金属层连接的有源结构上方形成贯穿所述下层间介质层21、终止层16、介质层15和阻挡层14的用于连接有源结构的接触构件C1～C6，具体参考实施例一部分。
S104：在所述下层间介质层21上沉淀形成上层间介质层22；
S105：在需要与金属层直接连接的接触构件C1～C4上方形成贯穿所述上层间介质层22的导通构件V1-1～V1-4，具体参考实施例一部分。
S106：在需要与金属层连接的栅极结构上方形成贯穿下层间介质层21、上层间介质层22和终止层16的连接栅极结构的联接构件SCP1～SCP3，具体参考实施例一部分。
S107：在上层间介质层22和联接构件SCP1～SCP3、导通构件V1-1～V1-4上方形成连续的停止层4；
S108：蚀刻停止层4并填充形成多个金属层41(具体是M1-1～M1-4)。
以上，本实施例的六个接触构件可以全部在单独一个光刻步骤中形成，三个联接构件可以全部在单独一个光刻步骤中形成，四个金属层可以在同一个光刻步骤中形成。需要说明的是，现有技术中，形成连接栅极的接触构件、导通构件，和形成连接源漏极的接触构件、导通构件，往往是分步进行的，原因之一是二者的接触构件深度不一致，如果一步到位，难以保证所形成两类接触孔的精确度；原因之二是，受光源的衍射等原因，导致光刻工艺过程中所形成的图形化光刻胶层容易出现尺寸偏差。而随着器件的小型化，这两类接触孔甚至其对应的两类通孔之间的空余间隙过低，所能提供光学邻近校正空间不足，因为采用分步骤过程方能达到更精准的尺寸。因此，本发明能节省部分光掩模(比如，连接栅极结构类的光掩模)。
实施例四
本实施例主要是公开了一种实施二所述存储单元的制备方法，方法包括：
S101：提供一基体，具体参考实施例三部分。
S102：在所述基体上方淀积形成第一介质层，具体是在终止层16上方淀积形成第一介质层。第一介质层可以是一层介质，也可以是多层，比如下层间介质层21和上层间介质层22。
S103：在需要与金属层连接的有源结构、栅极结构上方形成贯穿第一介质层、终止层16或者贯穿第一介质层、终止层16、介质层15、阻挡层14的开口，以形成七个联接构件S1-S7，具体参考实施例二部分。
S104：在第一介质层、联接构件S1-S7上方形成连续的停止层4；
S108：蚀刻停止层4并填充形成多个金属层41(具体是M1-1～M1-4)，具体参考实施例二部分。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (10)

1.一种存储单元，其特征在于，包括：
设置有源结构和栅极结构的多个晶体管；
位于所述多个晶体管上方的处于同一高度的相互隔开的多个区域金属层；
连接晶体管和区域金属层的多个导电插塞，部分或全部的所述导电插塞采用一连续的联接构件，以实现所述栅极结构和/或有源结构与对应的区域金属层的电连接。
2.根据权利要求1所述的存储单元，其特征在于，所述区域金属层包括枝干状金属层，所述枝干状金属层包括条带部和自条带部上分支形成的多个凸出部，所述凸出部分别通过导电插塞与对应的晶体管电连接，所述条带部不与同一单元中其他导电插塞抵接。
3.根据权利要求1所述的存储单元，其特征在于，与晶体管的栅极结构/有源结构连接的导电插塞全部是联接构件，其余的与晶体管的有源结构/栅极结构连接的导电插塞全部是由沿整个存储单元的厚度方向上下抵接的导通构和接触构件组成。
4.根据权利要求3所述的存储单元，其特征在于，所述存储单元包括四个有源区和三个栅极结构，所述四个有源区沿Y轴方向分开排布，每一个有源区平行于X轴方向且两端沿着X轴方向分别延伸至相邻的存储单元，所述三个栅极结构均平行于Y轴，每一个有源区和其中两个栅极结构存在交叉点，每个单元总共有八个交叉点，在所述八个交叉点位置形成八个晶体管，其中，X轴、Y轴表示多个单元在水平面上两个互相垂直的排布方向；
所述四个有源区包括第一有源区、第二有源区、第三有源区和第四有源区，所述三个栅极结构包括第一栅极结构、第二栅极结构和第三栅极结构，第一栅极结构横越第一有源区和第二有源区，第二栅极结构横越第三有源区和第四有源区，第一栅极结构和第二栅极结构两者共线并隔开设置，第三栅极结构横越该四个有源区且与第一栅极结构、第二栅极结构错开；
在第一栅极结构的两侧且于第一有源区中形成一组有源结构，以此和与第一有源区重叠的部分第一栅极结构成第一晶体管；
在第一栅极结构的两侧且于第二有源区中形成一组有源结构，以此和与第二有源区重叠的部分第一栅极结构构成第二晶体管；
在第二栅极结构的两侧且于第三有源区中形成一组有源结构，以此和与第三有源区重叠的部分第二栅极结构构成第三晶体管；
在第二栅极结构的两侧且于第四有源区中形成一组有源结构，以此和与第四有源区重叠的部分第二栅极结构构成第四晶体管；
在第三栅极结构的两侧且于第一有源区中形成一组有源结构，以此和与第一有源区重叠的部分第三栅极结构构成第五晶体管；
在第三栅极结构的两侧且于第二有源区中形成一组有源结构，以此和与第二有源区重叠的部分第三栅极结构构成第六晶体管；
在第三栅极结构的两侧且于第三有源区中形成一组有源结构，以此和与第三有源区重叠的部分第三栅极结构构成第七晶体管；
在第三栅极结构的两侧且于第四有源区中形成一组有源结构，以此和与第四有源区重叠的部分第三栅极结构构成第八晶体管。
5.根据权利要求4所述的存储单元，其特征在于，所述多个导电插塞包括四个导通构件、六个接触构件以及三个联接构件；
第一接触构件抵接于第一晶体管的远离第五晶体管一侧的有源结构的上方；
第二接触构件抵接于第六晶体管的远离第二晶体管一侧的有源结构的上方；
第三接触构件抵接于第三晶体管、第四晶体管的远离第七晶体管、第八晶体管一侧的有源结构的上方且横越第三有源区和第四有源区；
第四接触构件抵接于第七晶体管、第八晶体管的远离第三晶体管、第四晶体管一侧的有源结构的上方且横越第三有源区和第四有源区；
第五接触构件在第一晶体管与第五晶体管之间且位于第一有源区的上方，且所述第五接触构件同时连接第一晶体管与第五晶体管的彼此靠近两个有源结构；
第六接触构件在第二晶体管、第三晶体管、第四晶体管和第六晶体管、第七晶体管、第八晶体管之间且横越第二有源区、第三有源区、第四有源区的上方，且所述第六接触构件连接第二晶体管和第六晶体管之间的彼此靠近的两个有源结构、以及连接第三晶体管和第七晶体管之间的彼此靠近的两个有源结构、以及连接第四晶体管和第八晶体管之间的彼此靠近的两个有源结构；
第一导通构件抵接在第一接触构件的上方,第二导通构件抵接在第二接触构件的上方,第三导通构件抵接在第三接触构件的特定区域上方,第四导通构件抵接在第四接触构件的特定区域上方；
第一联接构件在第五晶体管的栅极结构上方，且所述第一联接构件往X轴延伸至与第五接触构件连接，以共同形成第一毗连结构；
第二联接构件在第二晶体管的栅极结构上方，且所述第二联接构件延伸至与第六接触构件连接，以共同形成第二毗连结构；
第三联接构件在第二栅极结构的远离第一栅极结构的一端的上方。
6.根据权利要求5所述的存储单元，其特征在于，所述多个区域金属层包括：
第一区域金属层，所述第一区域金属层包括条带部和两个凸出部，条带部沿X轴延伸，其中一个凸出部从条带部的靠近第一导通构件的位置沿Y轴凸出延伸至第一导通构件上方与其抵接，另一个凸出部从条带部的靠近第二导通构件上方的位置沿Y轴凸出延伸至第二导通构件上方与其抵接；
第二区域金属层，与第三导通构件上方抵接，以通过第三导通构件实现与第三晶体管和第四晶体管的有源结构电连接；
第三区域金属层，与第三联接构件上方抵接，以通过第三联接构件实现与第三晶体管和第四晶体管的栅极结构共同电连接；
第四区域金属层，与第四导通构件上方抵接，以通过第四导通构件实现与第七晶体管和第八晶体管的有源结构共同电连接。
7.根据权利要求4所述的存储单元，其特征在于，所述多个导电插塞包括七个联接构件：
第一联接构件作为第一毗连结构，抵接在第五晶体管的栅极结构上方，且位于第一有源区的上方，同时连接第一晶体管与第五晶体管的彼此靠近两个有源结构；
第二联接构件作为第二毗连结构，抵接在第二晶体管的栅极结构上方，以及位于第二晶体管、第三晶体管、第四晶体管和第六晶体管、第七晶体管、第八晶体管之间且横越第二有源区、第三有源区、第四有源区的上方，且所述第二联接构件连接第二晶体管和第六晶体管之间的彼此靠近的两个有源结构、以及连接第三晶体管和第七晶体管之间的彼此靠近的两个有源结构、以及连接第四晶体管和第八晶体管之间的彼此靠近的两个有源结构；
第三联接构件在第二栅极结构的远离第一栅极结构的一端的上方；
第四联接构件抵接于第一晶体管的远离第五晶体管一侧的有源结构的上方；
第五联接构件抵接于第六晶体管的远离第二晶体管一侧的有源结构的上方；
第六联接构件抵接于第三晶体管、第四晶体管的远离第七晶体管、第八晶体管一侧的有源结构的上方且横越第三有源区和第四有源区；
第七联接构件抵接于第七晶体管、第八晶体管的远离第三晶体管、第四晶体管一侧的有源结构的上方且横越第三有源区和第四有源区。
8.根据权利要求7所述的存储单元，其特征在于，所述多个区域金属层包括：
第一区域金属层，所述第一区域金属层包括条带部和两个凸出部，条带部沿X轴延伸，其中一个凸出部从条带部的靠近第四联接构件的位置沿Y轴凸出延伸至第四联接构件上方与其抵接，另一个凸出部从条带部的靠近第五联接构件上方的位置沿Y轴凸出延伸至第五联接构件上方与其抵接；
第二区域金属层，与第六联接构件上方抵接，以通过第六联接构件实现与第三晶体管和第四晶体管的有源结构电连接；
第三区域金属层，与第三联接构件上方抵接，以通过第三联接构件实现与第三晶体管和第四晶体管的栅极结构共同电连接；
第四区域金属层，与第七联接构件上方抵接，以通过第七联接构件实现与第七晶体管和第八晶体管的有源结构共同电连接。
9.一种存储单元阵列，其特征在于，包括阵列排布的多个如权利要求1-8任一项所述的存储单元，任意相互邻接的两个存储单元关于邻接面镜像。
10.一种如权利要求1-8任一项所述的存储单元的制备方法，其特征在于，所述方法包括，通过以下步骤形成存储单元的各层结构：
步骤一，提供一基体，所述基体衬底层，衬底层包括设置有源结构和栅极结构的多个晶体管；
步骤二，在所述基体上方淀积形成第一介质层；
步骤三，形成联接构件，包括：开设一次性贯穿所述第一介质层的用于暴露所述栅极结构或/和有源结构的开口，在开口中淀积导电材料形成连接所述栅极结构或/和有源结构的联接构件；
步骤四，在第一介质层和联接构件上方形成连续的停止层；
步骤五，蚀刻停止层并填充形成多个金属层，该多个金属层均贯穿停止层且彼此隔开，需要与所述金属层连通的栅极结构或/和有源结构经由所述联接构件实现所述金属层的连通。
CN202110427556.9A 2021-04-20 2021-04-20 存储单元及其阵列和制备方法 Pending CN115223925A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110427556.9A CN115223925A (zh) 2021-04-20 2021-04-20 存储单元及其阵列和制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110427556.9A CN115223925A (zh) 2021-04-20 2021-04-20 存储单元及其阵列和制备方法

Publications (1)

Publication Number Publication Date
CN115223925A true CN115223925A (zh) 2022-10-21

Family

ID=83604993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110427556.9A Pending CN115223925A (zh) 2021-04-20 2021-04-20 存储单元及其阵列和制备方法

Country Status (1)

Country Link
CN (1) CN115223925A (zh)

Similar Documents

Publication Publication Date Title
US10872899B2 (en) Three-dimensional memory device including signal and power connection lines extending through dielectric regions and methods of making the same
US10861873B2 (en) Three-dimensional memory device including signal and power connection lines extending through dielectric regions and methods of making the same
US8395932B2 (en) Semiconductor storage device and method of fabricating the same
JP2021520647A (ja) ３次元メモリデバイスのスルーアレイコンタクト（ｔａｃ）
US8614509B2 (en) Semiconductor device having a multi-layered line and manufacturing method of the same
US7138675B2 (en) Semiconductor devices having storage nodes
US8610189B2 (en) Semiconductor device enabling further microfabrication
US20070023838A1 (en) Fabricating logic and memory elements using multiple gate layers
US20060091447A1 (en) Semiconductor device and its manufacture method
KR20040065168A (ko) 반도체 집적 회로 장치 및 그 제조 방법
US5380674A (en) Method of fabricating semiconductor memory device having trench capacitor and electrical contact thereto
KR20020062590A (ko) 반도체메모리장치 및 그 제조방법
US20100129972A1 (en) Bit line structure and method for the production thereof
JP4404972B2 (ja) 半導体記憶装置の製造方法
US5016071A (en) Dynamic memory device
US6392269B2 (en) Non-volatile semiconductor memory and manufacturing method thereof
CN111640705A (zh) 掩模板组合及接触插塞制作方法、半导体器件及其制造方法
CN115223925A (zh) 存储单元及其阵列和制备方法
CN115148663A (zh) 半导体结构及其制备方法
CN117529097B (zh) 半导体结构及其制备方法
JP2012074723A (ja) 半導体記憶装置
WO2020226704A1 (en) Three-dimensional memory device including signal and power connection lines extending through dielectric regions and methods of making the same
US20050030804A1 (en) Reduced size plate layer improves misalignments in CUB DRAM
CN115223926A (zh) 一种半导体器件制备方法
CN117832164A (zh) 半导体结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20240305

Address after: 518000, Building D, 101, Zhongke Valley Industrial Park, Zhonghuan Avenue, Shanxia Community, Pinghu Street, Longgang District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Pengxin Microintegrated Circuit Manufacturing Co.,Ltd.

Country or region after: China

Address before: No. 16, Chuangxin Avenue, Ningxi street, Zengcheng District, Guangzhou, Guangdong 511300

Applicant before: Guangzhou integrated circuit technology Research Institute Co.,Ltd.

Country or region before: China

TA01 Transfer of patent application right