CN115220525A - 跟踪多个感测点处的最小电压的电路和方法 - Google Patents

Abstract

一种集成电路，其包括比较器，所述比较器具有接收参考电压的第一输入、第二输入以及提供欠压指示符的输出。感测点被配置成提供多个感测点电压，每个感测点提供所述多个感测点电压中的对应感测点电压；并且最小电压跟踪电路被配置成接收所述多个感测点电压并且提供输出电压，所述输出电压跟踪所述多个感测点电压中的哪个感测点电压当前是最小感测点电压。所述比较器在所述第二输入处接收所述输出电压，并且在所述输出电压低于所述参考电压时对所述欠压指示符进行断言。

Description

跟踪多个感测点处的最小电压的电路和方法

技术领域

本公开大体上涉及集成电路，并且更具体地，涉及检测集成电路中多个感测点处的低电压。

背景技术

各种处理装置与电压调节器结合使用，所述电压调节器提供经调节的电源电压，用于驱动装置的处理平台或逻辑架构。处理平台可以包含任意数量的集成电路(IC)处理区，例如提供模拟和/或数字信号处理功能的不同核心、存储器结构或核心内的不同域，这些IC处理区中的一个或多个可受电源门控。处理平台可通过使具有例如门海(Sea-of-Gates)(SoG)架构之类的预定布局的各种晶体管或栅极互连而集成到给定IC管芯中。

芯片上欠压或低电压检测器(LVD)可用于复位半导体管芯或芯片中的数字逻辑，以防出现欠压状况，否则可能会损坏逻辑状态并且导致意外行为。数字核心电网可以耦合到两个或多个电压供应点(VDD)，这些电压供应点可以是外部芯片电源连接件或单个芯片上电压调节器的连接件。取决于每个位置处汲取的电流，将会发生压降。此外，压降将取决于电流接收器与电源之间的阻抗，所述阻抗在整个管芯的每个位置都不同。

电流本质上是动态的，局部去耦电容器还可发挥重要作用。电流也会根据不同的芯片操作模式、调节器电压变化、电源门控和其它因素而变化。因此，最大压降发生的位置可随时间和操作条件而改变。可能发生欠压状况的一些常见情况包括：在功率斜升期间，当电压调节器将内部电源斜升到期望值时；在动态电压和频率调整(DVFS)期间，当新的、更高的电压设置被编程到调节器中并且调节器必须转换到新的电压设置时；在由于装置入侵、外部电源损坏或缺陷导致的某些故障期间；以及在电路活动突然增加而引起栅极电流逐步增加期间。

通常，LVD的感测点位于门海(SoG)上的最低电压点附近，这取决于所汲取的电流和电网的寄生路由电阻。因此，低点将取决于芯片的布局以及逻辑的操作模式。由于对芯片操作的依赖性，芯片上的单个低点难以识别，因为管芯上可能存在多个电位低点。

随着技术的损耗，为了优化动态功耗，需要将电压开销降至最低。因此，重要的是能够独立于其位置感测最小SoG电压，以允许电力管理子系统在不损害数据完整性的情况下以最小供应电压运行。

此外，能够感测最小操作电压有助于减少所需的电流/电阻(IR)分析量，从而加快产品开发并且提高最终系统的弹性。

发明内容

本发明提供了一种集成电路，包括：

比较器，其具有被配置成接收参考电压的第一输入、第二输入(-)以及被配置成提供欠压(UV)指示符的输出；

多个感测点，其被配置成提供多个感测点电压，所述多个感测点中的每个感测点提供所述多个感测点电压中的对应感测点电压；以及

最小电压跟踪电路，其被配置成接收所述多个感测点电压并且提供输出电压，所述输出电压跟踪所述多个感测点电压中的哪个感测点电压当前是所述多个感测点电压中的最小感测点电压，

其中所述比较器被配置成在所述第二输入处接收所述输出电压，并且在所述输出电压低于所述参考电压时对所述UV指示符进行断言。

所述比较器被配置成在所述输出电压高于所述参考电压时使所述UV指示符无效。

所述最小电压跟踪电路包括：

多个晶体管分支，其对应于所述多个感测点电压并且彼此并联耦合在第一电路节点与第二电路节点之间，每个晶体管分支具有对应第一晶体管，所述对应第一晶体管的栅极电极被耦合以接收所述多个感测点电压中的对应感测点电压。

所述多个晶体管分支中的每个晶体管分支的所述对应第一晶体管具有第一电流电极，其中所述多个晶体管分支中的所述对应第一晶体管的所述第一电流电极耦合到所述第一电路节点，并且其中所述最小电压跟踪电路另外包括：

反馈晶体管分支，其中所述反馈晶体管分支的对应第一晶体管具有耦合到所述第一电路节点的第一电流电极和被耦合以将所述输出电压提供到所述比较器的所述第二输入的栅极电极。

所述反馈晶体管分支被配置成闭合具有所述多个晶体管分支中的晶体管分支的反馈回路，所述晶体管分支对应于所述多个感测点电压中的所述最小感测点电压，使得晶体管反馈分支的所述对应第一晶体管的所述栅极电极跟踪所述最小感测点电压。

所述最小电压跟踪电路包括停用电路系统，所述停用电路系统被配置成从所述多个感测点电压选择性地移除一个或多个感测点电压，使得无论所述一个或多个感测点电压的电压值如何，移除的一个或多个感测点电压不能被跟踪为所述多个感测点电压中的所述最小感测点电压。

所述多个晶体管分支中的每个晶体管分支具有对应第二晶体管，所述对应第二晶体管的第一电流电极耦合到所述对应第一晶体管的第二电流电极，并且所述对应第二晶体管的第二电流电极耦合到所述第二电路节点。

所述多个晶体管分支中的每个晶体管分支具有对应第三晶体管，所述对应第三晶体管的栅极电极耦合到所述对应第一晶体管的所述第二电流电极，所述对应第三晶体管的第一电流电极耦合到所述反馈晶体管分支的所述对应第一晶体管的所述栅极电极，并且所述对应第三晶体管的第二电流电极耦合到所述第二电路节点。

所述对应第一晶体管是p型晶体管，并且所述对应第二晶体管和所述对应第三晶体管是n型晶体管。

所述的集成电路另外包括：

位置指示符电路，其耦合到所述多个晶体管分支中的所述对应第一晶体管的所述对应第二电流电极，其中所述位置指示符电路被配置成对与所述多个感测点中的所述感测点相对应的多个位置指示符中的位置指示符进行断言，所述感测点提供所述多个感测点电压中当前是所述最小感测点电压的所述对应感测点电压。

所述的集成电路另外包括：

位置指示符电路，其被配置成提供多个位置指示符，每个位置指示符对应于所述多个感测点中的感测点。

所述位置指示符电路被配置成对与所述感测点相对应的所述多个位置指示符中的位置指示符进行断言，所述感测点提供所述多个感测点电压中当前是所述最小感测点电压的所述对应感测点电压。

所述最小电压跟踪电路包括：

多个第一级跟踪电路，其各自被配置成接收所述多个感测点电压的对应部分并且提供对应第一级输出，所述对应第一级输出跟踪感测点电压的所述对应部分中的哪个感测点电压当前是感测点电压的所述对应部分中的最小感测点电压；以及

第二级跟踪电路，其被配置成接收所述对应第一级输出并且提供所述输出电压。

还提供了一种集成电路，包括：

多个感测点，其被配置成提供多个感测点电压，所述多个感测点中的每个感测点提供所述多个感测点电压中的对应感测点电压；

最小电压跟踪电路，其被配置成接收所述多个感测点电压并且提供输出电压，所述输出电压跟踪所述多个感测点电压中的哪个感测点电压当前是所述多个感测点电压中的最小感测点电压；

位置指示符电路，其被配置成提供多个位置指示符，每个位置指示符对应于所述多个感测点中的感测点，其中所述位置指示符电路被配置成对与所述感测点相对应的所述多个位置指示符中的位置指示符进行断言，所述感测点提供所述多个感测点电压中当前是所述最小感测点电压的所述对应感测点电压。

所述最小电压跟踪电路包括多个晶体管分支，所述多个晶体管分支对应于所述多个感测点电压并且彼此并联耦合在第一电路节点与第二电路节点之间，每个晶体管分支具有对应晶体管，所述对应晶体管的栅极电极被耦合以接收所述多个感测点电压中的对应感测点电压，以及

所述位置指示符电路具有耦合到所述多个晶体管分支的多个输入，使得所述多个位置指示符中的每个位置指示符是从所述多个晶体管分支中的对应晶体管分支产生的。

所述多个晶体管分支中的每个晶体管分支的对应晶体管具有对应第一电流电极，其中所述多个晶体管分支中的所述对应晶体管的所述第一电流电极耦合到所述第一电路节点，并且其中所述最小电压跟踪电路另外包括：

反馈晶体管分支，其中所述反馈晶体管分支的对应晶体管具有耦合到所述第一电路节点的第一电流电极和被耦合以将所述输出电压提供到所述比较器的所述第二输入的栅极电极。

所述反馈晶体管分支被配置成闭合具有所述多个晶体管分支中的晶体管分支的反馈回路，所述晶体管分支对应于所述多个感测点电压中的所述最小感测点电压，使得晶体管反馈分支的所述对应第一晶体管的所述栅极电极跟踪所述最小感测点电压。

所述最小电压跟踪电路包括：

多个第一级跟踪电路，其各自被配置成接收所述多个感测点电压的对应部分并且提供对应第一级输出，所述对应第一级输出跟踪感测点电压的所述对应部分中的哪个感测点电压当前是感测点电压的所述对应部分中的最小感测点电压；以及

第二级跟踪电路，其被配置成接收所述对应第一级输出并且提供所述输出电压。

还提供了一种方法，在具有被配置成提供多个感测点电压的多个感测点的集成电路中，其中所述多个感测点中的每个感测点提供所述多个感测点电压中的对应感测点电压，所述方法包括：

响应于所述多个感测点电压中的第一感测点电压是所述多个感测点电压中的最小感测电压，通过最小电压跟踪电路跟踪所述第一感测点电压以提供最小电压输出；

在所述跟踪所述第一感测点电压之后，响应于所述多个感测点电压中不同于所述第一感测点电压的第二感测点电压是所述多个感测点电压中的所述最小感测点电压，通过所述最小电压跟踪电路跟踪所述第二感测点电压而非所述第一感测点电压以提供所述最小电压输出；以及

使用在第一输入处接收参考电压并且在第二输入处接收所述最小电压输出的比较器，在所述最小电压输出低于参考电压时对所述比较器的输出处的低电压检测指示符进行断言，并且在所述最小电压输出高于所述参考电压时使所述低电压检测指示符无效。

所述方法包括：

当所述低电压检测指示符被断言时，提供位置指示符以指示所述多个感测点中的哪个感测点正在被跟踪以提供所述最小电压输出。

附图说明

本公开借助于例子示出并且不受附图的限制，在附图中类似标记指示类似元件。为了简单和清晰起见示出图中的元件，并且不一定按比例绘制元件。

图1示出了根据本发明的选定实施例的耦合到最小电压检测电路的数字核心电网的组件的示意图，所述最小电压检测电路使用多个空间分布的感测点来监测电网中的低电压。

图2示出了根据本发明的选定实施例的可与图1的数字核心电网一起使用的最小低电压检测器电路的集成电路的示意图。

图3示出了根据本发明的选定实施例的可与图1的数字核心电网一起使用的另一最小电压跟踪电路的示意图，所述另一最小电压跟踪电路用于标识触发欠压状况的感测点，并且选择性地为最小电压跟踪电路的门控选定部分供电。

图4示出图3的低电压检测器中各种信号的一组波形的例子。

图5示出了可用于跟踪图1的电网中多个点处的最小电压的彼此并联和串联耦合的最小电压跟踪电路的例子。

具体实施方式

本文公开的实施例提供了一种最小电压跟踪或欠压检测器电路，以帮助确定数字电路的安全且可靠的操作条件。最小电压跟踪电路耦合到电网中的多个感测点。将来自多个感测点的最小电压提供到比较器，所述比较器确定最小电压是否低于预定参考电压。如果最小电压低于参考电压，则可以产生欠压指示符并且将所述欠压指示符提供到功能安全或诊断电路系统，以确定适当的行动方案。欠压指示符可以被锁存以在瞬态事件期间捕获欠压指示符。同时监测多个位置以检测压降低于逻辑电路安全操作水平的任何点，有助于提高低电压调节器以及依赖于来自低电压调节器的电力的数字逻辑电路系统的可靠性和安全性。

图1示出了根据本发明的选定实施例的耦合到最小电压跟踪电路118的数字核心电网102的组件的示意图，所述最小电压跟踪电路118使用多个空间分布的感测点SP1、SP2、SPn来监测电网102中的低电压。在示出的例子中，电网102在两个节点114、116处耦合到供应电压VDD，然而可以包括耦合到供应电压VDD的不同数目个节点。电网102包括寄生电阻元件104的矩阵，其中电阻元件104沿着矩阵的行并且沿着矩阵的列彼此串联耦合。电阻元件104表示电网102中的导线中的电阻。门海通常具有与电网102的大量连接。行和列交叉的位置被称为逻辑门群组耦合到电网102的节点。电流源106示出在每行和每列的交叉处，以指示由耦合到节点的负载汲取的任何电流。尽管图1中未示出，但电流源106耦合到地面。

感测点SP1、SP2、SPn可以定位在电网102中的不同节点上。导体120、122、124耦合在感测点SP1、SP2、SPn中的每一个与到最小电压跟踪电路118的输入之间。最小电压跟踪电路118通过导体120、122、124，从示出为VS1、VS2...VSn的所有感测电压输入中确定最小值。最小电压跟踪电路118中可以包括任何合适数目的感测点SPn和对应导体、晶体管和其它组件。从最小电压跟踪电路118输出的最小值被提供为比较器128的无效端的输入。比较器128的非无效输入耦合到参考电压126，如VREF所示。比较器128的输出是欠压指示符(UV)，如果电网102中的感测点SP1、SP2、SPn中的一个处的最小电压小于参考电压126，则对所述UV进行断言。

图2示出了根据本发明的选定实施例的可以与图1的数字核心电网102一起使用的最小电压跟踪电路118的示意图。在示出的例子中，最小电压跟踪电路118包括P沟道晶体管P1-P3、N沟道晶体管N1-N6、供电电压轨202、接地电压轨247和偏置电流源228。供电电压轨202连接到大于电网电压VDD的电源电压。例如，供电电压轨202上的电压可以是高电压VDDHV，所述高电压VDDHV超过电网102的供应电压VDD，超出了晶体管P1-P3的阈值电压加上晶体管P1-P3的漏极源极电压的两倍，即VDD＜(VDDHV-VT-2VDS)，以提供足够的共模输入范围。接地电压轨247连接到电源电压VSS或地面。偏置电流源228向最小电压跟踪电路118的输入级提供偏置电压。

P沟道晶体管P1用作二极管连接元件并且包括耦合到供电电压轨202的源极电极、耦合到偏置电流源228的第一端的漏极电极，以及耦合到P沟道晶体管P1的漏极电极和P沟道晶体管P2、P3的控制栅极的控制栅极。晶体管P2和P3用作匹配的电流源。可在最小电压跟踪电路118中使用提供匹配的电流源的其它配置，例如共源共栅晶体管等。P沟道晶体管P2包括耦合到供电电压轨202的源极电极、耦合到P沟道晶体管P4到P6的源极电极的漏极电极，以及耦合到P沟道晶体管P1、P3的控制栅极的控制栅极。P沟道晶体管P3包括耦合到供电电压轨202的源极电极、耦合到N沟道晶体管N1的漏极电极的漏极电极，以及耦合到P沟道晶体管P1、P2的控制栅极的控制栅极。

P沟道晶体管P4-P6各自包括耦合到P沟道晶体管P2的漏极电极的源极电极。P沟道晶体管P4另外包括耦合到N沟道晶体管N4的漏极电极的漏极电极，以及耦合到第一感测点电压VS1的控制栅极。P沟道晶体管P5另外包括耦合到N沟道晶体管N5的漏极电极的漏极电极，以及耦合到第二感测点电压VS2的控制栅极。P沟道晶体管Pn另外包括耦合到N沟道晶体管Nn的漏极电极的漏极电极，以及耦合到第n感测点电压VSn的控制栅极。P沟道晶体管P6另外包括耦合到N沟道晶体管N6的漏极电极的漏极电极，以及耦合到比较器128的无效输入的控制栅极。

N沟道晶体管N4包括耦合到P沟道晶体管P4的漏极电极的漏极电极、耦合到接地电压轨247的源极电极，以及耦合到N沟道晶体管N5、Nn、N6的控制栅极的控制栅极。N沟道晶体管N5包括耦合到P沟道晶体管P5的漏极电极的漏极电极、耦合到接地电压轨247的源极电极，以及耦合到N沟道晶体管N4、Nn、N6的控制栅极的控制栅极。N沟道晶体管Nn包括耦合到P沟道晶体管Pn的漏极电极的漏极电极、耦合到接地电压轨247的源极电极，以及耦合到N沟道晶体管N4、N5、N6的控制栅极的控制栅极。N沟道晶体管N6包括耦合到P沟道晶体管P6的漏极电极的漏极电极、耦合到接地电压轨247和N沟道晶体管N6的控制栅极的源极电极，以及耦合到N沟道晶体管N4、N5、Nn的控制栅极的控制栅极。

N沟道晶体管N1包括耦合到P沟道晶体管P6的栅极电极的漏极电极、耦合到接地电压轨247的源极电极，以及耦合到N沟道晶体管N4的漏极电极的控制栅极。N沟道晶体管N2包括耦合到P沟道晶体管P6的栅极电极的漏极电极、耦合到接地电压轨247的源极电极，以及耦合到N沟道晶体管N5的漏极电极的控制栅极。N沟道晶体管N3包括耦合到P沟道晶体管P6的栅极电极的漏极电极、耦合到接地电压轨247的源极电极，以及耦合到N沟道晶体管Nn的漏极电极的控制栅极。

在操作期间，由于P沟道晶体管P4-Pn的相应栅极触点直接耦合或连接到分布在整个电网102(图1)中的多个感测点SP1、SP2...SPn，因此P沟道晶体管P4至Pn接收最低输入电压VS1、VS2...VSn(如从相应感测点施加到晶体管的栅极电极)，由此确定节点A处的电压，从而阻止其它分支携带P2的偏置电流，从而携带电流。这将通过P6和N6关闭来自输出电压的反馈，并且因此在输出处复制最低VSx。在给定时间点具有最低输入电压的晶体管P4-Pn在下文中被称为“电流最小感测点晶体管”。此外，如上所述，电流最小感测点晶体管(同样，从SP1、SP2...SPn向其施加最低感测电压的P沟道晶体管P4-Pn)与其它互连晶体管形成缓冲放大器，以将在无效输入处感测的电压复制到比较器128(在图2中标记为节点B)。此外，N沟道晶体管N4-Nn用作电流镜，而N沟道晶体管N6充当二极管连接的元件(此处，二极管连接的MOSFET具有连接的栅极端和漏极端)。

考虑一个示例场景，其中由于经由SPn向晶体管Pn的栅极电极施加了最小电压，因此P沟道晶体管Pn是电流最小感测点晶体管。在示出的实施例中，P沟道晶体管Pn的源极连接到P沟道晶体管P2的漏极电极处的节点A，而P沟道晶体管Pn的漏极连接到N沟道晶体管Nn的漏极电极处的节点C。N沟道晶体管N3的栅极经由节点C进一步连接到P沟道晶体管Pn的输出，而P沟道晶体管Pn和P6的相应源极端经由节点A电耦合。由于这种电路布置，P沟道晶体管Pn将缓慢地接通，并且随着施加到Pn栅极电极(SPn)的电压逐渐降低而开始导通。当P沟道晶体管Pn开始导通时，节点C处出现的电压将相应地增加。随着节点C处的电压继续增加，施加到N沟道晶体管N3(增强模式晶体管)的栅极的电压也随之增加，当施加到栅极晶体管N3的电压变得足够高时，所述晶体管开始导通。

继续上面的例子，当N沟道晶体管N3开始导通时，节点B处出现的电压成比例地下降。因此，出现在节点B处的电压通常将与SPn(同样，本例子中为最低感测点)处的电压相等，注意到晶体管P4和P5，并且因此对应的相应晶体管N1和N3在此接合点处保持非导通(或弱导通)状态。同时，提供电流镜布置以调节流经当前导通晶体管Pn和接地电压轨247的电流，从而允许节点B处出现的电压与施加到晶体管Pn的栅极电极上的感测电压(SPn)相等，如上所述。电流镜是反馈回路的一部分，其确保了晶体管P6中的电流与晶体管Pn中的电流匹配，因为晶体管P6和Pn共享相同的电源电压，并且晶体管P6和Pn的栅极电压相等。因此，P沟道晶体管P6的栅极电连接到节点B，使得当节点B处出现的电压足够低时，晶体管P6接通并且开始导通。当晶体管P6转变为导通状态时，电流通过晶体管P6流向由除二极管连接晶体管N6之外的N沟道晶体管N4-Nn形成的电流镜布置。晶体管N4-Nn的公共连接的栅极电极处出现的电压相应地变化。晶体管N4-Nn的大小可以相等，并且具有基本上相等的接通电压(VGS)。当施加到晶体管N4-Nn的栅极的公共电压变得足够高时，N沟道晶体管N4-Nn开始导通。结果，流过P沟道晶体管Pn的电流流入接地电压轨247，在SP1、SP2...SPn基本上相等的情况下流过晶体管P4和P5的任何电流也是如此，使得所有晶体管P4至Pn都处于不同的导通状态。如果节点B处的电压低于参考电压126，则欠压指示符将被断言。

以上述方式，P沟道晶体管P2、Pn、P6和P3以及N沟道晶体管N3、Nn和N6的组合形成缓冲(单位增益)放大器或电压跟随器，从而确保节点B处的电压输出由施加到P沟道晶体管Pn的栅极电极的检测电压，如SPn确定。同时，在上述示例场景中，几乎没有电流流过P沟道晶体管P4、P5。因此，在这个示例场景中，电路结构的其它分支对电压输出没有影响，前提是SP1、SP2处的电压不等于电压SPn。以类似的方式，如果在给定的时间间隔在SP1处出现最低电压，则P沟道晶体管P4将变为当前最小感测点晶体管，并且与P沟道晶体管P6和N沟道晶体管N1配合以形成以类似的方式将最小感测电压(SP1)再现到输出节点B上的缓冲放大器。最后，如果SP2处出现最低电压，则P沟道晶体管P5将变为当前最小感测点晶体管，并且与P沟道晶体管P6和N沟道晶体管N5配合以形成将感测电压(SP2)复制到输出节点B上的缓冲放大器。因此，图2所示的最小电压跟踪电路118可感测多个电压并且在节点B处输出感测电压中的最低电压(或指示最低感测电压的电压)。

在某些情况下，了解哪个感测点SP1、SP2、SPn已触发欠压指示符可能是有益的。此外，在没有被用于降低功耗的门海中选择性地为门控逻辑电路系统供电也是有帮助的。在这种情况下，可以停用与门海中的逻辑电路系统的电源门控部分相对应的最小电压跟踪电路118的分支。图3示出了根据本发明的选定实施例的可与图1的数字核心电网102一起使用的另一最小电压跟踪电路118的示意图，所述另一最小电压跟踪电路118用于标识触发欠压状况的感测点，并且选择性地为最小电压跟踪电路的门控选定部分供电。这在运行时优化期间非常有用，可以提供灵活性以为当前未使用的数字逻辑的门控部分供电，并且还可以帮助优化多代芯片。

如图3所示，感测点SP1、SP2...SPn中的每一个的输出级电路300可用于检测哪个位置已触发欠压指示符。所述位置可以用位置位LOC1、LOC2...LOCn进行编码，并且存储在状态寄存器中或实时读出，以在使负载平衡在多核心SoC中的多个核心之间移位活动的各种场景中执行运行时优化。

在示出的例子中，输出级电路300耦合到图2的最小电压跟踪电路118，并且包括开关S1、S2、S3、P沟道晶体管P8、P9、P10、N沟道电阻器N8、N9、N10以及反相器324、326、N8。

由于位置监测需要额外的电力，因此可以提供开关S1、S2、S3来断开位置监测并且节省电力。开关S1、S2、S3可由启用开关EN_LOC控制，并且开关S1、S2、S3中的每一个可以包括耦合到供电电压轨202的第一端和耦合到相应P沟道晶体管P8、P9、P10的源极电极的第二端。

P沟道晶体管P8包括耦合到开关S1的第二端的源极电极、耦合到电流源228的漏极电极、耦合到漏极电极和晶体管P9、P10、P1、P2、P3的栅极电极的栅极电极。P沟道晶体管P9包括耦合到开关S2的第二端的源极电极、耦合到N沟道晶体管N10的漏极电极的漏极电极，以及耦合到晶体管P8、P10、P1、P2、P3的栅极电极的栅极电极。P沟道晶体管P10包括耦合到开关S3的第二端的源极电极、耦合到N沟道晶体管N10的漏极电极的漏极电极，以及耦合到P沟道晶体管P8、P9、P1、P2、P3的栅极电极的栅极电极。

N沟道晶体管N8另外包括耦合到P沟道晶体管Pn的漏极电极、N沟道晶体管Nn的漏极电极和N沟道晶体管N3的控制栅极的控制栅极，以及耦合到接地电压轨247的源极电极。N沟道晶体管N9另外包括耦合到P沟道晶体管P5的漏极电极、N沟道晶体管N5的漏极电极和N沟道晶体管N2的控制栅极的控制栅极，以及耦合到接地电压轨247的源极电极。N沟道晶体管N10另外包括耦合到P沟道晶体管P4的漏极电极、N沟道晶体管N4的漏极电极和N沟道晶体管N1的控制栅极的控制栅极，以及耦合到接地电压轨247的源极电极。

反相器322包括耦合到P沟道晶体管S3和N沟道晶体管N10的漏极电极的输入和提供第一位置信号LOC1的输出。反相器324包括耦合到P沟道晶体管S2和N沟道晶体管N9的漏极电极的输入和提供第二位置信号LOC2的输出。反相器326包括耦合到P沟道晶体管P8和N沟道晶体管N8的漏极电极的输入和提供第n位置信号LOCn的输出。

因为在电网102(图1)中存在耦合到感测点SP1、SP2、SPn的导体120、122、124，所以最小电压跟踪电路118可以包括尽可能多的开关S1、S2、S3和相应P沟道晶体管P8、P9、P10以及反相器324、326、N8。

在启用位置信号EN_LOC被断言的操作期间，将闭合开关S1、S2、S3。晶体管P1与晶体管P8、P9和P10形成电流镜。考虑P沟道晶体管P4的栅极电极处的最低电压为VS1的例子。N沟道晶体管N10的栅极电极连接到晶体管P4和N1的漏极电极。晶体管N10将处于导通模式，而晶体管N8和N9将处于非导通模式。晶体管P1和P10与晶体管N10之间的电流镜形成放大器。节点D处的电压将由晶体管N10下拉，而节点E和F处的电压将由相应晶体管P8和P9拉动。反相器322的输入将为低的，并且反相器322的输出将为高的。由于节点E和F处的输入为高的，反相器324、326的输出将为低的。反相器322输出的LOC1信号将指示感测点SP1具有与其它感测点SP2、SPn相比的最小电压。类似地，如果最低电压在P沟道晶体管P5或Pn的控制栅极处，则对应位置信号LOC2或LOCn将指示相应感测点SP2或SPn具有最小电压。

为了避免感测域受电源门控，最小电压跟踪电路118可以使用开关S4至S12，这些开关的连接允许停用晶体管N4-Nn，而不会触发欠压检测事件。通过开关S7的操作，导电线328选择性地连接在地面与晶体管N6的漏极电极之间。开关S4-S6包括耦合到导线328的第一端以及耦合到相应晶体管N4-Nn的栅极电极的第二端。晶体管N6的栅极电极还耦合到导电线328。开关S7-S12各自包括耦合到接地电压轨247的第一端。如前所述，开关S7的第一端耦合到晶体管N6的漏极电极。开关S8的第二端耦合到晶体管N4的栅极电极。开关S9的第二端耦合到晶体管N5的漏极电极。开关S10的第二端耦合到晶体管N5的栅极电极。开关S11的第二端耦合到晶体管Nn的漏极电极。开关S12的第二端耦合到晶体管Nn的栅极电极。

为了停用晶体管N4-Nn，开关S7-S12闭合并且开关S4-S6断开。通过闭合开关S7，晶体管N6的漏极电极和栅极电极耦合到地面。闭合开关S8-S12将晶体管N4的栅极电极和晶体管N5-N6的漏极电极和栅极电极耦合到地面。断开开关S4-S6将晶体管N4-Nn的栅极电极与晶体管N6的栅极电极和漏极电极以及晶体管P6的漏极电极断开连接，从而移除晶体管N4-N6的电流镜功能。

相反，为了启用晶体管N4-Nn，开关S7-S12断开并且开关S4-S6闭合。断开开关S8-S12使晶体管N4的栅极电极和晶体管N5-N6的漏极电极和栅极电极与地面解除耦合。闭合开关S4-S6将晶体管N4-Nn的栅极电极连接到晶体管N6的栅极电极和漏极电极以及晶体管P6的漏极电极。

当不使用最小电压跟踪电路118时，可使用选择性地停用输入的其它合适技术，例如使晶体管P4-P6的源极电极或晶体管N4-Nn的源极电极断开连接等技术以节省电力。

图4示出在图3的最小电压跟踪电路118的模拟操作期间，在感测点SP4、SP2和SP1处以所述顺序绘制负载电流的各种信号的一组波形的例子。在时间T0，感测到的电压VS3开始降低，指示感测点SP4处的电流负载。在时间T0，由时间轴VSMIN所示的最小电压跟踪电路118的输出开始随着电压VS3线性减小，直到VS3和VSMIN在时间T2达到低点为止。在时间T1，恰好在VS3和VSMIN越过比较器参考电压126之前，由比较器128(图3)输出的欠压信号UV从高变低，这指示VSMIN小于输入到比较器128的非反相端的参考电压。随着在感测点SP4处汲取的电流减小，最小电压跟踪电路118的感测点电压VS3和输出电压VSMIN开始增加，直到时间T4为止。随着最小电压跟踪电路118的输出转换为小于输入到比较器128的参考电压，由比较器128(图3)输出的欠压信号UV在时间T3从低变高。应注意，比较器128中可以存在滞后，以避免不必要地切换比较器128的输出，如图4中的信号UV的时间历史所示。从时间T0到时间T4，位置信号LOC3被断言，指示在时间T0至时间T4期间，与感测点SP1或SP2相比，感测点SP4记录了最小电压。

在时间T4，感测到的电压VS2开始降低，指示感测点SP2处的电流负载。在时间T4，由时间轴VSMIN所示的最小电压跟踪电路118的输出开始随着电压VS2线性减小，直到VS2和VSMIN在时间T6达到低点为止。在时间T5，VS2和VSMIN下降到由参考电压126限定的比较器触发点以下时，由比较器128(图3)输出的欠压信号UV从高变低，这指示VSMIN小于输入到比较器128非反相端的参考电压。随着在感测点SP2处汲取的电流减小，最小电压跟踪电路118的感测点电压VS2和输出电压VSMIN开始增加，直到时间T8为止。随着最小电压跟踪电路118的输出转换为小于输入到比较器128的参考电压，由比较器128(图3)输出的欠压信号UV在时间T7从低变高。同样，比较器128示出滞后以避免不必要地切换比较器128的输出，如图4中从时间T3至时间T7的信号UV的时间历史所示。从时间T4直到时间T8，位置信号LOC2被断言，指示在时间T4至时间T8期间，与感测点SP1或SP4相比，感测点SP2记录了最小电压。

在时间T8，感测到的电压VS1开始减小，指示T8时感测点SP1处的电流负载，由时间线VSMIN所示的最小电压跟踪电路118的输出随着电压VS1开始线性减小，直到VS1和VSMIN在时间T10达到低点为止。在时间T9，VS1和VSMIN下降到由126限定的比较器触发点以下时，比较器128(图3)输出的欠压信号UV从高变低，这指示VSMIN小于输入到比较器128非反相端的参考电压。随着在感测点SP1处汲取的电流减小，最小电压跟踪电路118的感测点电压VS1和输出电压VSMIN开始增加，直到时间T12为止。随着最小电压跟踪电路118的输出转换为小于输入到比较器128的参考电压，由比较器128(图3)输出的欠压信号UV在时间T11从低变高。同样，比较器128示出滞后以避免不必要地切换比较器128的输出，如图4中从时间T7至时间T11的信号UV的时间历史所示。从时间T8直到时间T12，位置信号LOC1被断言，指示在时间T8至时间T12期间，与感测点SP1或SP4相比，感测点SP1记录了最小电压。

P沟道晶体管P4、P5、Pn可以被称为理论上可以支持任意数目的感测电压的最小电压复制(copier)电路。然而，在实践中，过多的电压可能会降低电路的速度。此外，泄漏电流可以为大量输入的偏置电流设置下限。图5示出了在感测到电网中的大量电压时可用于检测图1的电网中多个点处的最小电压的最小电压跟踪电路502、504、506、118的配置的例子。最小电压跟踪电路502、504、506可以类似于图2或图3所示的最小电压跟踪电路118来配置。每个最小电压跟踪电路502、504、506的输出耦合到最小电压跟踪电路118的相应输入。

最小电压跟踪电路502耦合到感测电压VS1，1、VS2,1、VSn,1。最小电压跟踪电路502的输出作为第一感测电压VS1提供到最小电压跟踪电路118。最小电压跟踪电路504耦合到感测电压VS1，2、VS2,2、VSn,2。最小电压跟踪电路504的输出作为第二感测电压VS2提供到最小电压跟踪电路118。最小电压跟踪电路506耦合到感测电压VS1，m、VS2,m、VSn,m。最小电压跟踪电路506的输出作为第m感测电压VSm提供到最小电压跟踪电路118。在最小电压跟踪电路502、504、506、118的这种并联和串联连接方式中，可以在不将最小电压跟踪电路502、504、506、118的速度降低到它们将无法正常工作的点的情况下监测大量感测点。

现在应该理解，在一些实施例中，已经提供了一种集成电路，所述集成电路可以包括：比较器，其具有被配置成接收参考电压的第一输入(+)、第二输入(-)以及被配置成提供欠压(UV)指示符的输出；多个感测点，其被配置成提供多个感测点电压(Vs1、Vs2...Vsn)，所述多个感测点中的每个感测点提供所述多个感测点电压中的对应感测点电压；以及最小电压跟踪电路(例如P4-Pn)，其被配置成接收所述多个感测点电压并且提供输出电压(min(Vs1，Vs2...Vsn))，所述输出电压(min(Vs1，Vs2...Vsn))跟踪所述多个感测点电压中的哪个感测点电压当前是所述多个感测点电压中的最小感测点电压。所述比较器可被配置成在所述第二输入处接收所述输出电压，并且在所述输出电压低于所述参考电压时对所述UV指示符进行断言。

在另一方面，所述比较器可被配置成在所述输出电压高于所述参考电压时使所述UV指示符无效。

在另一方面，所述最小电压跟踪电路可包括多个晶体管分支，所述多个晶体管分支对应于所述多个感测点电压并且彼此并联耦合在第一电路节点与第二电路节点(例如gnd)之间，每个晶体管分支具有对应第一晶体管(例如P4-Pn)，所述对应第一晶体管的栅极电极可被耦合以接收所述多个感测点电压中的对应感测点电压。

在另一方面，所述多个晶体管分支中的每个晶体管分支的所述对应第一晶体管可具有第一电流电极(例如，顶部电流电极或源极)，其中所述多个晶体管分支中的所述对应第一晶体管的所述第一电流电极耦合到所述第一电路节点，并且其中所述最小电压跟踪电路另外包括反馈晶体管分支，其中所述反馈晶体管分支的对应第一晶体管(Pn)具有耦合到所述第一电路节点的第一电流电极(例如，顶部电流电极或源极)和被耦合以将所述输出电压提供到所述比较器的所述第二输入的栅极电极。

在另一方面，所述反馈晶体管分支可被配置成闭合具有所述多个晶体管分支中的晶体管分支的反馈回路，所述晶体管分支对应于所述多个感测点电压中的所述最小感测点电压，使得晶体管反馈分支的所述对应第一晶体管(Pn)的所述栅极电极跟踪所述最小感测点电压。

在另一方面，所述最小电压跟踪电路可包括停用电路系统(例如S4-S12等)，所述停用电路系统被配置成从所述多个感测点电压选择性地移除一个或多个感测点电压，使得无论所述一个或多个感测点电压的电压值如何，移除的一个或多个感测点电压不能被跟踪为所述多个感测点电压中的所述最小感测点电压。

在另一方面，所述多个晶体管分支中的每个晶体管分支可具有对应第二晶体管(例如N4、N5、Nn)，所述对应第二晶体管的第一电流电极可耦合到所述对应第一晶体管的第二电流电极，并且所述对应第二晶体管的第二电流电极可耦合到所述第二电路节点。

在另一方面，所述多个晶体管分支中的每个晶体管分支可具有对应第三晶体管(例如N4、N5、Nn)，所述对应第三晶体管的栅极电极可耦合到所述对应第一晶体管的所述第二电流电极，所述对应第三晶体管的第一电流电极可耦合到所述反馈晶体管分支的所述对应第一晶体管(Pn)的所述栅极电极，并且所述对应第三晶体管的第二电流电极可耦合到所述第二电路节点。

在另一方面，所述对应第一晶体管是p型晶体管，并且所述对应第二晶体管和所述对应第三晶体管是n型晶体管。

在另一方面，所述集成电路可另外包括位置指示符电路，所述位置指示符电路耦合到所述多个晶体管分支中的所述对应第一晶体管的所述对应第二电流电极，其中所述位置指示符电路可被配置成对与所述多个感测点中的所述感测点相对应的多个位置指示符中的位置指示符进行断言，所述感测点提供所述多个感测点电压中当前是所述最小感测点电压的所述对应感测点电压。

在另一方面，所述集成电路可另外包括位置指示符电路，所述位置指示符电路被配置成提供多个位置指示符，每个位置指示符对应于所述多个感测点中的感测点。

在另一方面，所述位置指示符电路可被配置成对与所述感测点相对应的所述多个位置指示符中的位置指示符进行断言，所述感测点提供所述多个感测点电压中当前是所述最小感测点电压的所述对应感测点电压。

在另一方面，所述最小电压跟踪电路可包括多个第一级跟踪电路(例如502、504、506)，所述多个第一级跟踪电路各自被配置成接收所述多个感测点电压的对应部分并且提供对应第一级输出，所述对应第一级输出跟踪感测点电压的所述对应部分中的哪个感测点电压当前是感测点电压的所述对应部分中的最小感测点电压；以及第二级跟踪电路(例如，图4中的118)，所述第二级跟踪电路被配置成接收所述对应第一级输出并且提供所述输出电压。

在其它实施例中，一种集成电路可包括多个感测点，其被配置成提供多个感测点电压(Vs1、Vs2...Vsn)，所述多个感测点中的每个感测点提供所述多个感测点电压中的对应感测点电压；最小电压跟踪电路(例如P4-Pn)，其被配置成接收所述多个感测点电压并且提供输出电压(min(Vs1，Vs2...Vsn))，所述输出电压(min(Vs1，Vs2...Vsn))跟踪所述多个感测点电压中的哪个感测点电压当前是所述多个感测点电压中的最小感测点电压；位置指示符电路，其被配置成提供多个位置指示符，每个位置指示符对应于所述多个感测点中的感测点，其中所述位置指示符电路可被配置成对与所述感测点相对应的所述多个位置指示符中的位置指示符进行断言，所述感测点提供所述多个感测点电压的当前是所述最小感测点电压的所述对应感测点电压。

在另一方面，所述最小电压跟踪电路可包括多个晶体管分支，所述多个晶体管分支对应于所述多个感测点电压并且彼此并联耦合在第一电路节点与第二电路节点(例如gn d)之间，每个晶体管分支具有对应晶体管(例如P4-Pn)，所述对应晶体管的栅极电极可被耦合以接收所述多个感测点电压中的对应感测点电压，以及所述位置指示符电路可具有耦合到所述多个晶体管分支的多个输入，使得所述多个位置指示符中的每个位置指示符可以是从所述多个晶体管分支中的对应晶体管分支产生的。

在另一方面，所述多个晶体管分支中的每个晶体管分支的所述对应晶体管可具有对应第一电流电极，其中所述多个晶体管分支中的所述对应晶体管的所述第一电流电极可耦合到所述第一电路节点，并且其中所述最小电压跟踪电路另外包括反馈晶体管分支，其中所述反馈晶体管分支的对应晶体管(Pn)具有耦合到所述第一电路节点的第一电流电极和被耦合以将所述输出电压提供到所述比较器的所述第二输入的栅极电极。

在另一方面，所述反馈晶体管分支可被配置成闭合具有所述多个晶体管分支中的晶体管分支的反馈回路，所述晶体管分支对应于所述多个感测点电压中的所述最小感测点电压，使得晶体管反馈分支的所述对应第一晶体管(Pn)的所述栅极电极跟踪所述最小感测点电压。

在另一方面，所述最小电压跟踪电路可包括多个第一级跟踪电路(例如502、504、506)，所述多个第一级跟踪电路各自被配置成接收所述多个感测点电压的对应部分并且提供对应第一级输出，所述对应第一级输出跟踪感测点电压的所述对应部分中的哪个感测点电压当前是感测点电压的所述对应部分中的最小感测点电压；以及第二级跟踪电路(例如，图4中的118)，所述第二级跟踪电路被配置成接收所述对应第一级输出并且提供所述输出电压。

在又另外的实施例中，一种方法，在具有被配置成提供多个感测点电压(Vs1、Vs2...Vsn)的多个感测点的集成电路中，其中所述多个感测点中的每个感测点提供所述多个感测点电压中的对应感测点电压，所述方法可包括响应于所述多个感测点电压中的第一感测点电压是所述多个感测点电压中的最小感测电压，通过最小电压跟踪电路跟踪所述第一感测点电压以提供最小电压输出。在所述跟踪所述第一感测点电压之后，响应于所述多个感测点电压中不同于所述第一感测点电压的第二感测点电压是所述多个感测点电压中的所述最小感测点电压，通过所述最小电压跟踪电路跟踪所述第二感测点电压而非所述第一感测点电压以提供所述最小电压输出；以及使用在第一输入处接收参考电压并且在第二输入处接收所述最小电压输出的比较器，在所述最小电压输出低于参考电压时对所述比较器的输出处的低电压检测指示符进行断言，并且在所述最小电压输出高于所述参考电压时使所述低电压检测指示符无效。

另一方面，所述方法可另外包括当所述低电压检测指示符被断言时，提供位置指示符以指示所述多个感测点中的哪个感测点正在被跟踪以提供所述最小电压输出。

由于实施本公开的设备大部分由本领域的技术人员已知的电子组件和电路构成，因此为了理解和了解本公开的基本概念并且为了不混淆或偏离本公开的教示，将不会以比上文所示出的认为必要的任何更大程度解释电路细节。

虽然本公开已相对于特定导电类型或电势的极性进行描述，但本领域的技术人员会了解到，可颠倒导电类型或电势的极性。

此外，在本说明书和权利要求书中的术语“前方”、“背面”、“顶部”、“底部”、“上方”、“在......下”等等(如果存在的话)用于描述性目的，且未必用于描述永久性相对位置。应理解，如此使用的术语在适当情况下可互换，使得本文中所描述的本公开的实施例(例如)能够以不是本文中所示出或以其它方式描述的那些取向的其它取向进行操作。

虽然本文中参考特定实施例描述了本公开，但是在不脱离如所附权利要求书所阐述的本公开的范围的情况下可以进行各种修改和改变。因此，应在说明性而非限制性意义上看待本说明书和图式，并且预期所有此类修改都包括在本公开的范围内。并不意图将本文中关于具体实施例所描述的任何益处、优点或问题的解决方案理解为任何或所有权利要求的关键、必需或必不可少的特征或元件。

如本文所使用，术语“耦合”并不旨在限于直接耦合或机械耦合。

半导体和其它类型的电子装置通常全部或部分封装在塑料树脂中，以提供环境保护并且促进与装置的外部连接。为了便于解释且并非旨在限制，本发明是针对半导体装置描述的，但本领域技术人员将理解，本发明适用于基本上呈芯片形式的任何类型的电子装置。因此，包括以下给出的非限制性例子在内的此类其它类型的装置旨在被包括在术语“装置”、“电子装置”、“半导体装置”和“集成电路”中，无论是单数还是复数，并且术语“装置”、“管芯”和“芯片”旨在基本上等效。合适装置的非限制性例子包括半导体集成电路、单个半导体装置、压电装置、磁致伸缩装置、固态滤波器、磁隧穿结构、例如电容器、电阻器和电感器之类的集成无源装置，以及任何和所有这些类型的装置和元件的组合和阵列。此外，本发明不取决于所使用的管芯或芯片的类型，也不取决于它们的构造材料，前提是这些材料能够承受封装过程。

另外，如本文所使用，术语“一(a)”或“一个(an)”被限定为一个或多于一个。而且，权利要求书中例如“至少一个”和“一或多个”等介绍性短语的使用不应解释为暗示由不定冠词“一”所引导的另一权利要求要素将含有此引导的权利要求要素的任何特定权利要求限于仅含有一个此要素的公开内容，甚至是在同一权利要求包括介绍性短语“一或多个”或“至少一个”和例如“一”等不定冠词时。这同样适用于定冠词的使用。

除非另外说明，否则例如“第一”和“第二”的术语用于任意地区分此类术语所描述的元件。因此，这些术语未必意图指示此类元件在时间上的优先级或其它优先级。

Claims (10)

1.一种集成电路，其特征在于，包括：

比较器，其具有被配置成接收参考电压的第一输入、第二输入(-)以及被配置成提供欠压(UV)指示符的输出；

多个感测点，其被配置成提供多个感测点电压，所述多个感测点中的每个感测点提供所述多个感测点电压中的对应感测点电压；以及

最小电压跟踪电路，其被配置成接收所述多个感测点电压并且提供输出电压，所述输出电压跟踪所述多个感测点电压中的哪个感测点电压当前是所述多个感测点电压中的最小感测点电压，

其中所述比较器被配置成在所述第二输入处接收所述输出电压，并且在所述输出电压低于所述参考电压时对所述UV指示符进行断言。

2.根据权利要求1所述的集成电路，其特征在于，所述比较器被配置成在所述输出电压高于所述参考电压时使所述UV指示符无效。

3.根据权利要求1所述的集成电路，其特征在于，所述最小电压跟踪电路包括：

多个晶体管分支，其对应于所述多个感测点电压并且彼此并联耦合在第一电路节点与第二电路节点之间，每个晶体管分支具有对应第一晶体管，所述对应第一晶体管的栅极电极被耦合以接收所述多个感测点电压中的对应感测点电压。

4.根据权利要求3所述的集成电路，其特征在于，所述多个晶体管分支中的每个晶体管分支的所述对应第一晶体管具有第一电流电极，其中所述多个晶体管分支中的所述对应第一晶体管的所述第一电流电极耦合到所述第一电路节点，并且其中所述最小电压跟踪电路另外包括：

反馈晶体管分支，其中所述反馈晶体管分支的对应第一晶体管具有耦合到所述第一电路节点的第一电流电极和被耦合以将所述输出电压提供到所述比较器的所述第二输入的栅极电极。

5.根据权利要求4所述的集成电路，其特征在于，所述反馈晶体管分支被配置成闭合具有所述多个晶体管分支中的晶体管分支的反馈回路，所述晶体管分支对应于所述多个感测点电压中的所述最小感测点电压，使得晶体管反馈分支的所述对应第一晶体管的所述栅极电极跟踪所述最小感测点电压。

6.根据权利要求4所述的集成电路，其特征在于，所述最小电压跟踪电路包括停用电路系统，所述停用电路系统被配置成从所述多个感测点电压选择性地移除一个或多个感测点电压，使得无论所述一个或多个感测点电压的电压值如何，移除的一个或多个感测点电压不能被跟踪为所述多个感测点电压中的所述最小感测点电压。

7.根据权利要求4所述的集成电路，其特征在于，所述多个晶体管分支中的每个晶体管分支具有对应第二晶体管，所述对应第二晶体管的第一电流电极耦合到所述对应第一晶体管的第二电流电极，并且所述对应第二晶体管的第二电流电极耦合到所述第二电路节点。

8.根据权利要求7所述的集成电路，其特征在于，所述多个晶体管分支中的每个晶体管分支具有对应第三晶体管，所述对应第三晶体管的栅极电极耦合到所述对应第一晶体管的所述第二电流电极，所述对应第三晶体管的第一电流电极耦合到所述反馈晶体管分支的所述对应第一晶体管的所述栅极电极，并且所述对应第三晶体管的第二电流电极耦合到所述第二电路节点。

9.一种集成电路，其特征在于，包括：

多个感测点，其被配置成提供多个感测点电压，所述多个感测点中的每个感测点提供所述多个感测点电压中的对应感测点电压；

最小电压跟踪电路，其被配置成接收所述多个感测点电压并且提供输出电压，所述输出电压跟踪所述多个感测点电压中的哪个感测点电压当前是所述多个感测点电压中的最小感测点电压；

位置指示符电路，其被配置成提供多个位置指示符，每个位置指示符对应于所述多个感测点中的感测点，其中所述位置指示符电路被配置成对与所述感测点相对应的所述多个位置指示符中的位置指示符进行断言，所述感测点提供所述多个感测点电压中当前是所述最小感测点电压的所述对应感测点电压。

10.一种方法，其特征在于，在具有被配置成提供多个感测点电压的多个感测点的集成电路中，其中所述多个感测点中的每个感测点提供所述多个感测点电压中的对应感测点电压，所述方法包括：

响应于所述多个感测点电压中的第一感测点电压是所述多个感测点电压中的最小感测电压，通过最小电压跟踪电路跟踪所述第一感测点电压以提供最小电压输出；

在所述跟踪所述第一感测点电压之后，响应于所述多个感测点电压中不同于所述第一感测点电压的第二感测点电压是所述多个感测点电压中的所述最小感测点电压，通过所述最小电压跟踪电路跟踪所述第二感测点电压而非所述第一感测点电压以提供所述最小电压输出；以及

使用在第一输入处接收参考电压并且在第二输入处接收所述最小电压输出的比较器，在所述最小电压输出低于参考电压时对所述比较器的输出处的低电压检测指示符进行断言，并且在所述最小电压输出高于所述参考电压时使所述低电压检测指示符无效。

Images