CN115208369A - 反向极性保护电路、智能开关及驱动电路 - Google Patents

Abstract

本申请公开了一种反向极性保护电路、智能开关及驱动电路，智能开关包括主开关管和逻辑电路，反向极性保护电路包括：反向极性保护控制电路，分别与供电端和接地端连接，用于检测供电端和接地端之间的供电电压，并根据供电电压产生第二控制信号；开关电路，连接在供电端和逻辑电路之间，用于根据第三控制信号控制逻辑电路的供电路径导通与关断，并向逻辑电路提供逻辑电压；其中，当检测到供电电压为负电压时，控制逻辑电路的供电路径关断。本申请在检测到供电端和接地端之间的供电电压为负电压时，控制开关电路关断以切断逻辑电路的供电路径，实现反向极性保护，并且还控制智能开关中的主开关管导通以降低电池反接时的静态功耗。

Description

反向极性保护电路、智能开关及驱动电路

技术领域

本发明涉及集成电路技术领域，更具体地，涉及一种反向极性保护电路、智能开关及驱动电路。

背景技术

目前智能功率半导体开关被用于广阔的各种应用中。不仅在汽车应用中越来越多地使用智能半导体开关来代替电动机械式继电器。特别是在电池供电系统(例如，汽车的电子设备)中足够的反向极性保护是必要条件。在通常的汽车应用中，额定电源电压为+12V。可靠的电子器件通常需要承受多达-16V(反向电压)的电源电压达至少两分钟。

多通道开关器件通常包括每个输出通道的一个功率半导体开关(通常是MOSFET)，其中电负载连接到每个输出通道。因此，每个电负载可使用相应的半导体开关接通和关断。假定100mΩ的导通电阻和1A的额定负载电流导致每个活动输出通道的100mW的功率损耗。每个功率半导体开关通常具有与半导体开关的负载电流路径(例如，MOSFET情况下的漏极-源极路径)并联耦合的反向二极管。在正常操作期间，这个反向二极管反向偏置并且处于阻断状态。然而，当施加负电源电压时，该反向二极管变为正向偏置并且负载电流可被从接地通过负载和反向二极管引导到负电源电位。假定二极管的正向电压至少为0.7V，在反向二极管中(并且因此在开关器件中)产生的功率损耗是每个输出通道700mW，是在正常操作期间的至少7倍。不用说，这样的情况对开关器件可能是危险的并且需要适当的反向极性保护电路。

通常，在反向极性的情况下(例如负供电电压超过-16V)，半导体器件的供电端和接地端之间的电流应当被限制在几毫安量级。现有技术中的反向极性保护电路通过增加肖特基二极管来提供低电阻电流路径，但是增加肖特基二极管不仅占用芯片面积，增加成本，而且在反向极性时半导体内部器件的功率损耗大，容易使内部低压器件被击穿、甚至烧毁，造成不可逆的影响。另外，肖特基二极管在一定程度上消耗工作电压裕度，影响芯片在低压电路中的应用。

发明内容

鉴于上述问题，本发明的目的在于提供一种反向极性保护电路、智能开关及驱动电路，在实现反向极性保护的同时还能降低功率管在电池反接时的静态功耗。

根据本发明的第一方面，提供一种反向极性保护电路，用于智能开关，所述智能开关包括主开关管和逻辑电路，所述反向极性保护电路包括：反向极性保护控制电路，分别与供电端和接地端连接，用于检测供电端和接地端之间的供电电压，并根据所述供电电压产生第二控制信号；开关电路，连接在供电端和逻辑电路之间，用于根据第三控制信号控制逻辑电路的供电路径导通与关断，并向逻辑电路提供逻辑电压；其中，当检测到所述供电电压为负电压时，控制逻辑电路的供电路径关断。

优选地，所述反向极性保护控制电路还在检测到所述供电电压为负电压时产生第二控制信号，其中，所述第二控制信号用于控制所述主开关管导通。

优选地，所述开关电路包括：第一开关管，耦接在供电端和逻辑电路之间；第二开关管，耦接在供电端和逻辑电路之间；其中，第一开关管具有本征二极管。

优选地，所述开关电路包括：二极管，耦接在供电端和逻辑电路之间；第二开关管，耦接在供电端和逻辑电路之间。

优选地，所述主开关管为NMOS管，第二开关管为PMOS管。

优选地，第一开关管为NMOS管。

优选地，反向极性保护控制电路包括：第一控制单元，检测供电端和接地端之间的供电电压，并根据所述供电电压产生第一控制信号，其中，所述第一控制信号用于控制第一开关管；第二控制单元，用于在检测到所述供电电压为负电压时产生第二控制信号，其中，所述第二控制信号用于控制主开关管；第三控制单元，根据逻辑电路的逻辑信号产生第三控制信号，第三控制信号用于控制第二开关管。

优选地，所述反向极性保护控制电路包括：第二控制单元，用于在检测到所述供电电压为负电压时产生第二控制信号，其中，所述第二控制信号用于控制主开关管；第三控制单元，根据逻辑电路的逻辑信号产生第三控制信号，第三控制信号用于控制第二开关管。

优选地，当所述逻辑信号为无效电平时，第二开关管导通；当所述逻辑信号为有效电平时，第二开关管关断。

优选地，当检测到所述供电电压为正电压时，第一开关管处于关断状态，逻辑电路的逻辑电压通过第一开关管的本征二极管随着供电端处电压上升，所述逻辑信号为有效电平，第二开关管处于关断状态；当逻辑电路的逻辑电压上升至预设的最低工作电压时，所述逻辑信号为无效电平，第二开关管处于导通状态。

优选地，当检测到所述供电电压为负电压时，第一开关管和第二开关管处于关断状态，断开逻辑电路的供电路径。

优选地，当所述供电电压为负电压且达到静电放电电压时，所述第一控制单元控制第一开关管短暂导通以降低逻辑电压和供电端处电压之间的压差；当逻辑电路的逻辑电压和供电端电压之间的压差小于预设阈值时，所述第一控制单元控制第一开关管关断。

根据本发明的第二方面，提供一种智能开关，包括：主开关管，连接在供电端和接地端之间；上述所述的反向极性保护电路；逻辑电路，所述逻辑电路的第一端经由所述开关电路与供电端连接，第二端与接地端连接。

优选地，所述逻辑电路用于根据逻辑电压产生逻辑信号。

优选地，当逻辑电路的逻辑电压超过预设的最低工作电压时，所述逻辑信号为无效电平；当逻辑电路的逻辑电压小于预设的最低工作电压时，所述逻辑信号为有效电平。

优选地，所述的智能开关还包括：供电模块，与所述逻辑电路连接，用于将所述逻辑电压转换成低压供电电压；低压控制电路，与所述供电模块和输入端连接，用于根据外部输入的指令信号产生触发信号；栅极驱动电路，根据所述触发信号产生驱动控制信号以控制主开关管的导通与关断。

优选地，当所述供电端和所述接地端之间的供电电压为正电压时，所述栅极驱动电路控制主开关管导通与关断；当所述供电端和所述接地端之间的供电电压为负电压时，所述反向极性保护电路控制所述主开关管导通。

优选地，所述供电模块、低压控制电路、反向极性保护电路、逻辑电路、栅极驱动电路以及主开关管集成在同一芯片上。

根据本发明的第三方面，提供一种驱动电路，包括：微控制器，用于提供指令信号；上述所述的智能开关。

本发明提供的反向极性保护电路及智能开关，在供电端和逻辑电路之间设置开关电路，当检测到供电端和接地端之间的供电电压为负电压时，控制所述开关电路关断以切断逻辑电路的供电路径，实现反向极性保护，并且还控制智能开关中的主功率管即主开关管导通以降低功率管在电池反接时的静态功耗。

进一步地，当检测到供电端和接地端之间的供电电压为负电压时控制智能开关中的主功率管即主开关管导通，还能防止主开关管的本征二极管长时间在正偏电压下因为较大的电流而被热击穿。

进一步地，当检测到供电端和接地端之间的供电电压为负电压并达到静电放电电压时，控制智能开关中的第一开关管短暂导通，防止第一开关管的本征二极管在较高反偏电压下被击穿。

进一步地，所述开关电路包括第一开关管和第二开关管，逻辑电路的第一端处的电压通过第一开关管的本征二极管跟随供电端的电压上升，当逻辑电路的第一端处的电压上升至正常工作电压时，控制第二开关管导通，供电端的电压V_{BB_PCB}和逻辑电路的第一端INT处电压V_{BB_INT}之间的压差小于预设阈值，可以增加工作电压的电压裕度。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出具有单输出沟道的示例性开关器件，针对正常操作指定示例性电压电平；

图2示出与图1相同的电路，针对反向极性操作指定示例性电压电平；

图3示出根据本发明实施例的开关器件的结构示意图；

图4示出根据本发明实施例的反向极性控制模块和内部开关的电路图；

图5示出根据本发明实施例的反向极性控制模块中第一控制单元的电路图；

图6示出根据本发明实施例的反向极性控制模块中第二控制单元的电路图；

图7示出根据本发明实施例的反向极性控制模块中第三控制单元的电路图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

图1示出具有单输出沟道的示例性开关器件。输出沟道例如包括高侧半导体开关。本文中呈现的示例与用于高侧功率半导体开关的N型MOS晶体管有关。具体地，考虑垂直功率MOS晶体管(例如具有或不具有沟槽-栅极的垂直MOS晶体管)。

图1包括指示正常操作情况下(正供电电压V_BAT＝12V，地电压V_{GND_PCB}＝0V)的不同电路节点的电压电平的标签。图2示出与图1相同的电路，然而图2中包括的标签指示反向极性操作情况中(正供电电压V_BAT＝0V，地电压V_{GND_PCB}＝12V直到60V)的电路节点的电压电平。

图1和图2的示例性电路包括智能开关100和微控制器200。其中，智能开关100包括输入端IN、供电端BB、接地端GND以及输出端OUT，其中，输入端IN从微控制器200接收指令信号，电源端BB经由一电阻R与第一电源连接，其中第一电源提供供电电压V_BAT＝12V，接地端GND与第二电源连接，其中，第二电源提供地电压V_{GND_PCB}＝0V。

智能开关100还包括晶体管T、逻辑电路120、供电模块130以及低压控制电路140。其中，晶体管T例如为N型沟道高侧MOS晶体管，与相应的输出沟道相关联。晶体管T具有负载电流路径(例如在MOS晶体管的情况中为漏极-源极电流路径)，负载电流路径把相应的输出端OUT耦合到供电端BB。电负载R,L,C可以连接在输出端OUT和地电压之间。供电模块130用于将供电电压转换成内部供电电压，并提供给低压控制电路140。低压控制电路140根据输入端IN的指令信号产生触发信号。智能开关100根据相应的控制信号来控制晶体管T的切换状态，控制信号例如使用栅极驱动器提供，其中，栅极驱动器根据输入端IN的指令信号来生成控制信号。可以采用逻辑电路120根据触发信号产生栅极驱动器的控制信号。

其中，所述指令信号为微控制器200输出的低压逻辑电平(例如为3.3V或5V)，当低压逻辑电平为高电平时，栅极驱动器根据该指令信号产生控制信号以控制主开关管导通，当低压逻辑电平为高电平时，栅极驱动器根据该指令信号产生控制信号以控制主开关管关断。该指令信号会在智能开关内部经过电平延时判断，电平整形，高低电平转换，以控制主开关管的栅极。

晶体管T具有与晶体管的负载电流路径并联连接的反向二极管D_R。对于MOS晶体管，反向二极管D_R通常是本征反向二极管，其是晶体管的内部结构，总是存在。不具有本征反向二极管的其它晶体管可以具有外部反向二极管以在切换电感性负载时允许续流。

为了提供对智能开关100的内部电路的反向极性保护，现有技术中把二极管(例如肖特基二极管DS)连接在智能开关100的接地端GND和地电压V_{GND_PCB}之间。

现有技术中的反向极性保护电路通过增加肖特基二极管在反向极性的情况下反偏，阻止接地端GND到供电端VBB的电流路径，但是增加肖特基二极管不仅占用芯片面积，而且增加成本。另一方面，在反向极性下，由于晶体管T中的本征二极管D_R正偏，在第二接地端、输出端OUT、本征二极管D_R与供电端VBB形成电流路径。晶体管T中的本征二极管D_R正偏电压为0.7V，假设流过本征二极管D_R的电流为10A，则功耗有7w，因此现有技术在反向极性时功率损耗大。另外，肖特基二极管在一定程度上消耗工作电压裕度，影响芯片在低压电路中的应用。

图3示出根据本发明实施例的开关器件的结构示意图。本实施例应用于车身电子使用场景，其负载通常为阻性、容性或者感性，例如发热的电阻丝、步进电机、LED照明灯等。在导线缠绕，以及在进行机器拆装过程中，可能导致电池正负极反接。在反接的情况下，电流有两条低阻通路，其一是从地电压V_{GND_PCB}流入智能开关100的接地端GND，从芯片的供电端BB端口流出，此通路中包含大量低压器件，极易被电池反接的电压击穿；其二是从地电压V_{GND_PCB}流过负载(以阻性负载为例)，再流向输出端OUT，并最终从供电端BB流出，此通路由于存在负载，可以在一定程度上限制流过的电流大小，该电流流过功率管本征二极管，会存在静态功耗，会导致功率管发热。

参见图3，智能开关200包括主开关管M0、反向极性保护电路210、逻辑电路220、供电模块230、低压控制电路240以及栅极驱动电路250。

主开关管M0耦接在供电端BB和输出端OUT之间。其中，主开关管M0例如为N型VDMOS管。

反向极性保护电路210连接在供电端BB和接地端GND之间，并与逻辑电路220连接，用于检测供电端BB和接地端GND之间的供电电压，并根据所述供电电压控制逻辑电路220的供电路径导通与关断。

在本实施例中，所述反向极性保护电路210包括开关电路211和反向极性保护控制电路212。具体地，开关电路211连接在供电端BB和逻辑电路220之间，用于根据第一控制信号Ctrl1控制逻辑电路220的供电路径导通与关断。反向极性保护控制电路212分别与供电端BB和接地端GND连接，用于检测供电端BB和接地端GND之间的供电电压，并根据所述供电电压产生第一控制信号Ctrl1。

在本实施例中，当所述反向极性保护控制电路212检测到供电端BB和接地端GND之间的供电电压为正电压时(即供电端BB的供电电压V_{BB_PCB}与接地端GND的地电压V_{GND_PCB}之间的电压差)，所述开关电路211根据第一控制信号Ctrl1导通，逻辑电路220的供电路径导通。由于所述开关电路211的存在，供电端的电压V_{BB_PCB}和逻辑电路220的第一端INT处电压V_{BB_INT}之间的压差小于预设阈值(例如为100mV)。

当所述反向极性保护控制电路212检测到供电端BB和接地端GND之间的供电电压V_{BB_PCB}为负电压时，所述开关电路211根据第一控制信号Ctrl1关断，逻辑电路220的供电路径关断。电流从接地端GND经由反向极性保护控制电路212流向供电端BB，形成电流回路。

逻辑电路220，包括第一端INT和第二端，所述逻辑电路220的第一端INT与所述反向极性保护电路210，第二端与接地端GND连接，用于根据第一端INT处的逻辑电压V_{BB_INT}产生逻辑信号，该逻辑信号例如为UVLO信号(欠压锁定解除信号)。

供电模块230与所述逻辑电路220连接，根据所述逻辑电压V_{BB_INT}产生低压供电电压VDD1提供至低压控制电路240。

低压控制电路240与所述供电模块230以及输入端IN连接，用于根据外部输入的指令信号产生触发信号。

在本实施例中，所述指令信号220例如由微控制器200提供。低压控制电路240例如包括限流电阻、静电保护器件、锁存器与施密特触发器等。供电模块230提供的低压供电电压VDD1向低压控制电路240供电。

栅极驱动电路250根据所述触发信号产生驱动控制信号以控制主开关管M0的导通与关断。

在本实施例中，所述栅极驱动电路250还与供电端BB端连接，供电端处的电压向栅极驱动电路250供电。

在本实施例中，当所述反向极性保护电路220检测到所述供电电压为正电压时，所述栅极驱动电路250产生的驱动控制信号控制主开关管M0的导通与关断。

当所述反向极性保护电路220检测到所述供电电压为负电压时，所述反向极性保护电路220产生第二控制信号Ctrl2，其中，所述第二控制信号Ctrl2用于控制主开关管M0导通。具体地，当所述反向极性保护控制电路212检测到供电端BB和接地端GND之间的供电电压为负电压时，第二控制信号Ctrl2控制所述主开关管M0导通以减小功率损耗。具体地，主开关管M0关断时漏极与源极之间的压差达到0.7V，而主开关管M0导通时漏极和源极之间的压差小于100mV，因此可以减少导通损耗。参见图4，所述开关电路211包括第一开关管M1和第二开关管M2，其中，第一开关管M1和第二开关管M2均耦接在供电端BB和内部路基电路220的第一端INT之间。第一开关管M1例如为N型VDMOS管，第二开关管M2例如为PMOS管。

所述反向极性保护控制电路212包括第一控制单元2121、第二控制单元2122和第三控制单元2123。其中，第一控制单元2121用于检测供电端和接地端之间的供电电压，并根据所述供电电压产生第一控制信号Ctrl1，其中，第一控制信号Ctrl1用于控制第一开关管M1的导通与关断。

第二控制单元2122用于在检测到所述供电电压为负电压时产生第二控制信号Ctrl2，其中，第二控制信号Ctrl2用于控制主开关管M0的导通。

第三控制单元2123用于根据逻辑电路220的逻辑信号产生第三控制信号Ctrl3，其中，第三控制信号Ctrl3用于控制第二开关管M2的导通与关断。当所述逻辑信号为无效电平时，第二开关管M2导通；当所述逻辑信号为有效电平时，第二开关管M2关断。

当供电端BB正常上电(即V_{BB_PCB}＝12V)时，第一开关管M1和第二开关管M2均处于关断状态，此时，第一开关管M1的本征二极管D1b处于正偏状态，供电端BB和逻辑电路220的第一端INT之间的压差为0.7V，逻辑电路220第一端INT处的电压V_{BB_INT}通过第一开关管的本征二极管随着供电端处电压V_{BB_PCB}上升，当逻辑电路220第一端INT处的电压V_{BB_INT}超过预设的最低工作电压时，逻辑电路220产生逻辑信号发送至第三控制单元2123，该逻辑信号例如为UVLO(欠压锁定解除信号)。第三控制单元2123根据该逻辑信号控制第二开关管M2导通，此时，供电端的电压V_{BB_PCB}和逻辑电路220的第一端INT处的逻辑电压V_{BB_INT}之间的压差小于预设阈值(例如为100mV)。当第二开关管M2导通后，供电端的电压V_{BB_PCB}和逻辑电路220的第一端INT处的逻辑电压V_{BB_INT}之间的压差从0.7V降至0.1V，可以增加工作电压的电压裕度。此时，第一开关管M1一直处于关断状态，主开关管M0也处于关断状态。

当供电端BB和接地端GND处于反向极性情况(即V_{BB_PCB}＝-16V)时，第一开关管M1和第二开关管M2处于关断状态，断开逻辑电路220的供电路径，保护逻辑电路220不会损坏。接地端GND上的电流通过第二控制单元2122流向供电端BB。第二控制单元2122检测到供电端BB和接地端GND之间的供电电压为负电压时，产生第二控制信号Ctrl2以控制主开关管M0导通，使得主开关管M0的源极和漏极的压差降低至100mV以下，降低导通功耗。

在极端情况下，例如静电放电情况下，供电端BB和接地端GND之间的供电电压达到静电放电电压(例如为-60V)时，第一控制单元2121控制第一开关管M1短暂导通，防止第一开关管M1的本征二极管D1b在较高反偏电压下被击穿。

参见图5，第一控制单元2121包括第四晶体管至第七晶体管(M4-M7)、第一电阻R1、第二电阻R2以及第一二极管Dz1和第二二极管Dz2。

第一电阻R1、第四晶体管M4以及第一二极管Dz1和第二二极管Dz2串联连接在供电端BB和逻辑电路220的第一端INT之间。第四晶体管M4的控制端与供电端BB连接。

第二电阻R2、第六晶体管M6和第五晶体管M5串联连接在供电端BB和逻辑电路220的第一端INT之间。第五晶体管M5的控制端与第一二极管Dz1和第二二极管Dz2之间的第一节点A1连接。第六晶体管M6的控制端与供电端BB连接。

第七晶体管M7串联连接在第五晶体管M5和第六晶体管M6之间的第二节点A2和第一开关管M1的控制端连接，其中，所述第七晶体管M7的控制端还与第二节点A2连接。

在本实施例中，第一二极管Dz1和第二二极管Dz2为齐纳二极管。第四晶体管M4和第六晶体管M6为耗尽型低压NMOS管，第五晶体管M4为中压NMOS管，第七晶体管M4为低压NMOS管。

当供电端BB正常上电(即V_{BB_PCB}＝12V)时，逻辑电路220随着第一端INT处的电压V_{BB_INT}通过第一开关管M1的本征二极管D1b跟随V_{BB_PCB}上升，此时本征二极管D1b正偏，供电端BB和逻辑电路220的第一端INT之间的压差始终为0.7V，小于第一开关管M1的开启阈值电压Vth2，因此第一开关管M1一直处于关断状态。

当供电端BB和接地端GND处于反向极性情况(即V_{BB_PCB}＝-16V)时，第一开关管M1处于关断状态，而本征二极管D1b处于反偏状态，因此，V_{BB_INT}和V_{BB_PCB}之间不存在低阻通路，切断供电端与逻辑电路之间的供电路径，从而可以保护逻辑电路。

在极端情况下，例如静电放电情况下，供电端BB和接地端GND之间的供电电压达到-60V时，第一电阻R1、第四晶体管M4以及第一二极管Dz1和第二二极管Dz2形成第一分压电路，第一分压电路的分压节点即第一节点A1处的电压可以使第五晶体管M5导通；则第二电阻R2、第六晶体管M6和第五晶体管M5形成第二分压电路，第二分压电路的分压节点即第二节点A2处的电压可以控制第七晶体管M7导通，从而使得第一开关管M1短暂导通以降低V_{BB_INT}和V_{BB_PCB}之间的压差。当V_{BB_INT}和V_{BB_PCB}之间的压差小于预设阈值时，第一开关管M1关断。

参见图6，第二控制单元2122包括第八晶体管至第十二晶体管(M8-M02)、第三电阻R3、第四电阻R4、第五电阻R5以及第三二极管至第六二极管(Dz3-Dz6)。

其中，第三电阻R3、第三二极管Dz3、第四二极管Dz4和第八晶体管M8串联连接在供电端BB和接地端GND之间。第八晶体管M8的控制端与第三二极管Dz3和第四二极管Dz4之间的第四节点A4连接。

第四电阻R4和第十一晶体管M01串联连接在第三电阻R3和第三二极管Dz3之间的第三节点A3与第四节点A4之间。第十一晶体管M01的控制端与第三节点A3连接。

第五电阻R5、第十二晶体管M02和第九晶体管M9串联连接在第三节点与第四二极管Dz4和第八晶体管M8之间的第五节点A5之间。第九晶体管M9的控制端与第十二晶体管M02和第九晶体管M9之间的第六节点A6连接。

第十晶体管M00、第五二极管Dz5和第六二极管Dz6串联连接在第五节点A5和主开关管M0的控制端之间。第十晶体管M00的控制端与第六节点A6连接。

在本实施例中，第三二极管至第六二极管(Dz3-Dz6)为齐纳二极管。第十一晶体管M01和第十二晶体管M02为耗尽型低压NMOS管，第八晶体管至第十晶体管(M8-M00)为高压PMOS管。

当供电端BB正常上电(即V_{BB_PCB}＝12V)时，第八晶体管至第十晶体管(M8-M00)的栅极电压均高于其源极电压，因此第八晶体管至第十晶体管(M8-M00)均处于关断状态，第二控制单元2122中不存在供电端BB到接地端GND的低阻通路，因此第二控制单元2122无法产生第二控制信号Ctrl2，即第二控制单元2122不起作用。

当供电端BB和接地端GND处于反向极性情况(即V_{BB_PCB}＝-16V)时，第三二极管Dz3、第四二极管Dz4处于反偏状态，第八晶体管M8的栅极电压小于其源极电压，第八晶体管M8导通，从而第九晶体管M9、第十二晶体管M02、第五电阻R5和第三电阻R3形成接地端GND到供电端BB的通路。因此第六节点A6存在电压使得第十晶体管M00导通，将接地端GND上的电压通过正偏的第五二极管Dz5和第六二极管Dz6传递至主开关管M0的控制端，此时主开关管M0导通，使得主开关管M0的源极和漏极的压差降低至100mV以下，不仅可以降低功耗，还能防止本征二极管D0b长时间在较大的反偏电压下被击穿。

参见图7，所述第三控制单元2123包括第十三晶体管至第十七晶体管(M03-M07)以及第七二极管Dz7和第八二极管Dz8。

其中，第十三晶体管M03和第十四晶体管M04串联连接在第一电压VDD和接地端GND之间。第十三晶体管M03的控制端与第十三晶体管M03和第十四晶体管M04之间的第七节点A7连接。第十四晶体管M04的控制端接收逻辑信号。该逻辑信号例如为逻辑电路220产生的UVLO(欠压锁存信号)。

第十七晶体管M07、第十六晶体管M06、第十五晶体管M05串联连接在逻辑电路220的第一端INT和接地端GND之间。第七二极管Dz7并联连接在第十七晶体管M07的源极和漏极之间。第八二极管Dz8并联连接在第十五晶体管M05的源极和漏极之间。第十五晶体管M05的控制端与接地端GND连接，第十六晶体管M06的控制端与第七节点A7连接，第十七晶体管M07的控制端与第十七晶体管M07和第十六晶体管M06之间的第八节点A8连接。第七二极管Dz7的阳极与第八节点连接，阴极与逻辑电路220的第一端INT连接。第八二极管Dz8的阳极与接地端连接，阴极与第十六晶体管M06和第十五晶体管M05之间的第九节点A9连接。

在本实施例中，第七二极管Dz7和第八二极管Dz8为齐纳二极管，用于分别钳位第十七晶体管M07和第十五晶体管M05的源极和漏极之间的最大电压差。第十三晶体管M03、第十五晶体管M05和第十七晶体管M07为耗尽型低压NMOS管，第十四晶体管M04为低压NMOS管，第十六晶体管M06为中压NMOS管。第一电压VDD由逻辑电路中的线性稳压器产生。

当逻辑电路220根据第一端处V_{BB_INT}的电压产生的第一电压VDD超过预设的最低工作电压时，欠压锁存信号UVLO为无效电平(例如为低电平)，第十三晶体管M03作为有源电阻，第十六晶体管M06导通，第十五晶体管M05和第十七晶体管M07作为有源电阻，第十七晶体管M07、第十六晶体管M06、第十五晶体管M05形成从逻辑电路220的第一端INT到接地端GND的低阻通路，第二开关管M2的栅极电压小于源极电压从而导通，供电端的电压V_{BB_PCB}和逻辑电路220的第一端INT处电压V_{BB_INT}之间的压差小于预设阈值(例如为100mV)。

当逻辑电路220产生的第一电压VDD小于预设的最低工作电压时，欠压锁存信号UVLO为有效电平(例如为高电平)，第十六晶体管M06关断，第二开关管M2的栅极和源极之间不存在压差，因此第二开关管M2关断。

当供电端BB和接地端GND处于反向极性情况(即V_{BB_PCB}＝-16V)时，V_{BB_INT}和V_{BB_PCB}之间不存在低阻通路，因此接地端GND与V_{BB_INT}之间无压差，因此第三控制单元2123在反向极性情况下不起作用。

本发明提供的反向极性保护电路及智能开关，在供电端和逻辑电路之间设置开关电路，当检测到供电端和接地端之间的供电电压为负电压时，控制所述开关电路关断以切断逻辑电路的供电路径，实现反向极性保护，并且还控制智能开关中的主功率管即主开关管导通以降低功耗。

进一步地，当检测到供电端和接地端之间的供电电压为负电压时控制智能开关中的主功率管即主开关管导通，还能防止主开关管的本征二极管长时间在较大的反偏电压下被击穿。

进一步地，所述开关电路包括第一开关管和第二开关管，逻辑电路的第一端处的电压通过第一开关管的本征二极管跟随供电端的电压上升，当逻辑电路的第一端处的电压上升至正常工作电压时，控制第二开关管导通，供电端的电压V_{BB_PCB}和逻辑电路的第一端INT处电压V_{BB_INT}之间的压差小于预设阈值。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (19)

1.一种反向极性保护电路，用于智能开关，所述智能开关包括主开关管和逻辑电路，其特征在于，所述反向极性保护电路包括：

反向极性保护控制电路，分别与供电端和接地端连接，用于检测供电端和接地端之间的供电电压，并根据所述供电电压产生第二控制信号；

开关电路，连接在供电端和逻辑电路之间，用于根据第三控制信号控制逻辑电路的供电路径导通与关断，并向逻辑电路提供逻辑电压；

其中，当检测到所述供电电压为负电压时，控制逻辑电路的供电路径关断。

2.根据权利要求1所述的反向极性保护电路，其特征在于，所述反向极性保护控制电路还在检测到所述供电电压为负电压时产生第二控制信号，其中，所述第二控制信号用于控制所述主开关管导通。

3.根据权利要求2所述的反向极性保护电路，其特征在于，所述开关电路包括：

第一开关管，耦接在供电端和逻辑电路之间；

第二开关管，耦接在供电端和逻辑电路之间；

其中，第一开关管具有本征二极管。

4.根据权利要求2所述的反向极性保护电路，其特征在于，所述开关电路包括：

二极管，耦接在供电端和逻辑电路之间；

第二开关管，耦接在供电端和逻辑电路之间。

5.根据权利要求3或4所述的反向极性保护电路，其特征在于，所述主开关管为NMOS管，第二开关管为PMOS管。

6.根据权利要求3所述的反向极性保护电路，其特征在于，第一开关管为NMOS管。

7.根据权利要求3所述的反向极性保护电路，其特征在于，反向极性保护控制电路包括：

第一控制单元，检测供电端和接地端之间的供电电压，并根据所述供电电压产生第一控制信号，其中，所述第一控制信号用于控制第一开关管；

第二控制单元，用于在检测到所述供电电压为负电压时产生第二控制信号，其中，所述第二控制信号用于控制主开关管；

第三控制单元，根据逻辑电路的逻辑信号产生第三控制信号，第三控制信号用于控制第二开关管。

8.根据权利要求4所述的反向极性保护电路，其特征在于，所述反向极性保护控制电路包括：

第二控制单元，用于在检测到所述供电电压为负电压时产生第二控制信号，其中，所述第二控制信号用于控制主开关管；

第三控制单元，根据逻辑电路的逻辑信号产生第三控制信号，第三控制信号用于控制第二开关管。

9.根据权利要求7或8所述的反向极性保护电路，其特征在于，当所述逻辑信号为无效电平时，第二开关管导通；当所述逻辑信号为有效电平时，第二开关管关断。

10.根据权利要求7所述的反向极性保护电路，其特征在于，当检测到所述供电电压为正电压时，第一开关管处于关断状态，逻辑电路的逻辑电压通过第一开关管的本征二极管随着供电端处电压上升，所述逻辑信号为有效电平，第二开关管处于关断状态；当逻辑电路的逻辑电压上升至预设的最低工作电压时，所述逻辑信号为无效电平，第二开关管处于导通状态。

11.根据权利要求7所述的反向极性保护电路，其特征在于，当检测到所述供电电压为负电压时，第一开关管和第二开关管处于关断状态，断开逻辑电路的供电路径。

12.根据权利要求7所述的反向极性保护电路，其特征在于，当所述供电电压为负电压且达到静电放电电压时，所述第一控制单元控制第一开关管短暂导通以降低逻辑电压和供电端处电压之间的压差；当逻辑电路的逻辑电压和供电端电压之间的压差小于预设阈值时，所述第一控制单元控制第一开关管关断。

13.一种智能开关，包括：

主开关管，连接在供电端和接地端之间；

如权利要求1-12中任一项所述的反向极性保护电路；

逻辑电路，所述逻辑电路的第一端经由所述开关电路与供电端连接，第二端与接地端连接。

14.根据权利要求13所述的智能开关，其特征在于，所述逻辑电路用于根据逻辑电压产生逻辑信号。

15.根据权利要求14所述的智能开关，其特征在于，当逻辑电路的逻辑电压超过预设的最低工作电压时，所述逻辑信号为无效电平；当逻辑电路的逻辑电压小于预设的最低工作电压时，所述逻辑信号为有效电平。

16.根据权利要求14所述的智能开关，其特征在于，还包括：

供电模块，与所述逻辑电路连接，用于将所述逻辑电压转换成低压供电电压；

低压控制电路，与所述供电模块和输入端连接，用于根据外部输入的指令信号产生触发信号；

栅极驱动电路，根据所述触发信号产生驱动控制信号以控制主开关管的导通与关断。

17.根据权利要求16所述的智能开关，其特征在于，当所述供电端和所述接地端之间的供电电压为正电压时，所述栅极驱动电路控制主开关管导通与关断；

当所述供电端和所述接地端之间的供电电压为负电压时，所述反向极性保护电路控制所述主开关管导通。

18.根据权利要求16所述的智能开关，其特征在于，所述供电模块、低压控制电路、反向极性保护电路、逻辑电路、栅极驱动电路以及主开关管集成在同一芯片上。

19.一种驱动电路，其特征在于，包括：

微控制器，用于提供指令信号；

如权利要求13-18中任一项所述的智能开关。

Images