CN115207172A - 垂直发光芯片及其制备方法 - Google Patents
垂直发光芯片及其制备方法 Download PDFInfo
- Publication number
- CN115207172A CN115207172A CN202210630958.3A CN202210630958A CN115207172A CN 115207172 A CN115207172 A CN 115207172A CN 202210630958 A CN202210630958 A CN 202210630958A CN 115207172 A CN115207172 A CN 115207172A
- Authority
- CN
- China
- Prior art keywords
- layer
- emitting chip
- vertical light
- buffer
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 164
- 238000010494 dissociation reaction Methods 0.000 claims abstract description 32
- 230000005593 dissociations Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000002346 layers by function Substances 0.000 claims abstract description 25
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 25
- 239000010980 sapphire Substances 0.000 claims abstract description 25
- 238000000605 extraction Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 32
- 229910002601 GaN Inorganic materials 0.000 claims description 26
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 14
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 230000002035 prolonged effect Effects 0.000 abstract description 4
- 239000003989 dielectric material Substances 0.000 description 6
- 230000006798 recombination Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种垂直发光芯片及其制备方法，包括：在蓝宝石衬底上生长解离层；在解离层上生长介质层，在介质层远离解离层的表面形成锥形凸起阵列；在锥形凸起阵列上覆盖缓冲层，缓冲层远离锥形凸起阵列的表面平整；在缓冲层上按顺序依次生长发光功能层和导电功能层；激光照射至解离层，蓝宝石衬底剥离下来。通过以上方式，可以减少垂直发光芯片中蓝宝石平衬底上发光功能层位错密度，获得高质量发光功能层，且该垂直发光芯片的内量子效率提升5％‑20％，光提取效率改善1％‑5％，反向漏电流情况减小，L70寿命延长10％以上。
Description
技术领域
本发明涉及垂直发光芯片制造技术领域，特别是涉及一种垂直发光芯片及其制备方法。
背景技术
垂直LED芯片因其结构特点相比于正装和倒装，其电流横向扩展能力更强，散热效果更好，能承受更大的工作电流，出光效率更高等优点，因此在大功率照明领域有着显著的技术优势。随着显示、智能穿戴和照明应用技术的进一步提升，要求芯片小型化和薄型化，对垂直结构LED芯片带来了更大的挑战，也对芯片的性能提出了更高的要求。
对于光电元件来说，材料内的位错和缺陷会在很大程度上决定整个器件性能。垂直LED芯片的GaN基LED都是基于蓝宝石衬底来生长外延的，由于晶格失配，直接在蓝宝石平衬底上生长GaN基外延，外延生长带来的高位错密度使外延缺陷增加，非辐射复合增加，内量子效率降低，影响垂直LED芯片寿命；若与正装和倒装LED芯片一样在蓝宝石衬底上做图形化，虽然生长出来的外延层质量提升，但是在后续激光剥离工艺中，容易出现蓝宝石衬底剥离不完全或者无法剥离的情况,无法将垂直结构的优势完全发挥出来。
因此，对于垂直LED芯片来说，如何解决现有技术中存在的缺陷是目前亟待解决的问题。
发明内容
基于此，本发明提供一种垂直发光芯片及其制备方法，能在蓝宝石平衬底上生长出高质量氮化镓基外延用于垂直LED芯片制造。
本发明提供了一种垂直发光芯片的制备方法，包括以下步骤：
在蓝宝石衬底上生长解离层；
在所述解离层上生长介质层，在所述介质层远离所述解离层的表面形成锥形凸起阵列；
在所述锥形凸起阵列上覆盖缓冲层，所述缓冲层远离所述锥形凸起阵列的表面平整；
在所述缓冲层上按顺序依次生长发光功能层和导电功能层；
激光照射至所述解离层，所述蓝宝石衬底剥离下来。
作为以上实施例的优选方式，所述在所述介质层远离所述解离层的表面形成锥形凸起阵列，包括：
在所述介质层的表面制作出阵列掩膜图形；
然后使用反应离子腐蚀工艺或电感耦合等离子工艺将无掩膜覆盖的介质材料去除，获得的所述锥形凸起阵列中的锥形凸起为微米级。
作为以上实施例的优选方式，所述阵列掩膜图形中的单个掩膜图形包括圆形或正多边形，所述阵列掩膜图形中的单个掩膜图形尺寸≤3μm。
作为以上实施例的优选方式，所述在所述锥形凸起阵列上覆盖缓冲层，包括：
在所述锥形凸起阵列的表面形成第一缓冲层，所述第一缓冲层的形状与所述锥形凸起阵列的形状一样；
在所述第一缓冲层之间的空隙中填充第二缓冲层，所述第二缓冲层填充所述第一缓冲层内锥形凸起之间的空隙并且所述第二缓冲层远离所述第一缓冲层的表面平整。
作为以上实施例的优选方式，所述第一缓冲层和所述第二缓冲层均包括氮化铝、氮化镓或氮化铟镓中的至少一种材料。
作为以上实施例的优选方式，所述在所述锥形凸起阵列的表面形成第一缓冲层，包括：
通过物理溅射工艺形成厚度为0.3-1μm的第一缓冲层。
作为以上实施例的优选方式，所述在所述第一缓冲层之间的空隙中填充第二缓冲层，包括：
通过化学气相沉积工艺形成厚度为2-10μm的第二缓冲层。
作为以上实施例的优选方式，通过化学气相沉积工艺低温生长厚度为1-3μm的非掺杂氮化镓。
本发明还提供了一种垂直发光芯片，通过以上任一所述垂直发光芯片的制备方法制得。
作为以上实施例的优选方式，所述垂直发光芯片包括依次层叠的光提取层、发光功能层和导电功能层，所述光提取层远离所述发光功能层的表面设有锥形凸起阵列，所述锥形凸起阵列中的锥形凸起为微米级。
本发明的有益效果在于提供一种垂直发光芯片及其制备方法，该制备方法在蓝宝石平衬底生长发光功能层(GaN基外延)之前依次形成解离层、介质层和缓冲层，并在介质层远离解离层一侧形成锥形凸起阵列，以此将氮化镓基发光外延材料的生长由纵向变为横向，减少氮化镓基发光外延材料的位错密度，提高发光功能层的生长质量，减小有源区的非辐射复合，制得的垂直发光芯片内量子效率可以提升5％-20％，还减小反向漏电流，L70寿命可延长10％以上；另外，本发明制备方法的激光剥离效果好，锥形凸起阵列使得形成的垂直发光芯片出光表面散射增加，光提取效率可改善1％-5％。
附图说明
图1为本发明实施例垂直发光芯片的制备方法流程示意图；
图2-图6为本发明实施例制备方法对应图的结构示意图；
图7为本发明实施例提供的一种垂直发光芯片结构示意图；
附图中各标号的含义为：
100-垂直发光芯片；1-蓝宝石衬底；2-解离层；3-介质层；4-锥形凸起阵列；41-锥形凸起；5-缓冲层；51-第一缓冲层；52-第二缓冲层；6-发光功能层；7-导电功能层；8-键合层；9-基板。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
如图1至图6所示，其为本发明实施例的垂直发光芯片的制备方法流程示意图。这里的制备方法主要针对GaN基垂直发光芯片，具体包括以下步骤：
步骤S100，在蓝宝石衬底1上生长解离层2；
步骤S200，在解离层2上生长介质层3，在介质层3远离解离层2的表面形成锥形凸起阵列4；
步骤S300，在锥形凸起阵列4上覆盖缓冲层，缓冲层远离锥形凸起阵列4的表面平整；
步骤S400，在缓冲层上按顺序依次生长发光功能层6和导电功能层7；
步骤S500，激光照射至解离层2，蓝宝石衬底1剥离下来。
本发明实施例的蓝宝石衬底1为蓝宝石平衬底，即蓝宝石衬底1表面平整。
对于步骤S100中的解离层2是为了便于后续激光剥离蓝宝石衬底1，可选的，解离层2选择能吸收激光发射波长的材料；优选的，解离层2为GaN基材。其中一个可实施的方式包括在普通蓝宝石平衬底上通过气相沉积工艺低温生长非掺杂氮化镓；具体的，使用MOCVD设备在600-850℃低温下生长非掺杂氮化镓，形成厚度为1-3μm的氮化镓基解离层2。
步骤S200中介质层3的形成具体包括首先对步骤S100中形成的解离层2表面清洗干净，然后使用CVD沉积或物理溅射方式，在非掺杂氮化镓基解离层2的表面沉积介质材料，形成厚度为2μm的介质层3。可选的，介质材料包括但不限定于SiO2、Al2O3、AlN等；优选的，介质材料为SiO2，易做后续工艺处理。
步骤S200中锥形凸起阵列4的形成具体包括步骤S210，在介质层3的表面制作出阵列掩膜图形；步骤S220，然后使用反应离子腐蚀工艺或电感耦合等离子工艺将无掩膜覆盖的介质材料去除，获得的锥形凸起阵列4中的锥形凸起41为微米级。
对于锥形凸起阵列4，可以通过光刻微影工艺，在介质层3表面制作出阵列掩膜图形，阵列掩膜图形中的单个掩膜图形包括但不限定于圆形或者正多边形等规则形状，正多边形包括正方形和正六边形等规则形状，可选的，单个掩膜图形的尺寸不大于3μm；再使用RIE或ICP工艺将无掩膜覆盖的介质材料去除，以使介质材料经过刻蚀形成多个下宽上窄的椎状体，获得介质层3一表面(远离解离层2)的锥形凸起阵列4。
步骤S300中的缓冲层又包括依次设置在介质层3上的第一缓冲层51和第二缓冲层52。具体包括在锥形凸起阵列4的表面形成第一缓冲层51，第一缓冲层51的形状与锥形凸起阵列4的形状一样；在第一缓冲层51之间的空隙中填充第二缓冲层52，第二缓冲层52填充第一缓冲层51内锥形凸起41之间的空隙并且第二缓冲层52远离第一缓冲层51的表面平整，形成的第二缓冲层52在紧挨着第一缓冲层51一侧的形貌也是由若干上窄下宽的微米级锥形凸起构成的锥形凸起阵列。
可选的，第一缓冲层51和第二缓冲层52均包括氮化铝、氮化镓或氮化铟镓中的至少一种材料制得。举例来说，对于第一缓冲层51，清洗去除步骤S200衬底表面残留的掩膜材料，使用物理溅射的方式，在介质层3的锥状凸起阵列表层沉积氮化铝，获得0.3-1μm厚度的氮化铝薄膜，作为第一缓冲层51，形成的氮化铝薄膜形状也为锥形凸起阵列；对于第二缓冲层52，通过MOCVD设备在900-1200℃高温生长氮化铝，直至第一缓冲层51形成的微型锥形凸起阵列完全被覆盖并将微型椎形凸起阵列中锥形凸起之间的间隔填平，形成厚度2-10μm的第二缓冲层52，使得第二缓冲层52远离第一缓冲层51一侧表面平整。
步骤S400中，以上步骤完成后，按常规发光功能层6生长工艺(外延生长工艺)依次完成N型层、MQW、P型层等发光功能层6的生长及其他利于电流扩展和提高复合效率的导电功能层7(电流扩展层、金属反射层等)的生长，这里的发光功能层6主要指氮化镓基外延层，后续按照垂直芯片工艺完成芯片段制程。
步骤S500中，按照以上步骤完成芯片段制成后，芯片还可以经过电极键合、底部填充胶体等一系列工艺，最后利用激光剥离工艺，激光穿透蓝宝石衬底1照射至解离层2，解离层2吸收激光能量后分解，导热性差的蓝宝石衬底1剥离下来。
本发明实施例的垂直发光芯片的制备方法，在垂直LED芯片的蓝宝石平衬底上，依次生长解离层2和介质层3复合膜层，并且在介质层3远离解离层2一侧形成锥形凸起阵列4，利用缓冲层覆盖填平锥形凸起阵列4，然后在缓冲层上生长氮化镓基发光外延层和导电功能层7，最后通过激光剥离蓝宝石衬底1获得垂直LED芯片。通过本制备方法得到的垂直LED芯片，氮化镓基发光外延材料的生长由纵向变为横向，有效减少了氮化镓基发光外延材料的位错密度，提高外延生长质量，还可以减小有源区的非辐射复合，另外内量子效率可以提升5％-20％，还减小反向漏电流，L70寿命可延长10％以上；激光剥离后由于介质层3的微米级锥形凸起41阵列结构使制得的垂直发光芯片出光表面散射增加，光提取效率可改善1％-5％。
请参阅图7，本发明还提供了一种垂直发光芯片100，基于以上制备方法制得，获得的垂直发光芯片100为垂直发光芯片100，该垂直发光芯片100包括依次层叠的光提取层、发光功能层6、导电功能层7、键合层8和基板9。基板9可以为硅衬底，硅衬底上能够布置驱动电路；键合层8可以为金属导电层，用于连通驱动电路和芯片的电极；发光功能层6可以设为氮化镓基外延层，包括N型层、MQW和P型层；导电功能层7包括但不限定为电流扩展层和金属反射层；光提取层即为前文记载的第二缓冲层52，光提取层远离发光功能层6一侧表面设有锥形凸起阵列，该锥形凸起阵列是通过介质层3的锥形凸起阵列4形成，包括多个锥形凸起，锥形凸起上窄下宽，且各锥形凸起的尺寸为微米级；光提取层的材料包括但不限定于氮化铝、氮化镓或氮化铟镓中的至少一种。锥形凸起下方较宽的形状包括但不限定于圆形或者正多边形等规则形状，正多边形包括正方形和正六边形等规则形状。本发明实施例的垂直发光芯片100中氮化镓基外延材料位错密度小，外延质量高，有源区的非辐射复合减小，另外预内量子效率得到提升，反向漏电流情况减小，L70寿命得到延长，光提取层的微米级锥形凸起阵列的表面增加光散射，光提取效率增加。本发明实施例的垂直发光芯片100可以应用于高光效的大功率发光器件中，例如车灯和显示装置，显示装置中可应用与背光模组和直接显示。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的优选的实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种垂直发光芯片的制备方法，其特征在于，包括以下步骤：
在蓝宝石衬底上生长解离层；
在所述解离层上生长介质层，在所述介质层远离所述解离层的表面形成锥形凸起阵列；
在所述锥形凸起阵列上覆盖缓冲层，所述缓冲层远离所述锥形凸起阵列的表面平整；
在所述缓冲层上按顺序依次生长发光功能层和导电功能层；
激光照射至所述解离层，所述蓝宝石衬底剥离下来。
2.如权利要求1所述垂直发光芯片的制备方法，其特征在于，
所述在所述介质层远离所述解离层的表面形成锥形凸起阵列，包括：
在所述介质层的表面制作出阵列掩膜图形；
然后使用反应离子腐蚀工艺或电感耦合等离子工艺将无掩膜覆盖的介质材料去除，获得的所述锥形凸起阵列中的锥形凸起为微米级。
3.如权利要求2所述垂直发光芯片的制备方法，其特征在于，
所述阵列掩膜图形中的单个掩膜图形包括圆形或正多边形，所述阵列掩膜图形中的单个掩膜图形尺寸≤3μm。
4.如权利要求1所述垂直发光芯片的制备方法，其特征在于，
所述在所述锥形凸起阵列上覆盖缓冲层，包括：
在所述锥形凸起阵列的表面形成第一缓冲层，所述第一缓冲层的形状与所述锥形凸起阵列的形状一样；
在所述第一缓冲层之间的空隙中填充第二缓冲层，所述第二缓冲层填充所述第一缓冲层内锥形凸起之间的空隙并且所述第二缓冲层远离所述第一缓冲层的表面平整。
5.如权利要求4所述垂直发光芯片的制备方法，其特征在于，
所述第一缓冲层和所述第二缓冲层均包括氮化铝、氮化镓或氮化铟镓中的至少一种材料。
6.如权利要求4所述垂直发光芯片的制备方法，其特征在于，
所述在所述锥形凸起阵列的表面形成第一缓冲层，包括：
通过物理溅射工艺形成厚度为0.3-1μm的第一缓冲层。
7.如权利要求4所述垂直发光芯片的制备方法，其特征在于，
所述在所述第一缓冲层之间的空隙中填充第二缓冲层，包括：
通过化学气相沉积工艺形成厚度为2-10μm的第二缓冲层。
8.如权利要求1所述垂直发光芯片的制备方法，其特征在于，
通过化学气相沉积工艺低温生长厚度为1-3μm的非掺杂氮化镓。
9.一种垂直发光芯片，其特征在于，通过权利要求1-8任一所述垂直发光芯片的制备方法制得。
10.如权利要求9所述垂直发光芯片，其特征在于，所述垂直发光芯片包括依次层叠的光提取层、发光功能层和导电功能层，所述光提取层远离所述发光功能层的表面设有锥形凸起阵列，所述锥形凸起阵列中的锥形凸起为微米级。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210630958.3A CN115207172A (zh) | 2022-06-06 | 2022-06-06 | 垂直发光芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210630958.3A CN115207172A (zh) | 2022-06-06 | 2022-06-06 | 垂直发光芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115207172A true CN115207172A (zh) | 2022-10-18 |
Family
ID=83576767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210630958.3A Pending CN115207172A (zh) | 2022-06-06 | 2022-06-06 | 垂直发光芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115207172A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115799420A (zh) * | 2023-01-06 | 2023-03-14 | 华灿光电(苏州）有限公司 | 改善转移精度的发光二极管及其制备方法 |
-
2022
- 2022-06-06 CN CN202210630958.3A patent/CN115207172A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115799420A (zh) * | 2023-01-06 | 2023-03-14 | 华灿光电(苏州）有限公司 | 改善转移精度的发光二极管及其制备方法 |
| CN115799420B (zh) * | 2023-01-06 | 2023-05-16 | 华灿光电(苏州）有限公司 | 改善转移精度的发光二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312404B2 (en) | Semiconductor light emitting device growing active layer on textured surface | |
| JP5726255B2 (ja) | 歪みが低減された発光層を備えるｉｉｉ−窒化物発光デバイス | |
| JP5286045B2 (ja) | 半導体発光素子の製造方法 | |
| US7601621B2 (en) | Method of forming surface irregularities and method of manufacturing gallium nitride-based light emitting diode | |
| EP1798781B1 (en) | LED having vertical structure and method for fabricating the same | |
| JP5306779B2 (ja) | 発光素子及びその製造方法 | |
| CN102884643B (zh) | 生长在松弛层上的iii族氮化物发光装置 | |
| CN115207172A (zh) | 垂直发光芯片及其制备方法 | |
| KR20120073745A (ko) | 광효율 및 결정성이 우수한 질화물계 발광소자 및 그 제조 방법 | |
| JP5281536B2 (ja) | 半導体発光装置の製造方法 | |
| KR100700530B1 (ko) | 요철 구조를 가진 발광 다이오드 및 그 제조 방법 | |
| KR100808197B1 (ko) | 수직형 발광 소자 및 그 제조방법 | |
| CN117594718A (zh) | 倒装发光二极管和发光装置 | |
| CN116995162A (zh) | 垂直型深紫外发光二极管及其制备方法 | |
| KR101210646B1 (ko) | 수직형 발광 소자 및 그 제조방법 | |
| WO2010047289A1 (en) | Semi-conductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |