CN115207002A - 一种有更低应力的氧化物薄膜晶体管阵列基板及制备方法 - Google Patents

一种有更低应力的氧化物薄膜晶体管阵列基板及制备方法 Download PDF

Info

Publication number
CN115207002A
CN115207002A CN202210863071.9A CN202210863071A CN115207002A CN 115207002 A CN115207002 A CN 115207002A CN 202210863071 A CN202210863071 A CN 202210863071A CN 115207002 A CN115207002 A CN 115207002A
Authority
CN
China
Prior art keywords
layer
insulating layer
metal layer
hole
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210863071.9A
Other languages
English (en)
Inventor
陈宇怀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN202210863071.9A priority Critical patent/CN115207002A/zh
Publication of CN115207002A publication Critical patent/CN115207002A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种有更低应力的氧化物薄膜晶体管阵列基板，包括：基板；第一金属层；第一绝缘层；有源层；第二金属层；第二绝缘层；第三绝缘层；第三金属层；第四绝缘层；第一ITO层；第五绝缘层，设于所述第一ITO层上；所述第五绝缘层在TFT上方的无效区还开设有凹槽区，并在TFT与TFT之间开设有隔断区；第二ITO层，设于第三通孔处，并通过第三通孔和漏极区的所述第二金属层连接。本发明还提供一种有更低应力的氧化物薄膜晶体管阵列基板的制备方法。在第五绝缘层中的无效区开设凹槽区与隔断区，降低了绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。第三金属层的设置使得阵列基板可集成内嵌式触控功能。

Description

一种有更低应力的氧化物薄膜晶体管阵列基板及制备方法
技术领域
本发明涉及显示设备领域，特别是一种有更低应力的氧化物薄膜晶体管阵列基板及制备方法。
背景技术
随着消费市场需求的多样化，消费者对显示设备的要求也越来越高，对于大多数消费者来说，高分辨率及刷新率的显示器可以带来更流畅的游戏体验和视觉体验。为了实现更高规格的显示效果，对于驱动面板显示的膜晶体管TFT器件性能便提出了更高的需求，因此，金属氧化物TFT因其具有漏电流小、场效应迁移率高、区域均匀性大等优点而受到人们的青睐。
氧化物TFT器件具备优秀的电学特性，但是对于器件的商业化制备也存在的诸多困难，例如既满足高效率低成本的同时，又确保商业化大面积生产时器件均一性、稳定性的需求。在氧化物TFT电性以及器件稳定性易受到生产工艺中镀膜工艺产生的应力影响而导致电性变化甚至失效，为改善薄膜应力影响需搭配一定的加热工艺进行去应力退火以优化器件电性，但是由于现有阵列基板本身结构影响，镀膜产生应力仍无法避免。
FFS-LCD技术,全称为“边缘场开关技术”(FringeFieldSwitching，简称FFS)是液晶界为解决大尺寸、高清晰度桌面显示器和液晶电视应用而开发的广视角技术，也就是现在俗称的硬屏技术的一种。FFS技术通过同一平面内像素间电极产生边缘电场，使电极间以及电极正上方的取向液晶分子都能在(平行于基板)平面方向发生旋转转换，从而提高液晶层的透光效率。要实现FFS结构，需要两层透明导电层以及介于两层导电膜之间的中间绝缘层。
氮化硅、氧化硅薄膜是一种物理、化学性能均非常优秀的半导体薄膜，具有较高的介电常数、良好的耐热抗腐蚀性能、优异的机械性能、和较高的致密度等。相较于氧化硅，氮化硅的介电常数更大，更致密但是也更容易产生H+离子残留以及残余应力。因此，在显示面板领域中，氮化硅与氧化硅常搭配使用在绝缘层、表面钝化层、保护膜和功能层等。采用现有工艺方法制得的氮化硅和氧化硅薄膜一般都处于某种应力状态，应力的存在在宏观层面上将产生玻璃形变严重时将导致玻璃碎裂，在微观层面，薄膜残余应力引发氧化物薄膜晶体管器件薄膜材料能带跃迁，导致器件特性恶化，如阈值电压Vth偏移，偏压稳定性恶化等。现有技术改善薄膜应力的主要方法为改变工艺参数(如温度、流量比例、射频功率、气压、气体流量比等)，但是为达到缩减应力进行的基础工艺变更，改变了原有基板的结构平衡，且可能削弱薄膜的绝缘、钝化、密封等效果，而且还会直接影响到半导体器件的性能，从而制约了薄膜材料在实际生产中的应用空间。
发明内容
本发明要解决的技术问题，在于提供一种有更低应力的氧化物薄膜晶体管阵列基板及制备方法，在所述第五绝缘层中的无效区开设凹槽区与隔断区，降低了绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
本发明是这样实现的：一种有更低应力的氧化物薄膜晶体管阵列基板，包括：
基板；
第一金属层，设于所述基板上；
第一绝缘层，设于所述第一金属层上；所述第一绝缘层还开设有第一通孔，从所述第一通孔露出所述第一金属层上表面；
有源层，设于所述第一绝缘层上；
第二金属层，设于所述有源层上，且通过所述第一通孔和所述第一金属层连接；
第二绝缘层，设于所述第二金属层上；
第三绝缘层，设于所述第二绝缘层上；
第三金属层，设于所述第三绝缘层上对应TFT的公共电极搭接区；
第四绝缘层，设于所述第三金属层上方，并在公共电极搭接区开设有第二通孔，从所述第二通孔露出所述第三金属层的上表面；
第一ITO层，设于所述第四绝缘层上，并通过所述第二通孔与所述第三金属层连接；
第五绝缘层，设于所述第一ITO层上；所述第五绝缘层在TFT的漏极区还开设有第三通孔，从所述第三通孔露出所述第二金属层上表面；所述第五绝缘层在TFT上方的无效区还开设有凹槽区，并在TFT与TFT之间开设有隔断区；0＜所述凹槽区的深度≤第五绝缘层的厚度；0＜所述隔断区的深度≤第五绝缘层的厚度；
第二ITO层，设于所述第三通孔处，并通过所述第三通孔和漏极区的所述第二金属层连接。
进一步地，所述凹槽区的深度＝第五绝缘层的厚度；
所述隔断区的深度＝第五绝缘层的厚度。
进一步地，所述凹槽区的底部和隔断区的底部分别设有垫层。
进一步地，所述第一金属层采用铝、钼、钛、镍、铜、银、或钨中的一种或多种、或者合金制备；
所述第二金属层和第一金属层采用相同的材料制备。
进一步地，所述第一金属层采用夹层式结构为：Ti/Al/Ti、Al/Ti、Al/Mo、或Mo/Al/Mo。
进一步地，所述第一绝缘层采用氮化硅、氧化硅、氮氧化硅、氧化钛、或氧化铝制备；
所述第二绝缘层、第四绝缘层、第五绝缘层和第一绝缘层采用相同的材料制备。
进一步地，所述有源层采用金属氧化物半导体材料制备。
进一步地，所述第三绝缘层采用有机高分子材料制备。
本发明还提供一种有更低应力的氧化物薄膜晶体管阵列基板的制备方法，所述的有更低应力的氧化物薄膜晶体管阵列基板的制备方法包括以下步骤：
S1、在基板之上成膜制作第一金属层；
S2、在所述第一金属层上制作第一绝缘层；
S3、在所述第一绝缘层之上制作有源层，然后在所述第一绝缘层上制作第一通孔，露出第一金属层上表面；
S4、在所述有源层之上成膜制作第二金属层，所述第二金属层通过所述第一通孔与所述第一金属层相连；
S5、在所述第二金属层之上制作第二绝缘层；
S6、在所述第二绝缘层之上制备第三绝缘层；
然后在所述第三绝缘层上对应TFT的漏极区制备出第一穿孔，并露出漏极区的所述第二绝缘层上表面；
S7、在所述第三绝缘层上对应公共电极搭接区制作第三金属层；
S8、在第三金属层之上制作第四绝缘层；然后通过蚀刻在公共电极搭接区制备第二通孔，露出所述第三金属层上表面；
S9、在第四绝缘层上，利用透明导电材料ITO制备第一ITO层，并通过第二通孔与第三金属层相连，且在TFT上方的无效区、TFT器件之间制作垫层；
S10、在所述第一ITO层之上制备第五绝缘层，然后通过蚀刻工艺在第一穿孔的上方进一步制备出第二穿孔，第二穿孔向下穿过第二绝缘层，露出第二金属层上表面，形成第三通孔；同时在所述垫层的位置蚀刻出凹槽区和隔断区；
S11、利用ITO透明导电材料制备第二ITO层，并通过所述第三通孔与漏极区的第二金属层相连。
本发明具有如下优点：本发明提供一种有更低应力的氧化物薄膜晶体管阵列基板，包括：基板；第一金属层；第一绝缘层；有源层；第二金属层；第二绝缘层；第三绝缘层；第三金属层；第四绝缘层；第一ITO层；第五绝缘层，设于所述第一ITO层上；所述第五绝缘层在TFT上方的无效区还开设有凹槽区，并在TFT与TFT之间开设有隔断区；第二ITO层，设于第三通孔处，并通过第三通孔和漏极区的所述第二金属层连接。本发明还提供一种有更低应力的氧化物薄膜晶体管阵列基板的制备方法。在第五绝缘层中的无效区开设凹槽区与隔断区，降低了绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。第三金属层的设置使得阵列基板可集成内嵌式触控功能。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明的一种有更低应力的氧化物薄膜晶体管阵列基板的结构示意图。
图2为本发明的一种有更低应力的氧化物薄膜晶体管阵列基板的制备方法的工艺流程图。
附图标记说明：
基板1；
第一金属层2，栅极21；
第一绝缘层3，第一通孔31；
有源层4；
第二金属层5，公共电极信号线51，源极52，漏极53；
第二绝缘层6；
第三绝缘层7；
第三金属层8；
第四绝缘层9，第二通孔91；
第一ITO层10；
第五绝缘层20，第三通孔201，凹槽区202，隔断区203；
第二ITO层30；
垫层40；
驱动电路区100；
显示区200。
具体实施方式
在对发明的描述中，需要理解的是，指示方位或位置关系的描述为基于附图所示的方位或位置关系，仅是为了便于描述发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对发明保护范围的限制。
在发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在发明中的具体含义。
词语解释：本发明所说的应力指的是内应力。
在液晶面板阵列基板中，一般可以分为显示区200、信号走线区、驱动电路区(GIP)100、Switch区、斜配线区、ICbonding区、防静电区等，在这些区域中，设有半导体薄膜结构的区域一般有显示区200、驱动电路区100、Switch区、防静电设计区等。
本发明的发明构思如下：
(1)现有技术中，阵列基板易受到生产工艺中镀膜工艺产生的应力影响而导致电性变化甚至失效，因此，现有技术常采用退火的热处理工艺进行消除应力，但是因阵列基板各膜层的热膨胀系数不同，退火处理后，会在膜层之间产生新的内应力，而这就使得阵列基板的应力是否降低，在实际生产中无法保证。
因此，本发明在阵列基板结构中创新加入了凹槽区202或隔断区203，即在阵列基板的无效区将绝缘层挖薄或挖断，将阵列基板整体的应力进行碎片化，首先凹槽区202和隔断区203的应力降低了，其次将整块阵列基板的应力分化到各个更小的区块上，从而降低了绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
(2)设置所述第三金属层8使得阵列基板可集成内嵌式触控功能，且为了提高面板开口率可设置第三金属层8作为电容式触控的感应单元以及公共信号线，此时，第三金属层8作为触控信号线及公共信号线与下方作为数据信号线的第二金属层5在基板1上投影面重合。
请参阅图1和图2所示。
本发明的一种有更低应力的氧化物薄膜晶体管阵列基板，包括：
基板1；
第一金属层2，作为驱动电路走线或者TFT的栅极21，设于所述基板1上；
第一绝缘层3，作为栅极绝缘层，设于所述第一金属层2上；所述第一绝缘层还开设有第一通孔31，从所述第一通孔31露出所述第一金属层2上表面；在具体实施中，可在阵列基板的驱动电路区100、扇形区、ICbonding区等制备第一通孔31，露出第一金属层2表面，起到第一金属层2与第二金属层5相连的效果。
有源层4，也称半导体层，设于所述第一绝缘层3上；
第二金属层5，设于所述有源层4上，且通过所述第一通孔31和所述第一金属层2连接；所述第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、TFT信号输入端源极52和漏极53、或数据信号线(即为公共电极信号线51)等。
第二绝缘层6，作为钝化层，以保护TFT器件不受外界水氧入侵，设于所述第二金属层5上；
第三绝缘层7，作为平坦层，设于所述第二绝缘层6上；
第三金属层8，设于所述第三绝缘层7上对应TFT的公共电极搭接区；可集成内嵌式触控功能，且为了提高面板开口率可设置第三金属层8作为电容式触控的感应单元以及公共电极信号线51，即此时第三金属层8和公共电极搭接区的第二金属层5都可作为公共电极信号线51，可适应更复杂的布线需求，此时，第三金属层8作为触控信号线及公共电极信号线与下方作为数据信号线的第二金属层5在基板1上投影面重合，即第三金属层8作为触控信号线及公共电极信号线时，公共电极搭接区的第二金属层5即为公共电极信号线51作为数据信号线使用。所述第三金属层8可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或合金；进一步的，第三金属层8可以使用夹层式结构如Ti/Al/Ti、Al/Ti、Al/Mo、Mo/Al/Mo等；
第四绝缘层9，作为第一中间绝缘层，设于所述第三金属层8上方，并在公共电极搭接区开设有第二通孔91，从所述第二通孔91露出所述第三金属层8的上表面；
第一ITO层10，作为公共电极，设于所述第四绝缘层9上，并通过所述第二通孔91与公共电极搭接区的所述第三金属层8连接；
第五绝缘层20，作为第二中间绝缘层，设于所述第一ITO层10上；所述第五绝缘层20在TFT的漏极区还开设有第三通孔201，从所述第三通孔201露出所述第二金属层5上表面；所述第五绝缘层20在TFT上方的无效区还开设有凹槽区202，并在TFT与TFT之间开设有隔断区203；0＜所述凹槽区202的深度≤第五绝缘层20的厚度；0＜所述隔断区203的深度≤第五绝缘层20的厚度；在所述第五绝缘层20中的无效区开设凹槽区202与隔断区203，降低了绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
第二ITO层30，作为像素电极，设于所述第三通孔201处，并通过所述第三通孔201和漏极区的所述第二金属层5连接，即通过第三通孔201与漏极53相连。
所述凹槽区202的深度＝第五绝缘层20的厚度；即所述凹槽区202将第五绝缘层202挖断；
所述隔断区203的深度＝第五绝缘层20的厚度；即所述隔断区203将第五绝缘层20挖断。
所述凹槽区202的底部和隔断区203的底部分别设有垫层40，和所述第一ITO层10位于同一水平面，可采用ITO材料制造，在具体实施中，如所述凹槽区202和隔断区203通过蚀刻制备，因此，通过垫层40可保护第四绝缘层9，避免在蚀刻所述凹槽区202和隔断区203过程中被破坏。
所述第一金属层2采用铝、钼、钛、镍、铜、银、或钨中的一种或多种、或者合金制备；
所述第二金属层5和第一金属层2采用相同的材料制备。
所述第一金属层2采用夹层式结构为：Ti/Al/Ti、Al/Ti、Al/Mo、或Mo/Al/Mo。
所述第一绝缘层3采用氮化硅、氧化硅、氮氧化硅、氧化钛、或氧化铝制备；
所述第二绝缘层6、第四绝缘层9、第五绝缘层20和第一绝缘层3采用相同的材料制备。
所述有源层4采用金属氧化物半导体材料制备。
所述第三绝缘层7采用有机高分子材料制备，即第三绝缘层7作为有机平坦层。
本发明还提供一种有更低应力的氧化物薄膜晶体管阵列基板的制备方法，所述的有更低应力的氧化物薄膜晶体管阵列基板的制备方法包括以下步骤：
S1、在基板1之上成膜制作第一金属层2，作为驱动电路走线或者TFT的栅极21，第一金属层2可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或者合金；进一步地，第一金属层2还可以使用夹层式结构如Ti/Al/Ti、Al/Ti、Al/Mo、Mo/Al/Mo等，但不限于此；
S2、在所述第一金属层2上制作第一绝缘层3，作为栅极绝缘层，材料可选无机氧化物或者绝缘性质的化合物，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层；
S3、在所述第一绝缘层3之上制作有源层4，然后在所述第一绝缘层3上制作第一通孔31，露出第一金属层2上表面；
有源层4可选材料为金属氧化物半导体材料，如ZnO、IGZO、IGZTO、ITZO、Pr-IZO等。制备完有源层，即在图案化有源层之后，进一步使用光罩在驱动电路区100、扇形区、ICbonding区等制备第一通孔31，露出第一金属层表面2，起到第一金属层2与第二金属层5相连的效果；
S4、在所述有源层4之上成膜制作第二金属层5，工艺以及材料选择同第一金属层2，第二金属层5依据需求可以设计为触控感应信号线、公共电极信号线51、TFT信号输入端源极52/漏极53、或数据信号线等，所述第二金属层5通过所述第一通孔31与所述第一金属层2相连；
S5、在所述第二金属层5之上制作第二绝缘层6，作为钝化层以保护TFT器件不受外界水氧入侵，材料选择同第一绝缘层3，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层；
S6、在所述第二绝缘层6之上制备第三绝缘层7，作为平坦层，可采用有机高分子材料制备；
然后利用光罩在所述第三绝缘层7上对应TFT的漏极区制备出第一穿孔，并露出漏极区的所述第二绝缘层6上表面；
S7、在所述第三绝缘层7上对应公共电极搭接区制作第三金属层8，作为触控信号感应线以及公共电极信号线，第三金属层8可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或合金；进一步的，第三金属层8还可以使用夹层式结构如Ti/Al/Ti、Al/Ti、Al/Mo、Mo/Al/Mo等；
S8、在第三金属层8之上制作第四绝缘层9，作为第一中间绝缘层，材料选择同第一绝缘层3，如氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可采用单层或多层结构等；然后通过蚀刻在公共电极搭接区制备第二通孔91，露出所述第三金属层8上表面；
S9、在第四绝缘层9上，利用透明导电材料ITO制备第一ITO层10，作为公共电极，并通过第二通孔91与公共电极搭接区的第三金属层8相连，即通过第二通孔91与公共电极信号线相连，且在TFT上方的无效区、TFT器件之间保留膜层制作垫层40；
S10、在所述第一ITO层10之上制备第五绝缘层20，作为中间绝缘层，材料选择同第一绝缘层3，氮化硅、氧化硅、氮氧化硅、氧化钛、氧化铝等，可以是单层或多层等，然后通过蚀刻工艺在第一穿孔的上方进一步制备出第二穿孔，第二穿孔向下穿过第二绝缘层6，露出第二金属层5上表面，形成第三通孔201，即第三通孔201也分步制得；同时在所述垫层40的位置蚀刻出凹槽区202和隔断区203，通过垫层40保护第四绝缘层9，避免第四绝缘层9在蚀刻过程遭受破坏；
S11、利用ITO透明导电材料制备第二ITO层30，作为像素电极，并通过所述第三通孔201与漏极区的第二金属层5相连，即通过第三通孔201与漏极53相连。
本发明的有益效果：通过在第五绝缘层20上开设所述凹槽区202和隔断区203，将第五绝缘层20整体的内应力进行碎片化，从而达到降低绝缘层大面积成膜的残余应力问题，可以有效提高器件的阈值电压均匀性和面板机械测试可靠性。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (9)

1.一种有更低应力的氧化物薄膜晶体管阵列基板，其特征在于：包括：
基板；
第一金属层，设于所述基板上；
第一绝缘层，设于所述第一金属层上；所述第一绝缘层还开设有第一通孔，从所述第一通孔露出所述第一金属层上表面；
有源层，设于所述第一绝缘层上；
第二金属层，设于所述有源层上，且通过所述第一通孔和所述第一金属层连接；
第二绝缘层，设于所述第二金属层上；
第三绝缘层，设于所述第二绝缘层上；
第三金属层，设于所述第三绝缘层上对应TFT的公共电极搭接区；
第四绝缘层，设于所述第三金属层上方，并在公共电极搭接区开设有第二通孔，从所述第二通孔露出所述第三金属层的上表面；
第一ITO层，设于所述第四绝缘层上，并通过所述第二通孔与所述第三金属层连接；
第五绝缘层，设于所述第一ITO层上；所述第五绝缘层在TFT的漏极区还开设有第三通孔，从所述第三通孔露出所述第二金属层上表面；所述第五绝缘层在TFT上方的无效区还开设有凹槽区，并在TFT与TFT之间开设有隔断区；0＜所述凹槽区的深度≤第五绝缘层的厚度；0＜所述隔断区的深度≤第五绝缘层的厚度；
第二ITO层，设于所述第三通孔处，并通过所述第三通孔和漏极区的所述第二金属层连接。
2.根据权利要求1所述的一种有更低应力的氧化物薄膜晶体管阵列基板，其特征在于：所述凹槽区的深度＝第五绝缘层的厚度；
所述隔断区的深度＝第五绝缘层的厚度。
3.根据权利要求2所述的一种有更低应力的氧化物薄膜晶体管阵列基板，其特征在于：所述凹槽区的底部和隔断区的底部分别设有垫层。
4.根据权利要求1至3任一项所述的一种有更低应力的氧化物薄膜晶体管阵列基板，其特征在于：所述第一金属层采用铝、钼、钛、镍、铜、银、或钨中的一种或多种、或者合金制备；
所述第二金属层和第一金属层采用相同的材料制备。
5.根据权利要求4所述的一种有更低应力的氧化物薄膜晶体管阵列基板，其特征在于：所述第一金属层采用夹层式结构为：Ti/Al/Ti、Al/Ti、Al/Mo、或Mo/Al/Mo。
6.根据权利要求1至3任一项所述的一种有更低应力的氧化物薄膜晶体管阵列基板，其特征在于：所述第一绝缘层采用氮化硅、氧化硅、氮氧化硅、氧化钛、或氧化铝制备；
所述第二绝缘层、第四绝缘层、第五绝缘层和第一绝缘层采用相同的材料制备。
7.根据权利要求1至3任一项所述的一种有更低应力的氧化物薄膜晶体管阵列基板，其特征在于：所述有源层采用金属氧化物半导体材料制备。
8.根据权利要求1至3任一项所述的一种有更低应力的氧化物薄膜晶体管阵列基板，其特征在于：所述第三绝缘层采用有机高分子材料制备。
9.一种有更低应力的氧化物薄膜晶体管阵列基板的制备方法，其特征在于：如权利要求3所述的有更低应力的氧化物薄膜晶体管阵列基板的制备方法包括以下步骤：
S1、在基板之上成膜制作第一金属层；
S2、在所述第一金属层上制作第一绝缘层；
S3、在所述第一绝缘层之上制作有源层，然后在所述第一绝缘层上制作第一通孔，露出第一金属层上表面；
S4、在所述有源层之上成膜制作第二金属层，所述第二金属层通过所述第一通孔与所述第一金属层相连；
S5、在所述第二金属层之上制作第二绝缘层；
S6、在所述第二绝缘层之上制备第三绝缘层；
然后在所述第三绝缘层上对应TFT的漏极区制备出第一穿孔，并露出漏极区的所述第二绝缘层上表面；
S7、在所述第三绝缘层上对应公共电极搭接区制作第三金属层；
S8、在第三金属层之上制作第四绝缘层；然后通过蚀刻在公共电极搭接区制备第二通孔，露出所述第三金属层上表面；
S9、在第四绝缘层上，利用透明导电材料ITO制备第一ITO层，并通过第二通孔与第三金属层相连，且在TFT上方的无效区、TFT器件之间制作垫层；
S10、在所述第一ITO层之上制备第五绝缘层，然后通过蚀刻工艺在第一穿孔的上方进一步制备出第二穿孔，第二穿孔向下穿过第二绝缘层，露出第二金属层上表面，形成第三通孔；同时在所述垫层的位置蚀刻出凹槽区和隔断区；
S11、利用ITO透明导电材料制备第二ITO层，并通过所述第三通孔与漏极区的第二金属层相连。
CN202210863071.9A 2022-07-21 2022-07-21 一种有更低应力的氧化物薄膜晶体管阵列基板及制备方法 Pending CN115207002A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210863071.9A CN115207002A (zh) 2022-07-21 2022-07-21 一种有更低应力的氧化物薄膜晶体管阵列基板及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210863071.9A CN115207002A (zh) 2022-07-21 2022-07-21 一种有更低应力的氧化物薄膜晶体管阵列基板及制备方法

Publications (1)

Publication Number Publication Date
CN115207002A true CN115207002A (zh) 2022-10-18

Family

ID=83583871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210863071.9A Pending CN115207002A (zh) 2022-07-21 2022-07-21 一种有更低应力的氧化物薄膜晶体管阵列基板及制备方法

Country Status (1)

Country Link
CN (1) CN115207002A (zh)

Similar Documents

Publication Publication Date Title
US9312353B2 (en) Double gate type thin film transistor and organic light emitting diode display including the same
US9281323B2 (en) Array substrate, display panel and display device
JP2014086717A (ja) アレイ基板及びその製造方法、並びにディスプレイ
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US11431106B2 (en) TFT substrate, method for manufacturing TFT substrate, and scanned antenna
CN218769531U (zh) 一种更稳定的氧化物薄膜晶体管阵列基板
WO2018221327A1 (ja) Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ
CN218769536U (zh) 一种高稳定性的氧化物薄膜晶体管阵列基板
CN218769533U (zh) 一种低残余应力的氧化物薄膜晶体管阵列基板
CN104409462A (zh) 阵列基板及其制造方法、显示装置
US6605495B1 (en) Method of forming a thin film transistor liquid crystal display
CN101477989A (zh) 薄膜晶体管基板及其制造方法
CN109755260A (zh) 一种显示面板、显示面板的制造方法和显示装置
CN105140291A (zh) 薄膜晶体管及其制作方法、阵列基板以及显示装置
CN218730948U (zh) 一种有更低应力的氧化物薄膜晶体管阵列基板
CN218769535U (zh) 一种氧化物薄膜晶体管阵列基板
CN218730949U (zh) 一种稳定性更高的氧化物薄膜晶体管阵列基板
CN218769532U (zh) 一种低应力氧化物薄膜晶体管阵列基板
WO2020258478A1 (zh) 像素电极、阵列基板及显示装置
CN115207002A (zh) 一种有更低应力的氧化物薄膜晶体管阵列基板及制备方法
EP3279941A1 (en) Array substrate and preparation method therefor, and display device thereof
CN104124278B (zh) 薄膜晶体管与显示阵列基板及其制作方法
CN115642158A (zh) 一种氧化物薄膜晶体管阵列基板及制备方法
CN106935600B (zh) 一种显示面板和显示装置
CN115084168A (zh) 一种高稳定性的氧化物薄膜晶体管阵列基板及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination