CN115206408A - 一种nor flash存储器功能测试方法 - Google Patents

Abstract

本发明提供了一种NOR FLASH存储器功能测试方法，对支持串行输入串行输出和串行输入并行输出逻辑功能测试方法的待测存储器，确定逻辑功能测试用的写入指令或读取指令的使用方法；选择功能测试类型及所用到的目标数据，对待测存储器的管脚进行分组定义；采用串入单出、串入双出、串入四出的方式执行对存储器的写入数据与读取数据的操作，实现对存储器功能测试。本发明所实现的对存储器的功能测试方法，能够更加全面、灵活、高效率地验证器件的功能。

Description

一种NOR FLASH存储器功能测试方法

技术领域

本申请涉及存储领域，尤其涉及一种NOR FLASH存储器功能测试方法。

背景技术

FLASH存储器作为一种非易失性存储器，由于其特有的低功耗，存储宽度灵活等特性被广泛应用于各种便携式电子设备中。由于深亚微米工艺的不确定性，FLASH存储器在生产过程中存在各种缺陷，从而导致存储器失效，成品率降低。如何能够发现存在的缺陷问题，减少设计师使用过程中的隐患，成为业界非常关注的问题。

本发明专利中所提及到的存储器是一款NOR FLASH，其主要的特点是数据逐位输入到存储器内部，但输出方式既支持串行输出也支持并行输出。但并行输出的形式并不易实现，难点主要体现在测试过程中需要对存储器的管脚重新配置，对存储器的寻址方式应根据输出管脚数的不同进行重新分配，同时也对输入输出指令的应用、硬件的制作等方面都提出了相应的要求。

目前NOR FLASH存储器功能测试过程中通常采取的测试方法是串行输入串行输出的方法，但有些存储器除了支持上述的测试方法外也支持串行输入并行输出的方式。测试过程中采取将串行输入串行输出和串行输入并行输出相结合的方法实现对存储器的测试，这样可以实现对存储器的功能测试和直流参数测试。

发明内容

本发明需解决的技术问题是提供一种测试效率高、串并结合的NOR FLASH存储器功能测试方法。

为解决上述技术问题，本发明提供的一种NOR FLASH存储器功能测试方法，采取技术方案如下：

步骤一、对支持串行输入串行输出和串行输入并行输出逻辑功能测试方法的待测存储器，查询针对于存储器在实现其逻辑功能测试过程中所用到的写入指令或读取指令，确定逻辑功能测试用的写入指令或读取指令的使用方法，所述使用方法为串入单出、串入双出或串入四出方式；

步骤二、明确功能测试类型及相应目标数据，对存储器的管脚依据功能测试类型的不同进行分组定义；

步骤三、根据所选串入单出、串入双出、串入四出的功能测试方法执行对存储器的写入数据与读取数据操作，实现对存储器逻辑功能的验证。

进一步地，步骤二所述功能测试类型选择，具体方法如下：

所述功能测试类型选择指的是针对存储器的功能测试算法，包含全存储阵列内部写全0、全存储阵列内部写全1、全存储阵列内部写棋盘格或者反棋盘格，所述功能测试类型选择是随意的，一旦确定了功能测试的类型后，则相应地操作目标数据是固定的，全0功能算法对应的目标数据是0，全1功能算法对应的目标数据是1，棋盘功能算法所对应的目标数据是5A，反棋盘功能算法所对应的目标数据是A5。

优选地，每一种功能测试算法对应串入单出、串入双出、串入四出中的一种测试方法。

进一步地，步骤三所述对NOR FLASH存储器的写入指令或读取指令的操作，方法如下：

以串入单出的测试方式实现对存储器逻辑功能测试的过程中，首先向存储器内部的存储阵列写入数据，写入的数据以8比特为1个字节，通过输入管脚依次输入相关指令、地址和数据后来完成将数据写入到内部存储阵列，执行过程中存储器的输入管脚是唯一且固定的，单周期内通过输入管脚每次写入过程涉及到1个地址、1个数据；所需输入的数据根据测试类型的不同，写入的数据也会有所不同；在写入数据完毕后，开始执行读取数据操作，读取的数据以8比特为1个字节，通过输入管脚依次输入相关指令、地址和数据，从输出管脚读取数据，单个周期内在单个地址下通过输出管脚读取1个数据，并将读取的数据与之前的输入数据进行比较，从而验证器件的逻辑功能；

在以串入双出和串入四出的测试方式实现对存储器逻辑功能的测试过程中，写入数据与读取数据的操作过程与串入单出的操作相类似，区别在于输出管脚的数量和单周期内写入地址的数量不同，对于串入双出形式，单周期内每次读取过程分别通过2个管脚读取出4位数据；在以串入四出的测试方式实现对存储器逻辑功能的测试过程中，存储器对应4个输出管脚，单周期内每次写入4个地址，每次写入过程涉及到4个地址、4个数据，单周期内每次读取过程分别通过4个管脚读出4位数据。

与现有技术对比，本发明有益效果如下：

本发明针对该类型NOR FLASH存储器的特点，提供了一种针对该类存储器芯片的串并结合的测试方法，通过软硬件结合的方式，完成了一种NOR FLASH存储器功能测试方法。其有益效果如下：(1)该技术的实现具有较好的可操作性，工作过程中将测试系统的特点与芯片的工作原理进行结合，能够方便技术人员进行测试软硬件的技术开发；(2)此类测试方法在针对大容量存储器的测试中能够提高相应的测试效率，节省相较于传统测试方法的测试时间；(3)同时，此类方法可以应用于其它同类型存储器的测试，具有较好的移植性。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。后文将参照附图以示例性而非限制性的方式详细描述本申请的一些具体实施例。本领域技术人员应该理解的是，这些附图未必是按比例绘制的，在附图中：

图1为根据本发明实施例提供的流程图。图中主要对存储器测试过程当中的要求进行了基本阐述；

图2为根据本发明实施例提供的功能测试原理图。图中主要对存储器的测试过程进行了原理性的概述；

图3为根据本发明实施例提供的软件程序的编译与调试图。图中从软件实现的角度对该存储器的测试过程进行了概述；

图4为根据本发明实施例提供的硬件测试布局图。图中对存储器的测试过程进行了全流程示意展示，从硬件涉及到的最初应用到下一阶段的设备过渡，进而到实现最后的母板和子板的测试进行了示意；

图5为根据本发明实施例提供的测试子板俯视图。图中对放置存储器底座的硬件子板的布局进行了展示；

图6为根据本发明实施例提供的串入单出功能图。图中对该NOR FLASH的串入单出功能图进行了图示；

图7为根据本发明实施例提供的串入双出功能图。图中对该NOR FLASH的串入双出功能图进行了图示；

图8为根据本发明实施例提供的串入四出功能图。图中对该NOR FLASH的串入四出功能图进行了图示；

图9为根据本发明实施例提供的串入单出测试流程图。图中列出存储器实现串入单出测试功能时的测试流程图；

图10为根据本发明实施例提供的串入双出测试流程图。图中列出存储器实现串入双出测试功能时的测试流程图；

图11为根据本发明实施例提供的串入四出测试流程图。图中列出存储器实现串入四出测试功能时的测试流程图；

图12为根据本发明实施例提供的存储器按照地址写入和读出数据的示意图。

具体实施方式

下面结合附图和实施例对本发明进一步说明。

本发明所涉及到的NOR FLASH存储器功能测试，设定为串入单出、串入双出、串入四出的三种模式。串入单出指的是单个数据输入单个数据输出，其示意图如图6所示。第二种工作形式为串入双出。串入双出指单个数据输入，双数据输出，其示意图如图7所示。第三种工作形式为串入四出。串入四处指单个数据输入，四数据输出，其示意图如图8所示。

如图1所示，本发明提供了一种NOR FLASH存储器功能测试方法的较佳实施例，主要包括如下步骤：

步骤一、对存储器的使用手册进行学习，确定该类型存储器是否支持串行输入并行输出的逻辑功能测试方法；

步骤二、依据存储器手册当中规定的串行输入并行输出的测试方法，确定逻辑功能测试用的写入指令或读取指令的使用方法，所述使用方法为串入单出、串入双出或串入四出方式；

步骤三、结合测试软件的编程方法，确定在软件上实现对存储器进行初始化操作的方法；

步骤四、在软件系统上，进一步明确功能测试的类型及所用到的目标数据，对待测存储器的管脚进行分组定义；

步骤五、综合上述的步骤，在软件界面编写存储器的功能测试向量，采用串入单出、串入双出、串入四出的方式执行对存储器的写入数据与读取数据的操作，实现对存储器功能测试。

进一步地，步骤四所述对待测NOR FLASH存储器的管脚进行分组定义，方法如下：

将待测NOR FLASH依据管脚进行A1至An分组，将待测NOR FLASH存储器控制管脚定义为A1组，将输出数据依据数量的不同进行分组定义。对于支持串入单出、串入双出、串入四出的存储器来说，串入单出数据模式下用到的管脚命名为A2组，串入双出数据模式下用到的管脚命名为A3组，串入四出数据模式下用到的管脚命名为A4组。之后，若还需进行分组的管脚则按照此方法进行分类(依据管脚的类别或者依据编程的需要按组定义)。在展开具体的程序编译中，对不同分组的调用来实现对不同的存储器进行操作，从而实现针对于存储器不同逻辑功能的功能验证。

进一步地，所述步骤三功能测试类型选择，具体方法如下：

功能测试类型选择指的是针对存储器的功能测试算法，所述功能测试算法或者功能测试类型包含全存储阵列内部写全0、全存储阵列内部写全1、全存储阵列内部写棋盘格或者反棋盘格等。功能测试类型选择是随意的，并没有特殊的界定，一旦确定了功能测试的类型后，则相应地操作目标数据是固定的。所述功能测试类型中，比如全0功能算法对应的目标数据是0，全1功能算法对应的目标数据是1，棋盘功能算法所对应的目标数据是5A，反棋盘功能算法所对应的目标数据是A5等。具体方法操作过程中，选定一种功能测试类型后，紧接下来确定是采取单出、双出还是四出的方法来编程，每一种测试算法应对应一种测试方法。

进一步地，步骤五所述对NOR FLASH存储器的写入数据与读取数据的操作，方法如下：

在执行串入单出的过程中，首先应完成写数据的操作过程，写入的数据以8比特为1个字节，通过输入管脚依次输入相关指令、地址和数据后来完成将数据写入到内部存储阵列的过程。写数据过程中所需输入的指令包括两条指令：一条指令是写使能指令，另一条指令是写操作指令；所需输入的地址包括两个地址：一个地址是存储器内部的页数量地址，另一个地址是页中的字节地址；所需输入的数据根据测试功能的不同，写入的数据也会有所不同，比如全0功能测试过程中写入的数据为00000000，全1功能测试过程中写入的数据为11111111，棋盘格功能测试过程中写入的数据为5555AAAA，反棋盘格功能测试过程中写入的数据为AAAA5555等等。每在地址线上写入一次数据后页中的字节地址自动加1，之后对页中的字节地址与预期设定的地址数进行比较判定，当页中的字节地址数溢出后，则会跳出页中的字节地址循环，同时存储器内部的页数量地址会自动加1，然后对该页数量不断计数和比较，对其是否超出预期的地址数进行判定，若未达到跳出循环条件，则会继续进入到下一页中的字节地址进行寻址和写入数据，若达到跳出循环条件，则完成本次写入数据的操作过程；在写入数据完毕后，之后开始读操作的过程，写入数据的操作与读取数据的操作有一定类似的地方，即数据的输入和输出的形式是以8比特为1个字节。执行过程中，首先向输入管脚输入相关指令、地址和数据，之后从输出管脚读取数据，并将读取的数据与之前的输入数据进行比较，进而完成对存储器采用不同算法写入时的逻辑功能的验证。读取数据过程中，所需输入的指令包括两条指令：一条指令是写使能指令，另一条指令是读操作指令；所需输入的地址包括两个地址：一个地址是存储器内部的页数量地址，另一个地址是页中的字节地址；所需输入的数据与之前写入操作过程在输入管脚输入的数据相同。存储器内部通过软件程序控制其内部进行寻址，每到一个地址后读取地址线上的数据，并将与之前写入的数据进行比较，当数据为预期的数据时，则页中的字节地址自动加1，然后转移到下一个地址继续进行比较，重复此过程，直到达到页中的字节地址的最大数量后停止页中的字节地址计数，同时将存储器内部的页地址数量加1，并将其进行计数，然后与之前设定的存储器内部的页数量地址数进行比较，若比较后未达到该存储器内部的页数量地址数，则进入到下一页的存储器内部的页内进行页中的字节地址的寻址，每到一个地址后进行一次数据的比较，重复此过程，直到存储器内部的页数量地址数为预期的设定数为终止。在这过程中如有任何读取到的数据不符合预期设定的情况，程序的运行都将会自动终止。最后，在完成写入数据与读取数据的操作后，对程序进行编译、调试与运行。如上所述的按地址写入数据与按地址读出数据的过程如图12所示。在执行串入双出与串入四出的过程中，写入数据与读取数据的操作过程与串入单出的操作基本相类似，区别主要体现在输出管脚的数量和单周期内写入地址的数量不同。对于上述所提到的串入单出的操作过程，执行过程中存储器的输入管脚是唯一且固定的，单周期内通过输入管脚依次写入地址和数据，之后，通过输出管脚读取1位输出数据，写入或输出过程如图9所示；对于串入双出的操作过程，执行过程中存储器的输入管脚是唯一且固定的，单周期内通过输入管脚依次写入地址和数据，之后，通过输出管脚读取2位输出数据，写入或输出过程如图10所示；对于串入四出的操作过程，存储器对应4个输出管脚，单周期内每次写入4个地址，之后，通过输出管脚读取4位输出数据，写入或输出过程如图11所示。

为实现本发明NOR FLASH存储器功能测试，本发明提供了一种NOR FLASH存储器功能测试设备，硬件测试系统架构如图4所示，包括测试设备主系统、计算机控制系统、程控系统CPU、测试母板、测试子板，所述NOR FLASH存储器安装于测试子板的器件底座上，测试通道内嵌于测试母板中，测试子板与测试母板连接，存储器的管脚通过与测试子板的连接进而实现与测试设备主系统的连接。测试设备主系统通过内部局域网连接到计算机控制系统，计算机控制系统通过高速以太网连接到程控系统CPU，程控系统通过运算控制矩阵实现对系统测试通道的控制，通过在测试软件上设定测试通道与测试管脚的匹配关系，最终实现对NOR FLASH存储器的测试。所涉及到的测试设备含有固定的硬件工作条件，确定存储器的相应参数的合理性，确保测试设备能够满足存储器的测试条件，然后在测试系统的软件界面上建立测试通道与待测存储器管脚的软件匹配，存储器测试子板的示意图如图5所示，合理分配器件管脚与测试通道间的对应关系，避免在进行输入激励施加和输出相应采集时带来信号的串扰，保证信号的完整性。

在存储器的输入管脚施加功能测试的测试向量，在输出端进行输出数据的采集，与输入的数据进行比较，实现对存储器的功能测试，过程示意图如图2所示。

在软件系统上完成对存储器的程序编写工作，通过对存储器管脚分组定义，在配置文件上建立存储器管脚与测试机台的通道匹配，完成存储器工作时序和测试时序的设定，进而编写功能测试图形，对相应的测试参数进行初始化设定，然后修改针对于存储器的测试顺序，最终完成存储器测试程序的编译、调试、运行。软件程序的编译与调试如图3所示。

针对NOR FLASH的程序开发中，通过本发明所述的功能测试方法可以实现S25FL032、N25Q032、N25Q128、W25Q16、W25Q32、W25Q64存储器的测试技术。以N25Q128的一款128M容量的存储器为例对本发明方法进一步进行阐述。

针对存储器的测试技术包括功能测试和参数测试。功能测试中需在前期的研究中积累存储器的材料，对于N25Q128存储器来说，在图4所示的测试区域中，测试子板应根据器件手册的要求明确存储器的基本管脚分布，并在相应的输入与输出管脚处通过添加适当的电容避免信号的干扰，之后在测试子板上建立测试管脚与测试系统的测试通道间的匹配对应关系，制作完成测试硬件。

软件编写过程：通过操作指令的研究，明确相应的输入、输出、测试、擦除指令，之后在针对于不同的功能测试项进行测试的分组定义，本次实施例中，将N25Q128的管脚分为以下组合，主要将控制管脚分为第一小组，将单数据工作模式下对应的输出管脚分为第二小组，将双数据工作模式下对应的输出管脚分为第三小组，将四数据工作模式下对应的输出管脚分为第四小组，将存储器包含的所有输入管脚分为第五小组，将存储器包含的所有输出管脚分为第六小组。

功能测试程序编写过程中依次按照以下顺序进行程序的编译：1.地址寄存器和数据寄存器初始化；2.输入“写使能指令”；3.输入“写入”指令；4.输入存储器内部的页地址数量；5.输入页中的字节地址数量；6.输入功能测试用目标数据；7.执行全存储阵列的写入操作过程；8.输入“写使能指令”；9.输入“读操作”指令；10.再次输入存储器内部的页地址数量；11.再次输入页中的字节地址数量；12.再次输入功能测试用比较数据；13.执行全存储阵列的读出操作过程。14.在编写完的功能测试程序后，继续编写相应的参数测试向量。15.最后，对编写完的程序进行编译、调试、运行，完成测试程序的开发。

本发明提出的一种NOR FLASH存储器功能测试方法，对NOR FLASH存储器的功能测试采取串行和并行相结合的测试途径实现。此种方法可以在保证对存储器进行功能测试的同时也能够实现对其直流参数的测试，同时相比传统的测试方法尤其在进行功能测试时能够节省测试所用的时间。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种NORFLASH存储器功能测试方法，其特征在于，包括如下步骤：

步骤一、对支持串行输入串行输出和串行输入并行输出逻辑功能测试方法的待测存储器，查询针对于存储器在实现其逻辑功能测试过程中所用到的写入指令或读取指令，确定逻辑功能测试用的写入指令或读取指令的使用方法，所述使用方法为串入单出、串入双出或串入四出方式；

步骤二、明确功能测试类型及相应目标数据，对存储器的管脚依据功能测试类型的不同进行分组定义；

步骤三、根据所选串入单出、串入双出、串入四出的功能测试方法执行对存储器的写入数据与读取数据操作，实现对存储器逻辑功能的验证。

2.根据权利要求1所述的一种NORFLASH存储器功能测试方法，其特征在于，步骤二所述功能测试类型选择，具体方法如下：

所述功能测试类型选择指的是针对存储器的功能测试算法，包含全存储阵列内部写全0、全存储阵列内部写全1、全存储阵列内部写棋盘格或者反棋盘格，所述功能测试类型选择是随意的，一旦确定了功能测试的类型后，则相应地操作目标数据是固定的，全0功能算法对应的目标数据是0，全1功能算法对应的目标数据是1，棋盘功能算法所对应的目标数据是5A，反棋盘功能算法所对应的目标数据是A5。

3.根据权利要求2所述的一种NORFLASH存储器功能测试方法，其特征在于，每一种功能测试算法对应串入单出、串入双出、串入四出中的一种测试方式。

4.根据权利要求1所述的一种NORFLASH存储器功能测试方法，其特征在于，步骤三所述对存储器的写入数据与读出数据的操作，方法如下：

以串入单出的测试方式实现对存储器逻辑功能测试的过程中，首先向存储器内部的存储阵列写入数据，写入的数据以8比特为1个字节，通过输入管脚依次输入相关指令、地址和数据后来完成将数据写入到内部存储阵列，执行过程中存储器的输入管脚是唯一且固定的，单周期内通过输入管脚每次写入过程涉及到1个地址、1个数据；所需输入的数据根据测试类型的不同，写入的数据也会有所不同；在写入数据完毕后，开始执行读取数据操作，读取的数据以8比特为1个字节，通过输入管脚依次输入相关指令、地址和数据，从输出管脚读取数据，单个周期内在单个地址下通过输出管脚读取1个数据，并将读取的数据与之前的输入数据进行比较，从而验证器件的逻辑功能；

在以串入双出和串入四出的测试方式实现对存储器逻辑功能的测试过程中，写入数据与读取数据的操作过程与串入单出的操作相类似，区别在于输出管脚的数量和单周期内写入地址的数量不同，对于串入双出形式，单周期内每次读取过程分别通过2个管脚读取出4位数据；在以串入四出的测试方式实现对存储器逻辑功能的测试过程中，存储器对应4个输出管脚，单周期内每次写入4个地址，每次写入过程涉及到4个地址、4个数据，单周期内每次读取过程分别通过4个管脚读出4位数据。

Images