CN115189693A - 一种高动态范围有源逐次逼近型电容-数字转换器 - Google Patents

一种高动态范围有源逐次逼近型电容-数字转换器 Download PDF

Info

Publication number
CN115189693A
CN115189693A CN202210734898.XA CN202210734898A CN115189693A CN 115189693 A CN115189693 A CN 115189693A CN 202210734898 A CN202210734898 A CN 202210734898A CN 115189693 A CN115189693 A CN 115189693A
Authority
CN
China
Prior art keywords
capacitor
circuit
sampling
active
digital converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210734898.XA
Other languages
English (en)
Inventor
陈烨侃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maidi Microelectronics Hangzhou Co ltd
Original Assignee
Maidi Microelectronics Hangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maidi Microelectronics Hangzhou Co ltd filed Critical Maidi Microelectronics Hangzhou Co ltd
Priority to CN202210734898.XA priority Critical patent/CN115189693A/zh
Publication of CN115189693A publication Critical patent/CN115189693A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种高动态范围有源逐次逼近型电容‑数字转换器，包括驱动电路、开关电容阵列、有源采样电路、比较器以及控制逻辑电路。本发明设计的有源采样策略可以有效避免电荷共享，提升输出结果的线性度，使得电容‑数字转换器具备高线性度的特征；同时，本发明加入动态运算放大器及外围开关电容电路对余差信号进行有效处理，提升信号带宽内的信噪比，使得电容‑数字转换器具备高信噪比的特征。此外，电容‑数字转换器的能耗有极大部分是被运算放大器所占据，本发明设计电容的串联实现电压信息的直接传递，从而避免运算放大器的长时间开启，实现电容‑数字转换器低功耗运行、高精度转换的特点。

Description

一种高动态范围有源逐次逼近型电容-数字转换器
技术领域
本发明属于CMOS电容传感器接口电路技术领域，具体涉及一种高动态范围有源逐次逼近型电容-数字转换器。
背景技术
电容-数字转换器(Capacitance-to-Digital Converter，CDC)是一种能将电容值信号转换成数字信号的电子器件，由于自然界中的大部分物理信号以模拟信号的形式存在，需要设计特定的传感器来感知这些模拟信号，其中传感器有很多种类，其中电容式传感器被广泛应用于测量各种物理量，其独特的不消耗静态功耗的特点，使其十分适合于低功耗应用。另一方面，由于计算机系统擅于高效率处理数字信号，因此为了对电容值信号进行高效率处理，特定的电容-数字转换器元件必不可少，这类电容传感器接口电路能够将计算机难以处理的电容值模拟信号转换为数字信号。
电容-数字转换器根据其转换机理可以分为不同的类型，其中逐次逼近型(Successive Approximation Register，SAR)电容-数字转换器是一种低功耗、中等精度的CDC结构。一方面，SAR CDC是一种奈奎斯特采样率CDC，其采样率遵从奈奎斯特采样定律；另一方面，SAR CDC的电路实现中通常不需要使用任何运算放大器，并可通过单个比较器实现多比特的数字量化，因此其具备较好的能量效率。
然而，现有的SAR CDC电路的采样阶段均为无源采样过程，即对待测电容施加固定的激励电压后，使其与开关电容阵列进行电荷共享，无源采样过程不可避免地至使采样结果受开关电容阵列的影响而产生非线性，例如文献[Tang X,Li S,Yang X,et al.AnEnergy-Efficient Time-Domain Incremental Zoom Capacitance-to-DigitalConverter[J].IEEE Journal of Solid-State Circuits,2020,PP(99):1-1]中提出了一种SAR CDC架构采用了无源差分采样方案，其采样结果会受到开关电容阵列的影响，若考虑到电路的非理想因素，还会进一步受到电路中的寄生电容影响，使非线性现象放大，电路动态范围受到限制。另一方面，现有的SAR CDC受到比较器噪声、量化误差以及开关电容阵列失配等因素影响，其分辨率和线性度受到制约，进而限制其电容-数字转换的有效位数，例如文献[Chan W P,Narducci M,Gao Y,et al.A Monolithically Integrated Pressure/Oxygen/Temperature Sensing SoC for Multimodality Intracranial Neuromonitoring[J].IEEE Journal of Solid-State Circuits,2014,49(11):2449-2461]中提出的SARCDC部分架构，是一个典型的常规SAR CDC架构，其仅对采样的模拟信号进行量化处操作，而未对量化过程中引入的噪声进行进一步的处理，而正是这一缺陷，导致该架构的性能受到限制，无法实现高精度转换。
综上可知，为了实现高动态范围的电容-数据转换，一方面需要解决当前SAR CDC无源采样过程中电荷共享所产生的非线性，另一方面需要解决当前SAR CDC在量化过程中所引入的比较器噪声及量化误差。
发明内容
鉴于上述，本发明提供了一种高动态范围有源逐次逼近型电容-数字转换器，在维持SAR CDC简单、高能效的特点上，引入了新的采样策略和基于运算放大器的电路结构，能够同时提升电容-数字转换的线性度和信噪比，使得系统具备高动态范围的特点。
一种高动态范围有源逐次逼近型电容-数字转换器，包括驱动电路、有源采样电路、开关电容阵列、比较器以及控制逻辑电路，其中：
所述驱动电路根据控制逻辑电路提供的控制信号对待测电容进行激励；
所述有源采样电路受控制逻辑电路控制，用于将受到激励的待测电容上的电荷转移至内部采样电容上以实现高线性度有源采样及余差处理；
所述开关电容阵列包含有多个权值电容，其根据控制逻辑电路提供的控制信号对权值电容进行充放电，从而改变采样电容上的电荷，进而改变有源采样电路的输出结果，以实现逐次逼近运算；
所述比较器用于比较有源采样电路的输出结果并产生比较信号；
所述控制逻辑电路采用有限状态机实现，用于产生相应的控制信号控制驱动电路和有源采样电路以实现高线性度有源采样及余差处理，同时根据当前有限状态机的状态以及比较信号控制开关电容阵列，以实现逐次逼近运算并产生相应的数字信号输出。
进一步地，所述逐次逼近型电容-数字转换器的模数转换过程包括有源采样阶段、逐次逼近阶段和余差处理阶段；
在有源采样阶段，利用驱动电路根据控制逻辑电路提供的控制信号对待测电容进行激励，并将受到激励的待测电容上的电荷转移至采样电容上，以实现高线性度有源采样；
在逐次逼近阶段，由控制逻辑电路根据当前有限状态机的状态以及比较信号控制开关电容阵列，以进行逐次逼近运算并产生相应的数字信号输出；
在余差处理阶段，逐次逼近阶段所产生的余差将由有源采样电路进行处理后保存在采样电容上，用于与下一次有源采样的输入信息进行相加或相减运算。
进一步地，所述有源采样电路由开关电容电路和运算放大器构成，其作用为进行有源采样以及对每一次转换结果的余差进行处理；受到数字转换器设计精度的限制，每一次转换过程不会完全转换电荷量，不可避免地存在剩余电荷未被电路处理，而这部分电荷同样包含待测电容信息，因此加入开关电容电路及运算放大器，对这部分电荷进行有效处理，使之加入到下一次的转换过程中，从而突破了数字转换器设计精度的限制，能够得到更高信噪比的结果。
进一步地，所述开关电容电路与运算放大器采用FIR或IIR滤波器结构，即通过一个动态运算放大器、一个采样开关以及一个采样电容进行物理实现，采样电容以负反馈形式跨接于动态运算放大器的输入端和输出端，采样开关与采样电容并联，动态运算放大器受控制逻辑电路提供的电源门控信号控制，在检测到电源门控信号时，动态运算放大器被关断，其仅在工作时产生能耗，其余时间处于低功耗休眠状态。作为负反馈回路的采样电容及其电气连接，在转换阶段中可成为信号的前馈路径，使得比较器可以在后级电源门控环路滤波器关断的状态下，通过该前馈路径获得电压信息，进而进行后续的比较处理。
进一步地，所述有源采样电路采用有源采样形式，即使用额定电压对待测电容进行激励，使得待测电容受激励所产生的电荷通过运算放大器的驱动全部转移至采样电容上，以实现高线性度采样。与之前常见的无源采样策略相比，无源采样中由于电荷共享的原因，最终输入到比较器端的电压为：
Figure BDA0003714859110000041
其中：Vref表示充电阶段对待测电容的充电电压，CX表示待测电容大小，CDAC表示电容阵列大小。根据SAR CDC的电路逻辑，输入到比较器的电压会被最终转化为对应的数字结果，因此结合上式，可以看出无源采样策略得到的输出结果会受到电容阵列大小的限制，并非线性关系，从而影响最终结果的线性度。而有源采样过程中不存在电荷共享，其采样结果与输入电容呈一次线性关系：
Figure BDA0003714859110000042
其中：Csamp为跨接在运算放大器输入端和输出端的采样电容，此时输入到比较器的电压与待测电容大小成一次线性关系，因此最终转换结果具有高线性度。同时，使用有源采样策略可以抑制寄生电容对线性度的影响，在常规的无源采样策略中，比较器输入端一般存在Cp的寄生电容，寄生电容会导致进一步地电荷共享，导致输入到比较器端的电压为：
Figure BDA0003714859110000043
但是在有源采样策略中，同样地运算放大器地输入端存在寄生电容，不同的是由于外部电源的驱动，电荷不会分配至寄生电容处，而将全部泵至采样电容上，使得电压信号无损失地传输到比较器输入端，因此输入到比较器的电压依旧为：
Figure BDA0003714859110000044
进一步地，所述开关电容阵列连接于有源采样电路的输入端，其根据控制逻辑电路提供的控制信号改变有源采样电路的输出模拟电压，其改变量呈一次线性关系，且其传递函数不受寄生电容的影响而产生信号衰减。
进一步地，对于差分结构，所述有源采样电路与开关电容阵列均为前后两级结构，前级开关电容阵列的输入为模拟信号，前级开关电容阵列的输出信号直接提供给前级有源采样电路，前级有源采样电路的输出信号提供给后级开关电容阵列和后级有源采样电路，后级开关电容阵列的输出连接至后级有源采样电路，后级有源采样电路的输出作为比较器的输入。
本发明设计的有源采样策略可以有效避免待测电容和电容阵列之间由于电荷共享及电荷重分配所造成的信号衰减，提升输出结果的线性度，使得电容-数字转换器具备高线性度的特征；同时，本发明加入动态运算放大器及外围开关电容电路对余差信号进行有效处理，提升信号带宽内的信噪比，使得电容-数字转换器具备高信噪比的特征。
此外，电容-数字转换器的能耗有极大部分是被运算放大器所占据，本发明设计电容的串联实现电压信息的直接传递，通过大量减少运算放大器的运行时间，使得运算放大器在关断状态下几乎不消耗能量，极大降低电容-数字转换器的功耗水平，使得电容-数字转换器有效维持高能效的特征，实现低功耗运行、高精度转换的特点。
附图说明
图1为本发明逐次逼近型电容-数字转换器的系统框图。
图2(a)为常规逐次逼近型电容-数字转换器的采样策略示意图。
图2(b)为本发明逐次逼近型电容-数字转换器的采样策略示意图。
图3为本发明逐次逼近型电容-数字转换器的具体实施结构示意图。
图4为本发明逐次逼近型电容-数字转换器的工作流程示意图。
图5为本发明逐次逼近型电容-数字转换器的仿真结果示意图。
具体实施方式
为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。
如图1所示，本发明高动态范围有源逐次逼近型电容-数字转换器包括驱动电路、有源采样电路、开关电容阵列、比较器、控制逻辑电路以及待测电容(即将要读取的电容传感器)。
当一个转换流程开始时，数字转换器将进入余差处理阶段，控制逻辑电路会输出PG有效信号开启有源采样电路中的动态运算放大器，运算放大器将会对上一次的转化后的余差信号进行积分、滤波等处理，并将处理后的余差信号保存在有源采样电路的采样电容上。随后数字转换器将进入采样阶段，该驱动信号分为两个子阶段：第一子阶段为预充电状态，驱动信号表现为同相端输出高电平信号，反相端输出低电平信号，对待测电容进行预充电，此时动态运算放大器为关闭状态；第二个阶段为激励子阶段，驱动信号由预充电电压切换至共模电压，同时启动动态运算放大器，将待测电容上电荷改变量全部转移至有源采样电路的采样电容上，完成采样阶段。随后模数转换器进入转换阶段，控制逻辑电路会停止输出DS有效信号和PG有效信号，使得驱动电路和运算放大器停止工作；同时，控制逻辑电路将会根据当前所处状态和比较器判定结果，控制开关电容阵列的相应权值电容的驱动端连接高电平或低电平，从而对积分器输出信号进行量化，并输出相应的数字转换结果。
我们将常规SAR CDC无源采样与本发明有源采样策略进行对比展示，为了更简洁的解释其工作流程，本实例以单端电路进行展示，图2(a)为常规SAR CDC的无源采样策略，待测电容首先将会被充电至一个固定电压VCM，随后待测电容将与开关电容阵列并联，该过程会导致采样电容上的电荷在采样电容、电容阵列以及比较器输入端的寄生电容上进行共享，从而使得采样信号发生衰减并产生非线性。图2(b)为本发明提出的有源采样策略，控制逻辑电路首先向待测电容进行预充电，随后开启动态运算放大器并将开关切换至VCM进行有源采样，运算放大器所提供的增益将使待测电容上产生的电荷变化全部转移至采样电容上，使得输出电压与待测电容呈一次线性关系，且与电容阵列以及比较器输入端的寄生电容无关，实现高线性采样。
图3为本发明的一种具体实施方式，其主要有两级开关电容阵列、两级有源采样电路、一个比较器、一个控制逻辑电路以及一个驱动电路所构成，待测电容CX为本实例所对接的电容传感器；有源采样电路包括一个运算放大器以及一个采样电容CSAMPLE，采样电容以负反馈的形式跨接在运算放大器的输入端和输出端；模拟输入信号连接到第一级有源采样电路，该电路对模拟输入信号进行有源采样，并完成信号与上一阶段的余差信号的积分，第一级有源采样电路的输出直接连接至第二级有源采样电路，第二级有源采样电路的形式与第一级有源采样电路相同，其输出连接至比较器输入端，比较器的输出连接到控制逻辑电路；若比较器同相输入端电压大于等于异相输入端电压，则输出高电平，反之则输出低电平；控制逻辑电路将对电容-数字转换器整体进行控制，并输出两类信号即电路控制信号和输出数字信号，电路控制信号分为SAR逻辑控制信号、驱动开关控制信号和模块使能信号，SAR逻辑控制信号将输入至两级开关电容阵列中以控制电压逐次逼近，完成电容-数字转换流程；驱动开关控制信号用来控制驱动电路对差分电容的激励，模块使能信号主要是控制两级有源采样电路的运算放大器的PG控制信号以及控制驱动电路的DS控制信号。
本实施例电路的工作原理为：驱动电路收到DS有效信号，将输出驱动信号至待测电容，使得待测电容输出一对差分的输入模拟信号，这一输入模拟信号通过有源采样传输到第一级有源采样电路，其中有源采样电路的采样电容采集到的电荷量直接表征待测电容的电容值信息；第一级有源采样电路的构成为一个差分电路，其中运算放大器的输入端和输出端通过一个采样电容形成反馈回路，采样电容将保存每一次余差处理后的电压值；第一级有源采样电路的输出连接至第二级的有源采样电路，第二级有源采样电路的构成与第一级相同，其输入输出同样通过一个采样电容形成反馈回路，这个采样电容用以保存第二级有源采样电路每一次做余差处理后的电压值。从电容阵列的电源端向电路内看，电容阵列与两级有源采样电路为串联形式，所以改变电容阵列的电荷量会通过电荷转移的形式改变采样电容的电压，因此在控制电容阵列时，无需启动两级有源采样电路的运算放大器也能在放大器的输出端获得电压的变化信息；第二级有源采样电路的输出连接至一个二输入比较器，比较器输出连接至控制逻辑电路，比较器会根据每一次比较期间输入至比较器两端的电压来相应输出高电平或是低电平；控制逻辑电路为一个米利型有限状态机，其作用是根据当前状态以及比较器的输出对应地输出控制信号，控制整体电路的运行，同时输出相应的转换后的数字信号；其中SAR控制逻辑通过控制线反馈到两级开关电容阵列，PG信号通过控制线反馈到两级运算放大器，DS信号通过控制线连接至驱动电路。
本实施例电路的工作流程如图4所示，转换周期内包含余差处理、有源采样、逐次逼近三个阶段，其中逐次逼近阶段所产生的余差将由有源采样电路进行处理后，保存在有源采样电路的采样电容上，用于和下一次有源采样的输入信息进行相加或相减运算；在有源采样阶段，驱动电路将根据控制逻辑电路输出结果对待测电容进行激励，并将受到激励的待测电容上电荷转移至跨接在运算放大器输入端和输出端的采样电容上，以实现高线性度有源采样；在逐次逼近阶段，控制逻辑电路根据当前有限状态机的状态以及比较器的输出结果控制开关电容阵列，进行逐次逼近运算并产生相应的数字信号输出。从图4注意到，控制运算放大器运行的PG信号仅仅在余差处理和采样阶段闭合，这是由于上一段所述的电容串联导致电荷转移，从而实现电压变化信息得到传递，从而无需在逐次逼近阶段启动运算放大器，由于逐次逼近阶段在整个转换周期中所占比重较大(例如常见的八位开关电容阵列设计，就需要八次比较)，因此运算放大器的开启时间在整个转换周期中的占空比极低，由此实现极低的电容-数字转换器的运行功耗。
图5展示了本实施例电路正常工作下的频谱特性，可以看到，本实施例可对噪声进行动态处理，将有效带宽内(0到3000赫兹)的噪声搬移至带宽外，这一特性体现在图中表现为高于3000赫兹的功率密度逐渐上升，从而实现了更高的带内信息转换的信噪比，提升了转换器的精度；而从常规SAR结构转换的结果，可以看出其带内噪声水平明显高于本实施例得到的结果。
上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明，熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。

Claims (8)

1.一种高动态范围有源逐次逼近型电容-数字转换器，其特征在于：包括驱动电路、有源采样电路、开关电容阵列、比较器以及控制逻辑电路，其中：
所述驱动电路根据控制逻辑电路提供的控制信号对待测电容进行激励；
所述有源采样电路受控制逻辑电路控制，用于将受到激励的待测电容上的电荷转移至内部采样电容上以实现高线性度有源采样及余差处理；
所述开关电容阵列包含有多个权值电容，其根据控制逻辑电路提供的控制信号对权值电容进行充放电，从而改变采样电容上的电荷，进而改变有源采样电路的输出结果，以实现逐次逼近运算；
所述比较器用于比较有源采样电路的输出结果并产生比较信号；
所述控制逻辑电路采用有限状态机实现，用于产生相应的控制信号控制驱动电路和有源采样电路以实现高线性度有源采样及余差处理，同时根据当前有限状态机的状态以及比较信号控制开关电容阵列，以实现逐次逼近运算并产生相应的数字信号输出。
2.根据权利要求1所述的高动态范围有源逐次逼近型电容-数字转换器，其特征在于：所述逐次逼近型电容-数字转换器的模数转换过程包括有源采样阶段、逐次逼近阶段和余差处理阶段；
在有源采样阶段，利用驱动电路根据控制逻辑电路提供的控制信号对待测电容进行激励，并将受到激励的待测电容上的电荷转移至采样电容上，以实现高线性度有源采样；
在逐次逼近阶段，由控制逻辑电路根据当前有限状态机的状态以及比较信号控制开关电容阵列，以进行逐次逼近运算并产生相应的数字信号输出；
在余差处理阶段，逐次逼近阶段所产生的余差将由有源采样电路进行处理后保存在采样电容上，用于与下一次有源采样的输入信息进行相加或相减运算。
3.根据权利要求1所述的高动态范围有源逐次逼近型电容-数字转换器，其特征在于：所述有源采样电路由开关电容电路和运算放大器构成。
4.根据权利要求3所述的高动态范围有源逐次逼近型电容-数字转换器，其特征在于：所述开关电容电路与运算放大器采用FIR或IIR滤波器结构，即通过一个动态运算放大器、一个采样开关以及一个采样电容进行物理实现，采样电容以负反馈形式跨接于动态运算放大器的输入端和输出端，采样开关与采样电容并联，动态运算放大器受控制逻辑电路提供的电源门控信号控制，在检测到电源门控信号时，动态运算放大器被关断，其仅在工作时产生能耗，其余时间处于低功耗休眠状态。
5.根据权利要求1所述的高动态范围有源逐次逼近型电容-数字转换器，其特征在于：所述有源采样电路采用有源采样形式，即使用额定电压对待测电容进行激励，使得待测电容受激励所产生的电荷通过运算放大器的驱动全部转移至采样电容上，以实现高线性度采样。
6.根据权利要求1所述的高动态范围有源逐次逼近型电容-数字转换器，其特征在于：所述开关电容阵列连接于有源采样电路的输入端，其根据控制逻辑电路提供的控制信号改变有源采样电路的输出模拟电压，其改变量呈一次线性关系，且其传递函数不受寄生电容的影响而产生信号衰减。
7.根据权利要求1所述的高动态范围有源逐次逼近型电容-数字转换器，其特征在于：对于差分结构，所述有源采样电路与开关电容阵列均为前后两级结构，前级开关电容阵列的输入为模拟信号，前级开关电容阵列的输出信号直接提供给前级有源采样电路，前级有源采样电路的输出信号提供给后级开关电容阵列和后级有源采样电路，后级开关电容阵列的输出连接至后级有源采样电路，后级有源采样电路的输出作为比较器的输入。
8.根据权利要求1所述的高动态范围有源逐次逼近型电容-数字转换器，其特征在于：该电容-数字转换器采用的有源采样策略可以有效避免待测电容和电容阵列之间由于电荷共享及电荷重分配所造成的信号衰减，提升输出结果的线性度，使得电容-数字转换器具备高线性度的特征；同时，加入动态运算放大器及外围开关电容电路对余差信号进行有效处理，提升信号带宽内的信噪比，使得电容-数字转换器具备高信噪比的特征。
CN202210734898.XA 2022-06-27 2022-06-27 一种高动态范围有源逐次逼近型电容-数字转换器 Pending CN115189693A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210734898.XA CN115189693A (zh) 2022-06-27 2022-06-27 一种高动态范围有源逐次逼近型电容-数字转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210734898.XA CN115189693A (zh) 2022-06-27 2022-06-27 一种高动态范围有源逐次逼近型电容-数字转换器

Publications (1)

Publication Number Publication Date
CN115189693A true CN115189693A (zh) 2022-10-14

Family

ID=83515618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210734898.XA Pending CN115189693A (zh) 2022-06-27 2022-06-27 一种高动态范围有源逐次逼近型电容-数字转换器

Country Status (1)

Country Link
CN (1) CN115189693A (zh)

Similar Documents

Publication Publication Date Title
US8059019B2 (en) Method and system for minimizing the accumulated offset error for an analog to digital converter
US4746899A (en) Method for reducing effects of electrical noise in an analog-to-digital converter
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
US9136867B2 (en) ΔΣ-modulator and ΔΣ-A/D converter
US6909393B2 (en) Space efficient low power cyclic A/D converter
CN107396009B (zh) 脉冲频率调制型图像传感器电路及其处理方法
CN110022155B (zh) 一种采样阈值随输入信号变化的异步过电平采样模数转换器
CN104168025A (zh) 一种电荷式流水线逐次逼近型模数转换器
CN112564709A (zh) 一种基于误差反馈式的噪声整形逐次逼近模数转换器
CN103281080B (zh) 一种流水线结构模数转换器的前端电路及其时序控制方法
CN109462402B (zh) 混合型流水线adc结构
CN103312334B (zh) 适用于Sigma-Delta ADC电路的积分器电路
KR101960180B1 (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
CN115189693A (zh) 一种高动态范围有源逐次逼近型电容-数字转换器
CN114285414B (zh) 缩放式增量型模数转换方法及转换器
CN116405032A (zh) 一种噪声整形逐次逼近型模数转换器及控制方法
CN116388758A (zh) 采样热噪声消除电路、电容数字转换器及物联网芯片
CN114629497B (zh) 用于列并行单斜坡模数转换器的比较器失调电压消除电路
CN111740740B (zh) 流水线型逐次逼近模数转换器后台增益校准电路和方法
CN112881856A (zh) 一种可重构多模态传感器接口电路
CN114039604B (zh) 一种适应性噪声成形逐次逼近型数据转换器
Shahed et al. Design of a 10 Bit Low Power Split Capacitor Array SAR ADC
CN113315519B (zh) 一种逐次比较型模数转换器
CN112350728B (zh) 一种减少电容阵列的逐次逼近型模数转换器及其工作方法
WO2023077691A1 (zh) 一种适应性噪声成形逐次逼近型数据转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination