CN115171588A - 显示面板和显示装置 - Google Patents

Abstract

本发明提供一种显示面板和显示装置，显示面板包括：呈阵列排布的像素电路，所述像素电路包括相邻的第一列像素电路和第二列像素电路；延列方向延伸的第一数据线和第二数据线，所述第一数据线与第一列像素电路中偶数行对应的像素电路电连接，所述第二数据线与所述第一列像素电路中奇数行对应的像素电路电连接；延列方向延伸的第三数据线和第四数据线，所述第三数据线与第二列像素电路中偶数行对应的像素电路电连接，所述第四数据线与所述第二列像素电路中奇数行对应的像素电路电连接；所述第二数据线与所述第三数据线位于所述第一列像素电路和所述第二列像素电路之间，且所述第二数据线和所述第三数据线之间设置有绝缘层。

Description

显示面板和显示装置

技术领域

本发明涉及显示领域，特别是涉及显示面板和显示装置。

背景技术

随着显示面板的尺寸越来越大，像素单元的行列数越来越多，导致像素单元写入数据的时间变短。为了保证每行像素具有足够的时间充电，现有技术中采用两条数据线对同一像素列进行充电。具体地，一条数据信号线用于对奇数行像素充电，一条数据信号线对偶数行像素充电。这样，即使在高刷新率下，显示面板各行像素也有足够的充电时间。

但是，申请人发现，采用两条数据线对同一像素列进行充电时，显示效果有时并不理想。

发明内容

第一方面，本申请提供了一种显示面板，包括：呈阵列排布的像素电路，所述像素电路包括相邻的第一列像素电路和第二列像素电路；延列方向延伸的第一数据线和第二数据线，所述第一数据线与第一列像素电路中偶数行对应的像素电路电连接，所述第二数据线与所述第一列像素电路中奇数行对应的像素电路电连接；延列方向延伸的第三数据线和第四数据线，所述第三数据线与第二列像素电路中偶数行对应的像素电路电连接，所述第四数据线与所述第二列像素电路中奇数行对应的像素电路电连接；所述第二数据线与所述第三数据线位于所述第一列像素电路和所述第二列像素电路之间，且所述第二数据线和所述第三数据线之间设置有绝缘层。

本申请中通过第二数据线与第三数据线之间设置绝缘层，可以降低第二数据线和第三数据线之间的寄生电容，降低第二数据线与第三数据线之间的数据信号发生串扰的概率，从而提高显示效果。

第二方面，本申请提供了一种显示装置，包含第一方面中的显示面板。

附图说明

图1为本申请一个实施例提供的显示面板的结构示意图；

图2为图1提供显示面板中像素电路的结构示意图；

图3为图2提供显示面板中像素电路的电路版图的示意图；

图4为沿图3提供电路版图中沿A-A’方向切割的的剖视图；

图5为本申请另一个实施例提供的显示面板的结构示意图；

图6A为图5提供的显示面板中沿B-B’方向切割的结构示意图；

图6B为图5提供的显示面板中沿C-C’方向切割的剖视图；

图7为本申请另一个实施例提供的显示面板的结构示意图；

图8为图7提供显示面板中像素电路的电路版图的示意图；

图9为图8提供的电路版图沿D-D’方向切割的结构示例图；

图10为图8提供的电路版图沿D-D’方向切割的的另一结构示例图；

图11为图8提供的电路版图沿D-D’方向切割的的另一结构示例图；

图12为本申请一个实施例提供的显示装置的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。

需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

需要注意的是，本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限定。此外在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一元件“上”或者“下”。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。本发明中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本发明的附图仅用于示意相对位置关系，某些部位的层厚采用了夸示的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。本申请中各实施例的附图沿用了相同的附图的标记。其中为方便说明，附图中部分结构以透视的方式示意出。此外，各实施例彼此相同之处不再赘述。

随着显示面板的尺寸越来越大，像素单元的行列数越来越多，导致像素单元写入数据的时间越来越短。为了保证每行像素具有足够的时间充电，现有技术中采用两条数据线对同一像素列进行充电。具体地，一条数据信号线用于对奇数行像素充电，一条数据信号线对偶数行像素充电。这样，即使在高刷新率下，显示面板各行像素也有足够的充电时间。

但是，申请人发现，由于相邻像素列的数据信号线相邻非常近，数据线号线之间会产生寄生电容，容易发生串扰，影响显示效果。

为了解决上述技术问题，本申请在相邻像素列之间的数据线之间设置绝缘层，降低数据线之间的寄生电容，提高显示效果。

下面参见说明书附图1-附图11，对本申请公开的显示面板进行解释和说明。本申请中显示面板可以包括有机发光显示面板、液晶显示面板、Micro-LED显示面板或Mini-LED显示面板中的一个。

图1为本申请一个实施例提供的显示面板的结构示意图，图2为图1提供显示面板中像素电路的结构示意图，图3为图2提供显示面板中像素电路的电路版图的示意图，图4为沿图3提供电路版图中沿A-A’方向切割的剖视图。

如图1所示，显示面板100包括呈阵列排布的像素电路，像素电路包括相邻的第一列像素电路102和第二列像素电路104，像素电路用于驱动子像素发光。

示例性地，第一列像素电路102包括交替设置的第一像素电路106和第二像素电路108，第二列像素电路104包括第三像素电路110。

第一像素电路106可以用于驱动红色发光单元发光，第二像素电路108可以用于驱动蓝色发光单元发光，第三像素电路110用于驱动绿色发光单元发光。

可以理解，红色发光单元、绿色发光单元以及蓝色发光单元发出的光为三元色光，三者之间可以相互混光，使得显示面板能够显示多种颜色。

继续参见图1，显示面板100还包括延像素电路列方向延伸的第一数据线DL1和第二数据线DL2，第一数据线DL1与第一列像素电路102中偶数行对应的像素电路(如第一像素电路106)电连接，第二数据线DL2与第一列像素电路102中奇数行对应的像素电路(如第二像素电路108)电连接。

进一步地，显示面板100还包括延像素电路列方向延伸的第三数据线DL3和第四数据线DL4，第三数据线DL3与第二列像素电路104中偶数行对应的像素电路电连接，第四数据线DL4与第二列像素电路104中奇数行对应的像素电路电连接。

进一步地，本申请中像素电路可以包括多种结构，如3T1C或7T1C等像素电路。在本申请中的一个示例中，如图2所示，本申请实施例相关的像素电路可以包括发光驱动晶体管T0、第一发光控制晶体管T1、第二发光控制晶体管T2及第一电容C1、数据电压写入晶体管T5、阈值抓取晶体管T6、第一复位晶体管T3及第二复位晶体管T4。第一复位晶体管T3的第一极与复位线Vref电连接、第二极与发光驱动晶体管T0的控制端电连接、控制端与第二扫描线S2电连接，可以用于将复位线Vref传输的复位信号传输至发光驱动晶体管T0的控制端，以对发光驱动晶体管T0的控制端进行复位。第二复位晶体管T4的第一极与复位线Vref电连接、第二极与发光器件20电连接、控制端与第二扫描线S2或者第三扫描线S3电连接，可以用于将复位线Vref传输的复位信号传输至发光器件20，以对发光器件20进行复位。数据电压写入晶体管T5的第一极与数据线Vdata电连接、第二极与发光驱动晶体管T0的第一极电连接、控制端与第三扫描线S3电连接；阈值抓取晶体管T6的第一极发光驱动晶体管T0的第二极电连接、第二极与发光驱动晶体管T0的控制端电连接、控制端与第三扫描线S3电连接。数据电压写入晶体管T5与阈值抓取晶体管T6可以用于将数据电压传输至发光驱动晶体管T0的控制端。

进一步地，第二数据线DL2与第三数据线DL3位于第一列像素电路102和第二列像素电路104之间，由于第二数据线DL2与第三数据线DL3距离较近，容易产生电场，进一步地产生寄生电容，影响显示效果。为了解决该技术问题，本申请在第二数据线DL2和第三数据线DL3之间设置有绝缘层162。

通过在第二数据线DL2和第三数据线DL3之间设置有绝缘层162，绝缘层162可以对第二数据线DL2和第三数据线DL3之间的电场信号进行屏蔽，从而降低第二数据线DL2和第三数据线DL3之间产生寄生电容的大小，甚至避免产生寄生电容，从而防止第二数据线DL2和第三数据线DL3之间发生串扰，提高显示面板的显示效果。

可选地，第一数据线DL1和第三数据线DL3可以位于绝缘层162靠近显示面板显示侧的一侧，第二数据线DL2和第四数据线DL4可位于绝缘层162远离显示面板100显示侧的一侧，其中，该显示侧即为显示面板100的出光侧。可选地，第二数据线也可DL2位于绝缘层162靠近显示面板显示侧的一侧，第三数据线DL3也可位于绝缘层162远离显示面板100显示侧的一侧。

在本申请的一个示例中绝缘层162可以包括有机材料。可以理解，有机材料的介电常数较大，可以很好地屏蔽第二数据线DL2和第三数据线DL3之间的电场。

参见图5，为本申请另一个实施例提供的显示面板的结构示意图，图6A为图5提供的显示面板中沿B-B’方向的剖视图的结构示意图，图6B为图5提供的显示面板中沿C-C’方向的剖视图的结构示意图。

参见图6A，显示面板100中的第二数据线DL2包括第一子数据线DL21和第二子数据线DL22，延第一列像素电路102的延伸方向，第一子数据线DL21和第二子数据线DL22交替设置且相互连接，其中，第一子数据线DL21位于绝缘层162靠近显示面板显示侧(即出光侧)的一侧，第二子数据线DL22位于绝缘层162远离显示面板显示侧的一侧。

进一步地，第一子数据线DL21和第二子数据线DL22可通过过孔120电连接。具体地，该过孔中可以掺杂导电粒子，从而实现第一子数据线DL21和第二子数据线DL22通过过孔120电连接。

参见图6B，第三数据线DL3包括第三子数据线DL31和第四子数据线DL32，延第二列像素电路的延伸方向，第三子数据线DL31和第四子数据线DL32交替设置且相互连接，其中，第三子数据线DL31位于162绝缘层远离显示面板显示侧的一侧，第四子数据线DL32位于所述绝缘层162靠近所述显示面板显示侧的一侧。

进一步地，第一子数据线DL21直接与第一列像素电路102中偶数行对应的像素电路连接，第四子数据线DL4直接与所述第二列像素电路104中奇数行对应的像素电路连接。第二子数据线DL22直接与第一列像素电路102中奇数行对应的像素电路连接，第三子数据线DL4直接与所述第二列像素电路104中偶数行对应的像素电路连接。

可以理解，第一子数据线DL21、第二子数据线DL22、第三子数据线DL31和第四子数据线DL32的延伸方向相同，且第一子数据线DL21和第三子数据线DL31异层绝缘设置，第二子数据线DL22和第四子数据线DL32异层绝缘设置，即第一列像素电路102和第二列像素电路104中同一行下的像素电路的数据线设置在绝缘层162的两侧，降低了第一子数据线DL21和第三子数据线DL31之间的耦合电容大小，以及第二子数据线DL22和第四子数据线DL32之间的耦合电容大小，从而提高了显示面板的显示性能。

本申请显示面板中像素电路包括多个膜层。示例性地，如图4所示，显示面板100包括有源层1012、第一金属层M1、电容金属层MC、第二金属层M2以及第三金属层3M。可选地，第一金属层M1可以用于形成像素电路的栅极1082以及存储电容的一个电极板1088。电容金属层MC用于形成存储电容的另一个电极板1010。第二金属层M2用于形成驱动晶体管的源漏极(1084/1086)以及与第一列像素列102连接的一条数据线(如第二数据线DL2或第二数据线中的第二子数据线DL22)。第三金属层可以用于形成与第二像素列104连接的一条数据线((如第三数据线DL3或第二数据线中的第四子数据线DL32))。

可以理解，本领域技术人员还可以根据需要将采用其他金属层作为数据线。示例性地，第一数据线DL1和第三数据线DL3可以位于第二金属层M2，第二数据线DL2和第四数据线DL4位于电容金属层MC。这样，不需要在单独设置第三金属层M3来制作数据线，有利于显示面板的轻薄化。

图7为本申请另一个实施例提供的显示面板的结构示意图，图8为图7提供显示面板中像素电路的电路版图的示意图，图9为图8提供的电路版图沿D-D’方向切割的结构示例图，图10为图8提供的电路版图沿D-D’方向切割的的另一结构示例图。

与上述实施例不同的是，图7所示显示面板中，第二数据线DL2与第三数据线DL3之间还设置屏蔽信号线170，该屏蔽信号线用于屏蔽第二数据线DL2与第三数据线DL3之间的电场信号。可选地，该蔽信号线170可以与固定电位连接。通过设置屏蔽信号线170可更好地屏蔽第二数据线DL2与第三数据线DL3之间的电场，降低第二数据线DL2与第三数据线DL3之间的寄生电容，从而提高显示面板的显示性能。

进一步地，参见图9，屏蔽信号线170可以与第三数据线DL3同层设置。可选地，屏蔽信号线170可以与第三数据线DL3皆由位于第三金属层M3制作而成。

本领域技术人员也可以根据需要将屏蔽信号线170与第二数据线DL2同层设置，可选地，屏蔽信号线170可以与第二数据线DL2皆由位于第二金属层M2制作而成。

在本申请的另一个实施例中，屏蔽信号线170可以包括第一子屏蔽信号线1702和第二子屏蔽信号线1704，其中第一子屏蔽信号线1702可以位于绝缘层162靠近出光侧的一侧，第二子屏蔽信号线1704位于绝缘层162远离出光侧的一侧，并且第一子屏蔽信号线1702和第二子屏蔽信号线1704通过设置在绝缘层162中的过孔174并联连接。

本申请中第一子屏蔽信号线1702和第二子屏蔽信号线1704分别位于绝缘层的两侧，可以更好地屏蔽第二数据线DL2和第三数据线DL3之间的电场，降低第二数据线DL2和第三数据线DL3之间的耦合电容。

在本申请的另一个实施例中，如图11所示，在图10所示实施例的基础上，在垂直于显示面板所在平面的方向上，第一子屏蔽信号线1702与第三数据线DL3至少部分重叠，第二子屏蔽信号线1704与第二数据线DL2至少部分重叠，这样，屏蔽信号线可以更好地屏蔽第二数据线DL2与第三数据线DL3之间的电场，从而提高显示效果。

在本申请的一个示例中，第一列像素电路102还连接有电源信号线，电源信号线用于向像素电路提供电源信号。可选地，电源信号线可以复用为屏蔽信号线170。此外，当第一子屏蔽信号线1702和第二子屏蔽信号线1704并联时，可以降低电源信号线的上的线阻，避免电源信号的压降过大，进一步地提高显示面板的显示效果。

图12公开了一种显示装置200，该显示装置200可以包括手机、平板电脑以及电视等。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (11)

1.一种显示面板，其特征在于，包括：

呈阵列排布的像素电路，所述像素电路包括相邻的第一列像素电路和第二列像素电路；

延列方向延伸的第一数据线和第二数据线，所述第一数据线与第一列像素电路中偶数行对应的像素电路电连接，所述第二数据线与所述第一列像素电路中奇数行对应的像素电路电连接；

延列方向延伸的第三数据线和第四数据线，所述第三数据线与第二列像素电路中偶数行对应的像素电路电连接，所述第四数据线与所述第二列像素电路中奇数行对应的像素电路电连接；

所述第二数据线与所述第三数据线位于所述第一列像素电路和所述第二列像素电路之间，且所述第二数据线和所述第三数据线之间设置有绝缘层。

2.根据权利要求1所示的显示面板，其特征在于，所述第一数据线和所述第三数据线位于所述绝缘层靠近所述显示面板显示侧的一侧，所述第二数据线和所述第四数据线位于所述绝缘层远离所述显示面板显示侧的一侧。

3.根据权利要求1所示的显示面板，其特征在于，

所述第二数据线包括第一子数据线和第二子数据线，延所述列方向，所述第一子数据线和所述第二子数据线交替设置且相互连接，其中，第一子数据线位于所述绝缘层靠近所述显示面板显示侧的一侧，所述第二子数据线位于所述绝缘层远离所述显示面板显示侧的一侧；

所述第三数据线包括第三子数据线和第四子数据线，延所述列方向，所述第三子数据线和所述第四子数据线交替设置且相互连接，其中，第三子数据线位于所述绝缘层远离所述显示面板显示侧的一侧，所述第四子数据线位于所述绝缘层靠近所述显示面板显示侧的一侧。

4.根据权利要求3所示的显示面板，其特征在于，

所述第一子数据线直接与所述第一列像素电路中偶数行对应的像素电路连接，所述第四子数据线直接与所述第二列像素电路中奇数行对应的像素电路连接。

5.根据权利要求3所示的显示面板，其特征在于，

所述绝缘层设置有多个过孔，所述第一子数据线和所述第二子数据线通过所述过孔连接，所述第三子数据线和所述第四子数据线通过所述过孔连接。

6.根据权利要求3所示的显示面板，其特征在于，

所述第一子数据线与所述第四子数据线由同一金属层制成，所述第二子数据线与所述第三子数据线由同一金属层制成。

7.根据权利要求1所示的显示面板，其特征在于，还包括

延列方向延伸的屏蔽信号线，所述屏蔽线号线连接固定电位且位于所述第二数据线和所述第三数据线之间。

8.根据权利要求1所示的显示面板，其特征在于，还包括：

与所述第一列像素电路相互连接的电源信号线，所述电源信号线复用为所述屏蔽信号线。

9.根据权利要求1所示的显示面板，其特征在于，还包括：

有源层、第一金属层、第二金属层以及电容金属层；

所述第一数据线和所述第三数据线位于所述第二金属层；

所述第二数据线和所述第四数据线位于所述电容金属层。

10.根据权利要求1所示的显示面板，其特征在于，所述绝缘层包括有机材料。

11.一种显示装置，其特征在于，包括权利要求1～10所述的显示面板。

Images