CN115168254A - 一种地址分配方法及电子设备 - Google Patents
一种地址分配方法及电子设备 Download PDFInfo
- Publication number
- CN115168254A CN115168254A CN202210769565.0A CN202210769565A CN115168254A CN 115168254 A CN115168254 A CN 115168254A CN 202210769565 A CN202210769565 A CN 202210769565A CN 115168254 A CN115168254 A CN 115168254A
- Authority
- CN
- China
- Prior art keywords
- board card
- board
- interface
- card
- mainboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请实施例公开了一种电子设备,包括:主板;第一板卡,通过串行总线I2C接入所述主板;第二板卡,通过所述第一板卡接入所述主板;其中,所述第一板卡与所述第二板卡相同,所述第一板卡与所述第二板卡对应的通信地址不同。本申请实施例还同时提供了一种地址分配方法及装置。
Description
技术领域
本申请涉及电子设备技术领域,涉及但不限定于一种地址分配方法及电子设备。
背景技术
在电子设备包括主板和多个相同板卡的情况下,由于相同板卡的印刷电路板(Printed circuit boards,PCB)和印刷电路板装配(Printed Circuit Board Assembly,PCBA)相同、器件和信号定义相同,并且连接在同一个(Inter-Integrated Circuit,I2C)总线上,所以会出现通信地址冲突的现象,无法通过通信地址正常的访问每个板卡。
发明内容
本申请实施例提供一种地址分配方法及电子设备。
本申请实施例的技术方案是这样实现的:
一方面,本申请实施例提供一种电子设备,包括:主板;第一板卡,通过串行总线I2C接入所述主板;第二板卡,通过所述第一板卡接入所述主板;其中,所述第一板卡与所述第二板卡相同,所述第一板卡与所述第二板卡对应的通信地址不同。
另一方面,本申请实施例提供一种地址分配方法,所述方法包括:检测第一板卡和第二板卡与主板的连接状态,所述第一板卡与所述第二板卡相同;在所述第二板卡通过所述第一板卡接入所述主板的情况下,控制所述第一板卡和/或所述第二板卡的插接口的引脚的配置状态,以使得所述第一板卡和所述第二板卡具有不同的通信地址。
再一方面,本申请实施例提供一种地址分配装置,所述装置包括:检测模块710,用于检测第一板卡和第二板卡与主板的连接状态,所述第一板卡与所述第二板卡相同;控制模块720,用于在所述第二板卡通过所述第一板卡接入所述主板的情况下,控制所述第一板卡和/或所述第二板卡的插接口的引脚的配置状态,以使得所述第一板卡和所述第二板卡具有不同的通信地址。
又一方面,本申请实施例提供一种计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现上述方法中的步骤。
本申请实施例提供的技术方案带来的有益效果至少包括:
在本申请实施例中,第一板卡,通过串行总线I2C接入所述主板;第二板卡,通过所述第一板卡接入所述主板;其中,所述第一板卡与所述第二板卡相同,所述第一板卡与所述第二板卡对应的通信地址不同。这里,能够通过控制板卡接入主板的方式区别相同板卡的通信地址,降低了相同板卡接入主板时产生地址冲突的可能性,增加了主板为板卡分配地址的有效性。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图,其中:
图1为本申请实施例一种电子设备的组成结构示意图;
图2A为本申请实施例一种电子设备的组成结构示意图;
图2B为本申请实施例一种电子设备的组成结构示意图;
图3为本申请实施例一种电子设备的组成结构示意图;
图4为本申请实施例一种电子设备的组成结构示意图;
图5为本申请实施例一种电子设备的组成结构示意图;
图6为本申请实施例提供的一种地址分配方法的流程示意图;
图7为本申请实施例提供的一种地址分配装置的组成结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。以下实施例用于说明本申请,但不用来限制本申请的范围。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在以下的描述中,涉及到“一些实施例”,其描述了所有可能实施例的子集,但是可以理解,“一些实施例”可以是所有可能实施例的相同子集或不同子集,并且可以在不冲突的情况下相互结合。
需要指出,本申请实施例所涉及的术语“第一\第二\第三”仅仅是是区别类似的对象,不代表针对对象的特定排序,可以理解地,“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序,以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语(包括技术术语和科学术语),具有与本申请实施例所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语,应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样被特定定义,否则不会用理想化或过于正式的含义来解释。
图1为本申请实施例一种电子设备的组成结构示意图,如图1所示,所述电子设备100包括:
主板101;
第一板卡102,通过串行总线I2C接入所述主板;
第二板卡103,通过所述第一板卡接入所述主板;
其中,所述第一板卡102与所述第二板卡103相同,所述第一板卡102与所述第二板卡103对应的通信地址不同。
这里,所述电子设备可以包括:手机、平板电脑、笔记本电脑、台式机、工作站、服务器等。
这里,所述主板可以为所述电子设备内安装了组成所述电子设备的主要电路系统的矩形电路板或异形电路板。所述主板至少包括用于与板卡插接通信的接口、以及用于控制板卡状态的控制组件。
这里,所述第一板卡102或者所述第二板卡103可以为用于扩展电子设备功能的转接卡,也可以为显卡和存储卡等。在所述第一板卡与所述第二板卡相同的情况下,将所述第一板卡和所述第二板卡均通过串行总线I2C接入所述主板,将产生通信地址相同的问题,无法根据通信地址的寻址方式找到对应的板卡,产生地址冲突问题。
这里,所述第二板卡,通过所述第一板卡接入所述主板,可以基于板卡连接对象的不同,为相同的板卡分配不同的通信地址,以区分相同板卡。
在本申请实施例中,第一板卡,通过串行总线I2C接入所述主板;第二板卡,通过所述第一板卡接入所述主板;其中,所述第一板卡与所述第二板卡相同,所述第一板卡与所述第二板卡对应的通信地址不同。这里,能够通过控制板卡接入主板的方式区别相同板卡的通信地址,降低了相同板卡接入主板时产生地址冲突的可能性,增加了主板为板卡分配地址的有效性。
图2A为本申请实施例一种电子设备的组成结构示意图,如图2A所示,所述电子设备200包括:
主板201;
第一板卡202,通过串行总线I2C接入所述主板;
第二板卡203,通过所述第一板卡接入所述主板;
其中,所述第一板卡202与所述第二板卡203相同,所述第一板卡202与所述第二板卡203对应的通信地址不同;所述主板具有第一接口;所述第一板卡具有第一插接口和第二插接口,所述第一板卡通过所述第一插接口与所述第一接口插接实现与所述主板的通信连接;
所述第二板卡具有第三插接口,所述第二板卡通过所述第三插接口与所述第二插接口插接实现与所述主板的通信连接;
所述第二插接口中的至少一引脚的配置状态不同于所述第一插接口;或,
所述第一插接口中的至少一引脚的配置状态不同于所述第三插接口;或,
所述第二插接口中的至少一引脚的配置状态不同于所述第一接口。
这里,所述主板的结构可以为:高级技术扩展(Advanced Technology Extended,ATX)结构,扩展插槽较多,在扩展插槽中添加板卡可以实现对电子设备功能的扩展。这里,所述第一接口可以包括至少一个引脚,每一引脚的配置状态可以自定义为接地状态,或者悬空状态。示例性地,所述第一接口可以为:所述扩展插槽。
这里,所述第一板卡可以为转接板卡(Riser)板,所述第一插接口可以为:所述Riser板中的连接器,所述连接器可以为至少包括三个地址位的连接器,通过所述三个地址位组成所述第一板卡的通信地址。
示例性地,所述通信地址为集成电路总线地址的情况下,通过连接器的三个地址为可以组成Riser板的引脚地址。
这里,所述第二板卡也可以为Riser板,所述第二插接口也可以为所述Riser板中的连接器。这里,所述引脚的配置状态可以为接地状态,或者为悬空状态。
在一种可以实现的方式中,所述第二插接口和所述第三插接口中的至少一个引脚的配置状态为接地状态或者悬空状态中的一种;所述第一插接口中至少一个引脚的配置状态为所述接地状态或者悬空状态中的另一种。
在一种可以实现的方式中,所述第一插接口与所述第二插接口相对或相邻地设置在所述第一板卡的任意两边。示例性地,第一连接器2021和第二连接器2022相对的设置在Riser板202的任意两边。
示例性地,如图2A所示,第一连接器2021与第二连接器2022相对的设置在Riser板202上。Riser板202,通过串行总线I2C接入主板201,通过第一连接器2021和主板201的扩展插槽2011连接,实现与所述主板的通信连接。Riser板203,通过第三连接器2031与Riser板202相连接,实现与所述主板的通信连接。
示例性地,如图2A所示,所述第二连接器中2022的至少一引脚的配置状态为接地状态,第一连接器2021的的至少一引脚的配置状态为悬空状态,不同连接器中的引脚状态不同;或,
所述第三连接器中2031的至少一引脚的配置状态为接地状态,第一连接器2021的的至少一引脚的配置状态为悬空状态,不同连接器中的引脚状态不同;或,所述第二连接器2022中的至少一引脚的配置状态不同于扩展插槽2011。
示例性地,如图3所示,第一连接器3021和第二连接器3022相邻地设置在Riser板302的任意两边。
在一种可以实现的方式中,所述第一板卡包括:第一电路和第一供电组件,所述第一电路用于标识所述第一板卡,所述第一供电组件用于向所述第一电路供电,并与所述第一插接口和/或第二插接口连接,以控制所述第一插接口和/或第二插接口中引脚的受电状态;
所述第二板卡包括:第二电路和第二供电组件,所述第二电路用于标识所述第二板卡,所述第二供电组件用于向所述第二电路供电,并与所述第三插接口连接,以控制所述第三插接口中引脚的受电状态。
在一种可以实现的方式中,所述主板还包括控制组件;所述控制组件分别与所述第一板卡中的第一电路和所述第二板卡中的第二电路连接,以监测或控制所述板卡的状态。
这里,所述第一电路和所述第二电路均可以包括:标识组件,例如,现场可更换单元(Field Replace Unit,FRU)和温度传感组件Temp sensor。这里,所述第一供电组件和所述第二供电组件均可以为单板3.3V电源(P3V3_AUX)。这里,所述控制组件可以用于:控制所述供电组件调整任意插接口中引脚的受电状态。
这里,所述控制组件可以为基板管理控制器(Baseboard ManagementController,BMC),也可以为南桥芯片(Platform Controller Hub,PCH),通过所述BMC,或者,所述PCH,对电子设备进行固件升级、查看机器设备、等一些操作。
示例性地,如图2B所示,FRU20231用于标识Riser板202,FRU20321用于标识Riser板203,第一供电组件2024用于向FRU20231和Temp sensor20232组成的第一电路2023供电。第二供电组件2033用于向FRU20321和Temp sensor20322组成的第二电路2032供电。并控制第一连接器中2021、第二连接器中2022和第三连接器中2031等连接器中引脚的受电状态。
示例性地,如图2B所示,第一电路2023包括FRU20231和Temp sensor20232,第二电路2032包括FRU20321和Temp sensor20322。控制组件2011与FRU20231、Temp sensor20232、FRU20231和Temp sensor20232连接,以监测或控制所述板卡的状态。
在本申请实施例中,一方面,将主板、第一板卡、第二板卡通过接口和不同的插接口连接,并对接口和不同的插接口配置不同的引脚的配置状态。这样,通过控制插接口的引脚配置状态,能够区分板卡插接的位置,确定出相同板卡的不同通信地址,避免地址冲突,提高了地址访问的有效性和效率。另一方面,通过电路和通电组件,这样,能够区分相同器件的不同板卡,增加了板卡识别效率,增加了通过引脚的配置状态区分不同板卡通信地址的可能性。再一方面,所述控制组件分别与所述第一板卡中的第一电路和所述第二板卡中的第二电路连接,这样,能够监测或控制所述板卡的状态。
图3为本申请实施例一种电子设备的组成结构示意图,如图3所示,所述电子设备300包括:
主板301;
第一板卡302,通过串行总线I2C接入所述主板;
第二板卡303,通过所述第一板卡接入所述主板;
其中,所述第一板卡302与所述第二板卡303相同,所述第一板卡302与所述第二板卡303对应的通信地址不同;所述主板具有第一接口;所述第一板卡具有第一插接口和第二插接口,所述第一板卡通过所述第一插接口与所述第一接口插接实现与所述主板的通信连接;
所述第二板卡具有第三插接口,所述第二板卡通过所述第三插接口与所述第二插接口插接实现与所述主板的通信连接;
所述第二插接口中的至少一引脚的配置状态不同于所述第一插接口;或,
所述第一插接口中的至少一引脚的配置状态不同于所述第三插接口;或,
所述第二插接口中的至少一引脚的配置状态不同于所述第一接口。
在一种可以实现的方式中,所述电子设备还包括:第三板卡304,通过所述第二板卡上设置的不同于所述第三插接口的第四插接口与第二板卡插接,所述第三板卡通过所述第二板卡接入所述主板,所述第三板卡与所述第二板卡为相同的板卡,所述第三板卡与所述第二板卡的通信地址不同。
示例性地,如图4所示,所述电子设备包括第三板卡404,所述第三板卡404通过第二板卡上的不同与第三插接口4031的第四插接口4032与第二板卡403插接后,接入主板401。
在一种可以实现的方式中,所述第三板卡404、第一板卡402与所述第二板卡403中任意两个板卡的插接口对应的引脚的配置状态不同。示例性地,第一板卡的插接口对应的引脚电平为101,其中1表示高电平,0表示低电平;第二板卡的插接口对应的引脚电平为110,第三板卡404的插接口对应的引脚电平为111。
在另一种可以实现的方式中,如图5所示,所述电子设备还包括:第四板卡505,与所述第三板卡504串接,以通过所述第三板卡与所述第二板卡之间的串接接入所述主板501,其中,所述第四板卡505与所述第三板卡504为相同的板卡,所述第四板卡与所述第三板卡、所述第二板卡的通信地址均不同。
示例性地,所述电子设备包括第三板卡504和第四板卡505,所述第三板卡504通过与所述第二板卡串接已经接入主板501,所以,在所述第四板卡505与所述第三板卡504串接后,所述第四板卡也接入主板501。
在一种可以实现的方式中,所述第三板卡504和第四板卡505、第一板卡502与所述第二板卡503中任意两个板卡的插接口对应的引脚的配置状态不同。示例性地,第一板卡的插接口对应的引脚电平为101,其中1表示高电平,0表示低电平;第二板卡的插接口对应的引脚电平为110,第三板卡504的插接口对应的引脚电平为111,第四板卡505的插接口对应的引脚电平为001。
在本申请实施例中,所述第三板卡通过所述第二板卡接入所述主板、所述第四板卡,与所述第三板卡串接,以通过所述第三板卡与所述第二板卡之间的串接接入所述主板;所述第四板卡与所述第三板卡、所述第二板卡的通信地址均不同。这样,能够在多个相同板卡接入主板的情况下,通过多个板卡之间、多个板卡与主板之间的串接关系,配置每个板卡插接口中引脚的配置状态,区分多个相同板卡的通信地址,降低地址冲突问题发生的概率。
下面结合一个具体实施例对上述电子设备进行说明,然而值得注意的是,该实施例仅是为了更好地说明本申请,并不构成对本申请的不当限定。
本申请实施例以转接板卡(Riser)板为例进行说明。如图1所示,主板101上Riser102和Riser103叠放,插在主板101上,Riser102和Riser103是相同的PCB和PCBA,由于有同样的器件和相同的信号定义,并且都挂在同一个I2CBus(总线)下,如果不做特殊的处理将会有同样的I2C地址,会出现通信地址冲突,不能进行正常访问。
为解决上述通信地址冲突问题,通过一个引脚(pin)例如,图2B中S9芯片的引脚,当Riser202插在主板201上时为Floating状态,由于Riser202上拉高,则表现为高电平;当Riser203插在Riser202上时,S9芯片的引脚电平拉低,表现为低电平;由此,可以区分通信地址Riser202和Riser203的通信地址。
上述实施例可以通过以下方法实现:1)Riser板中连接器的S9在与主板相连接的情况下,控制引脚的配置状态为悬空状态Floating;在与其他Riser板相连接的情况下,控制引脚的配置状态为接地状态。由此,区分通信地址Riser202和Riser203的通信地址。
2)Riser板中连接器的S9在与主板相连接的情况下,Riser板的串行总线I2C地址为高High;在与其他Riser板相连接的情况下,Riser板的串行总线I2C地址为低Low。由此,区分通信地址Riser202和Riser203的通信地址。
在本申请实施例中,通过控制引脚的配置状态和Riser板的串行总线I2C地址,可以对相同的PCB和PCBA的Riser板,进行不同的串行总线I2C地址识别。
本申请实施例提供的一种地址分配方法,图6为本申请实施例提供的一种地址分配方法的流程示意图,如图6所示,所述方法至少包括以下步骤:
步骤S601,检测第一板卡和第二板卡与主板的连接状态,所述第一板卡与所述第二板卡相同;
这里,所述第一板卡和第二板卡可以为:Riser板,所述连接状态可以包括:直接连接和间接连接。所述第一板卡和所述第二板卡相同可以为:PCB和PCBA相同。
示例性地,如图2B所示,Riser板202与主板直接连接,Riser板203与主板间接连接,并且Riser板202和Riser板203:PCB和PCBA相同。
步骤S602,在所述第二板卡通过所述第一板卡接入所述主板的情况下,控制所述第一板卡和/或所述第二板卡的插接口的引脚的配置状态,以使得所述第一板卡和所述第二板卡具有不同的通信地址。
这里,所述控制所述第一板卡和/或所述第二板卡的插接口的引脚的配置状态可以通过对不同的板卡,设置不同的引脚电平,从而根据引脚电平,区分板卡。
在一种可以实现的方式中,所述方法还包括:
步骤S603,在检测到至少一个扩展板卡彼此串接后通过所述第二板卡接入所述主板的情况下,
步骤S604,控制任两个板卡的插接口中对应引脚的配置状态,以使得任两个板卡的通信地址不同,所述扩展板卡是与所述第一板卡或第二板卡相同的板卡。
在本申请实施例中,通过制所述板卡集合中任两个板卡的插接口对应的引脚的配置状态,这样,能够对相同的板卡或者和扩展卡进行通信地址的区分。
基于前述的实施例,本申请实施例再提供一种地址分配装置,所述控制装置包括所包括的各模块,可以通过电子设备中的控制组件实现;当然也可通过具体的逻辑电路实现;在实施的过程中,控制组件可以为中央处理器(Central Processing Unit,CPU)、微处理器(Micro Processing Unit,MPU)、数字信号处理器(Digital Signal Processor,DSP)或现场可编程门阵列(Field Programmable Gate Array,FPGA)等。
图7为本申请实施例提供的一种地址分配装置的组成结构示意图,如图7所示,所述装置700包括检测模块710和控制模块720,其中:
检测模块710,用于检测第一板卡和第二板卡与主板的连接状态,所述第一板卡与所述第二板卡相同;
控制模块720,用于在所述第二板卡通过所述第一板卡接入所述主板的情况下,控制所述第一板卡和/或所述第二板卡的插接口的引脚的配置状态,以使得所述第一板卡和所述第二板卡具有不同的通信地址。
在一些可能的实施例中,所述控制模块720,还用于:在检测到至少一个扩展板卡彼此串接后通过所述第二板卡接入所述主板的情况下,控制任两个板卡的插接口中对应引脚的配置状态,以使得任两个板卡的通信地址不同,所述扩展板卡是与所述第一板卡或第二板卡相同的板卡。
这里需要指出的是:以上装置实施例的描述,与上述方法实施例的描述是类似的,具有同方法实施例相似的有益效果。对于本申请装置实施例中未披露的技术细节,请参照本申请方法实施例的描述而理解。
需要说明的是,本申请实施例中,如果以软件功能模块的形式实现上述地址分配方法,并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请实施例的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得电子设备执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read Only Memory,ROM)、磁碟或者光盘等各种可以存储程序代码的介质。这样,本申请实施例不限制于任何特定的硬件和软件结合。
对应地,本申请实施例提供一种计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现上述实施例中任一所述地址分配方法中的步骤。
对应地,本申请实施例中,还提供了一种芯片,所述芯片包括可编程逻辑电路和/或程序指令,当所述芯片运行时,用于实现上述实施例中任一所述地址分配方法中的步骤。
对应地,本申请实施例中,还提供了一种计算机程序产品,当该计算机程序产品被电子设备的处理器执行时,其用于实现上述实施例中任一所述地址分配方法中的步骤。
上述处理器可以为特定用途集成电路(应用程序lication Specific IntegratedCircuit,ASIC)、数字信号处理器(Digital Signal Processor,DSP)、数字信号处理装置(Digital Signal Processing Device,DSPD)、可编程逻辑装置(Programmable LogicDevice,PLD)、现场可编程门阵列(Field Programmable Gate Array,FPGA)、中央处理器(Central Processing Unit,CPU)、控制器、微控制器、微处理器中的至少一种。可以理解地,实现上述处理器功能的电子器件还可以为其它,本申请实施例不作具体限定。
上述计算机存储介质/存储器可以是只读存储器(Read Only Memory,ROM)、可编程只读存储器(Programmable Read-Only Memory,PROM)、可擦除可编程只读存储器(Erasable Programmable Read-Only Memory,EPROM)、电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory,EEPROM)、磁性随机存取存储器(Ferromagnetic Random Access Memory,FRAM)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(Compact Disc Read-Only Memory,CD-ROM)等存储器;也可以是包括上述存储器之一或任意组合的各种电子设备,如移动电话、计算机、平板设备、个人数字助理等。
这里需要指出的是:以上存储介质和设备实施例的描述,与上述方法实施例的描述是类似的,具有同方法实施例相似的有益效果。对于本申请存储介质和设备实施例中未披露的技术细节,请参照本申请方法实施例的描述而理解。
应理解,说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此,在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解,在本申请的各种实施例中,上述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
在本申请所提供的几个实施例中,应该理解到,所揭露的设备和方法,可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,如:多个单元或组件可以结合,或可以集成到另一个系统,或一些特征可以忽略,或不执行。另外,所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口,设备或单元的间接耦合或通信连接,可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的,作为单元显示的部件可以是、或也可以不是物理单元;既可以位于一个地方,也可以分布到多个网络单元上;可以根据实际的需要选择其中的部分或全部单元来实现本申请实施例方案的目的。
另外,在本申请各实施例中的各功能单元可以全部集成在一个处理单元中,也可以是各单元分别单独作为一个单元,也可以两个或两个以上单元集成在一个单元中;上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
或者,本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请实施例的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得设备自动测试线执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括:移动存储设备、ROM、磁碟或者光盘等各种可以存储程序代码的介质。
本申请所提供的几个方法实施例中所揭露的方法,在不冲突的情况下可以任意组合,得到新的方法实施例。
本申请所提供的几个方法或设备实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的方法实施例或设备实施例。
以上所述,仅为本申请的实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种电子设备,包括:
主板;
第一板卡,通过串行总线I2C接入所述主板;
第二板卡,通过所述第一板卡接入所述主板;
其中,所述第一板卡与所述第二板卡相同,所述第一板卡与所述第二板卡对应的通信地址不同。
2.根据权利要求1所述的电子设备,所述主板具有第一接口;
所述第一板卡具有第一插接口和第二插接口,所述第一板卡通过所述第一插接口与所述第一接口插接实现与所述主板的通信连接;
所述第二板卡具有第三插接口,所述第二板卡通过所述第三插接口与所述第二插接口插接实现与所述主板的通信连接;
其中,所述第二插接口中的至少一引脚的配置状态不同于所述第一插接口;或,
所述第一插接口中的至少一引脚的配置状态不同于所述第三插接口;或,
所述第二插接口中的至少一引脚的配置状态不同于所述第一接口。
3.根据权利要求2所述的电子设备,其中,所述第二插接口和所述第三插接口中的至少一个引脚的配置状态为接地状态或者悬空状态中的一种;所述第一插接口中至少一个引脚的配置状态为所述接地状态或者悬空状态中的另一种。
4.根据权利要求2所述的电子设备,其中,
所述第一板卡包括:第一电路和第一供电组件,所述第一电路用于标识所述第一板卡,所述第一供电组件用于向所述第一电路供电,并与所述第一插接口和/或第二插接口连接,以控制所述第一插接口和/或第二插接口中引脚的受电状态;
所述第二板卡包括:第二电路和第二供电组件,所述第二电路用于标识所述第二板卡,所述第二供电组件用于向所述第二电路供电,并与所述第三插接口连接,以控制所述第三插接口中引脚的受电状态。
5.根据权利要求4所述的电子设备,其中,所述主板还包括控制组件;所述控制组件分别与所述第一板卡中的第一电路和所述第二板卡中的第二电路连接,以监测或控制所述板卡的状态。
6.根据权利要求1至5任一项所述的电子设备,还包括:
第三板卡,通过所述第二板卡上设置的不同于所述第三插接口的第四插接口与第二板卡插接,所述第三板卡通过所述第二板卡接入所述主板,所述第三板卡与所述第二板卡为相同的板卡,所述第三板卡与所述第二板卡的通信地址不同。
7.根据权利要求6所述的电子设备,还包括:
第四板卡,与所述第三板卡串接,以通过所述第三板卡与所述第二板卡之间的串接接入所述主板,其中,所述第四板卡与所述第三板卡为相同的板卡,所述第四板卡与所述第三板卡、所述第二板卡的通信地址均不同。
8.根据权利要求2至5任一项所述的电子设备,其中,所述第一插接口与所述第二插接口相对或相邻地设置在所述第一板卡的任意两边。
9.一种地址分配方法,所述方法包括:
检测第一板卡和第二板卡与主板的连接状态,所述第一板卡与所述第二板卡相同;
在所述第二板卡通过所述第一板卡接入所述主板的情况下,控制所述第一板卡和/或所述第二板卡的插接口的引脚的配置状态,以使得所述第一板卡和所述第二板卡具有不同的通信地址。
10.根据权利要求9所述的方法,其中,所述方法还包括:
在检测到至少一个扩展板卡彼此串接后通过所述第二板卡接入所述主板的情况下,
控制任两个板卡的插接口中对应引脚的配置状态,以使得任两个板卡的通信地址不同,所述扩展板卡是与所述第一板卡或第二板卡相同的板卡。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210769565.0A CN115168254A (zh) | 2022-06-30 | 2022-06-30 | 一种地址分配方法及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210769565.0A CN115168254A (zh) | 2022-06-30 | 2022-06-30 | 一种地址分配方法及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115168254A true CN115168254A (zh) | 2022-10-11 |
Family
ID=83489787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210769565.0A Pending CN115168254A (zh) | 2022-06-30 | 2022-06-30 | 一种地址分配方法及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115168254A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116541335A (zh) * | 2023-07-05 | 2023-08-04 | 安擎计算机信息股份有限公司 | 一种分配串行地址的方法及电子设备 |
-
2022
- 2022-06-30 CN CN202210769565.0A patent/CN115168254A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116541335A (zh) * | 2023-07-05 | 2023-08-04 | 安擎计算机信息股份有限公司 | 一种分配串行地址的方法及电子设备 |
CN116541335B (zh) * | 2023-07-05 | 2023-09-19 | 安擎计算机信息股份有限公司 | 一种分配串行地址的方法及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2009539C1 (ru) | Плата расширения вычислительной системы | |
US20070094472A1 (en) | Method for persistent mapping of disk drive identifiers to server connection slots | |
KR20130043662A (ko) | 전자 디바이스들을 위한 케이블 연결들의 검출 | |
US7694029B2 (en) | Detecting miscabling in a storage area network | |
US20100035461A1 (en) | System and Method for Detecting Module Presence in an Information Handling System | |
CN106407146B (zh) | 一种接口设备、安全接入的方法及装置 | |
JP7479619B2 (ja) | 拡張カードの独立スロット制御 | |
CN102999097A (zh) | 扩展卡及支持所述扩展卡的主板 | |
CN105354116A (zh) | 一种热插拔检测方法、装置、系统及移动终端 | |
CN213365380U (zh) | 一种服务器主板及服务器 | |
CN104054064B (zh) | 基于接口耦合的灵活的端口配置 | |
CN104298302A (zh) | 存储设备及支持所述存储设备的主板 | |
CN115168254A (zh) | 一种地址分配方法及电子设备 | |
CN115167629A (zh) | 一种双路服务器cpu主板 | |
US20180081550A1 (en) | System and method for detecting redundant array of independent disks (raid) controller state from baseboard management controller (bmc) | |
CN114443531A (zh) | 一种服务器PCIe端口自动配置的系统、方法 | |
CN112868013A (zh) | 经由边带接口恢复场域可程序门阵列固件的系统及方法 | |
CN102063341A (zh) | 高密度服务器 | |
CN213276460U (zh) | 一种双路服务器主板及服务器 | |
CN108153403B (zh) | 用于非易失性存储器模块的多端口能量供应 | |
US6549027B1 (en) | Apparatus and method for testing for compatibility between circuit boards | |
CN213365438U (zh) | 一种双路服务器主板及服务器 | |
US10810150B1 (en) | Configuration of a solid-state drive dock having local and network interfaces | |
CN102253866B (zh) | 一种多主机板服务器 | |
US10785874B2 (en) | Detecting card edge connector configuration states |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |