CN115149778A - 一种驱动电路、电源电路和服务器 - Google Patents
一种驱动电路、电源电路和服务器 Download PDFInfo
- Publication number
- CN115149778A CN115149778A CN202210784128.6A CN202210784128A CN115149778A CN 115149778 A CN115149778 A CN 115149778A CN 202210784128 A CN202210784128 A CN 202210784128A CN 115149778 A CN115149778 A CN 115149778A
- Authority
- CN
- China
- Prior art keywords
- circuit
- amplifying
- driving
- coupled
- amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 143
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 143
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本申请实施例公开了一种驱动电路、电源电路和服务器,涉及电源技术领域。该驱动电路包括多个放大通路,该多个放大通路中电路结构和元器件参数相同。各个放大通路包括串联耦合的放大电路和限流器件,各个放大通路的放大电路的输入端耦合,放大电路的输出端与限流器件的一端耦合,各个放大通路的限流器件的另一端耦合。其中,驱动电路的输出电压小于或等于20V。
Description
技术领域
本申请实施例涉及电源技术领域,尤其涉及一种驱动电路、电源电路和服务器。
背景技术
在开关电源电路中,为了给开关电路提供足够的驱动信号,可以通过设置多路驱动并联的模式,具体为,在驱动电路中设置多个放大通路,在驱动输出时将多路合并。但是,当驱动电路中的多个放大通路并联时,由于工艺制造等原因,各放大通路中器件参数存在差异,将导致多个放大通路的输出时间不一致,影响驱动电路的可靠性。
发明内容
本申请实施例提供一种驱动电路、电源电路和服务器,能够提高驱动电路的可靠性。
本申请实施例第一方面提供一种驱动电路,该驱动电路包括多个放大通路,该多个放大通路中电路结构和元器件参数相同,各个放大通路包括串联耦合的放大电路和限流器件,各个放大通路的放大电路的输入端耦合,放大电路的输出端与限流器件的一端耦合,各个放大通路的限流器件的另一端耦合。其中,驱动电路的输出电压小于或等于20V。
基于本方案,通过在驱动电路中设置多个放大通路,通过该多个放大通路分别对部分控制信号进行放大产生多个驱动信号,在该多个放大通路的输出端,合路为一个驱动信号,因此能够提高驱动信号的电流。其次,通过在各个放大通路中设置限流器件,因此在各个放大通路驱动信号的输出时间不一致时,可以通过限流器件限制反向输入各个放大通路的驱动信号,能够避免各个放大通路被反向输入的驱动信号击穿,能够提高驱动电路的可靠性。而且,通过将多个放大通路设置为电路结构和元器件参数相同的放大通路,能够使得各个放大通路输出的驱动信号具有相同的幅值,该多个驱动信号能够更好的融合。
结合第一方面,在一种可能的实现方式中,上述限流器件为限流电阻,该限流电阻小于100Ω。
基于本方案,通过在各个放大通路中设置限流电阻,因此在各个放大通路驱动信号的输出时间不一致时,可以通过限流电阻限制反向输入各个放大通路的驱动信号,能够避免各个放大通路被反向输入的驱动信号击穿,能够提高驱动电路的可靠性。
结合第一方面,在一种可能的实现方式中,上述驱动电路包括两个放大通路,该两个放大通路包括第一放大通路和第二放大通路。其中,第一放大电路与第二放大电路结构和对应元器件参数相同。所述第一放大通路包括串联耦合的第一放大电路和第一限流电阻,第二放大通路包括串联耦合的第二放大电路和第二限流电阻。第一放大电路的输入端和第二放大电路的输入端耦合,第一放大电路的输出端与第一限流电阻的一端耦合。第二放大电路的输出端与第二限流电阻的一端耦合,第一限流电阻的另一端与第二限流电阻的另一端耦合。
基于本方案,通过在驱动电路中设置第一放大通路和第二放大通路,在第一放大通路中设置第一限流电阻,对第一放大电路输出信号的电流进行限制,以产生第一驱动信号,通过在第二放大通路中设置第二限流电阻,对第二放大电路输出信号的电流进行限制,以产生第二驱动信号,在第一驱动信号和第二驱动信号输出时间不一致时,可以通过第一限流电阻对反向输入第一放大通路的第二驱动信号的电流进行限制,或者,可以通过第二限流电阻对反向输入第二放大通路的第一驱动信号的电流进行限制,因此能够避免第一放大通路和第二放大通路中输出驱动信号较晚的放大通路,被先输出的驱动信号反向击穿,能够提高驱动电路的可靠性。
结合第一方面,在一种可能的实现方式中,上述限流器件为二极管,其中,放大电路的输出端连接二极管的正极,各个放大通路的二极管的负极耦合。
基于本方案,通过在各个放大通路中设置二极管,因此在各个放大通路驱动信号的输出时间不一致时,可以通过二极管限制反向输入各个放大通路的驱动信号,能够避免各个放大通路被反向输入的驱动信号击穿,能够提高驱动电路的可靠性。
结合第一方面,在一种可能的实现方式中,上述驱动电路实现为驱动芯片。
基于本方案,通过将上述驱动电路集成在驱动芯片中,能够减小驱动电路的面积,而且能够减小驱动电路的功耗。
结合第一方面,在一种可能的实现方式中,上述驱动电路中的各放大电路集成实现为驱动芯片。
基于本方案,通过将上述驱动电路中的各放大电路集成在驱动芯片中,能够减小驱动电路的面积,而且能够减小驱动电路的功耗。
本申请实施例第二方面提供一种电源电路,该电源电路包括驱动电路和开关电路,驱动电路的输出端与开关电路的输入端耦合,驱动电路的结构可以为上述第一方面或第一方面任一种可能的实现方式所述的驱动电路的结构。
结合第二方面,在一种可能的实现方式中,电源电路还包括输入电阻,该输入电阻与驱动电路的输入端耦合。
基于本方案,通过设置输入电阻能够限制控制信号的电流,减少驱动电路中放大通路输出电压的上升时间,提高放大通路的输出建立速度。
结合第二方面,在一种可能的实现方式中,上述输入电阻小于20Ω。
本申请实施例第三方面提供一种服务器,该服务器包括电源电路、以及与电源电路耦合的电子部件,电源电路用于为电子部件供电,该电源电路的结构可以为上述第二方面或第二方面任一种可能的实现方式所述的电源电路的结构。
本申请中第二方面至第三方面的描述,可以参考第一方面的详细描述;并且,第二方面至第三方面的有益效果,可以参考第一方面的有益效果分析,此处不再赘述。
附图说明
图1为本申请实施例提供的一种驱动电路的应用场景示意图;
图2为本申请实施例提供的一种电压时间曲线的示意图;
图3为本申请实施例提供的另一种驱动电路的应用场景示意图;
图4为本申请实施例提供的又一种驱动电路的应用场景示意图;
图5为本申请实施例提供的一种驱动电路的结构示意图;
图6为本申请实施例提供的一种驱动芯片的结构示意图;
图7为本申请实施例提供的一种电源电路的结构示意图;
图8为本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
下文将详细论述各实施例的制作和使用。但应了解,本申请提供的许多适用发明概念可实施在多种具体环境中。所论述的具体实施例仅仅说明用以实施和使用本说明和本技术的具体方式,而不限制本申请的范围。
除非另有定义,否则本文所用的所有科技术语都具有与本领域普通技术人员公知的含义相同的含义。
各电路或其它组件可描述为或称为“用于”执行一项或多项任务。在这种情况下,“用于”用来通过指示电路/组件包括在操作期间执行一项或多项任务的结构(例如电路系统)来暗指结构。因此,即使当指定的电路/组件当前不可操作(例如未打开)时,该电路/组件也可以称为用于执行该任务。与“用于”措辞一起使用的电路/组件包括硬件,例如执行操作的电路等。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。在本申请中,“至少一个”是指一个或者多个,“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B的情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达,是指的这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,a,b或c中的至少一项(个),可以表示:a,b,c,a和b,a和c,b和c或a、b和c,其中a、b和c可以是单个,也可以是多个。另外,在本申请的实施例中,“第一”、“第二”等字样并不对数量和次序进行限定。
需要说明的是,本申请中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
在介绍本申请实施例之前,首先对本申请涉及的背景技术进行介绍说明。
在开关电源电路中包括串联耦合的控制电路、驱动电路和开关电路,通过驱动电路对控制电路产生的控制信号进行放大以生成驱动信号,从而控制开关电路的快速开启和关断。其中,驱动电路包括多个并联的放大通路,用于提高驱动电路的电流放大能力,以满足开关电路对驱动信号的需求。
如图1所示为本申请实施例提供的一种驱动电路100的应用场景示意图,该驱动电路100与开关电路200串联耦合,驱动电路100包括并联耦合的放大通路110和放大通路120,放大通路110和放大通路120的输入端与控制电路的输出端耦合,放大通路110和放大通路120的输出端与开关电路200的输入端耦合。放大通路110包括放大电路A1,放大通路120包括放大电路A2。放大电路A1和放大电路A2的电路结构和器件参数相同,放大电路A1和放大电路A2均包括放大器。放大电路A1和放大电路A2与接地端耦合。驱动电路100通过输入端接收控制信号,对控制信号进行放大。具体的,驱动电路100通过放大通路110中的放大电路A1对一半控制信号进行放大,以产生第一驱动信号。驱动电路100通过放大通路120中的放大电路A2对另一半控制信号进行放大,以产生第二驱动信号。第一驱动信号和第二驱动信号合路为第三驱动信号,该第三驱动信号用于控制开关电路200的导通或关断。可以理解的第三驱动信号的电流为第一驱动信号的电流与第二驱动信号的电流之和。
上述驱动电路100通过放大通路110和放大通路120,分别对一半控制信号进行放大,以产生第一驱动信号和第二驱动信号,该两个驱动信号合路以产生第三驱动信号,使用该第三驱动信号为开关电路200提供大电流驱动,该第三驱动信号的电流大于第一驱动信号的电流或第二驱动信号的电流。可以理解的,通过放大通路110和放大通路120分别对一半控制信号进行放大,能够提高驱动电路100的电流放大能力,以改善开关电路200中开关管的导通和开关特征。
但是,发明人发现,在上述驱动电路100中,由于工艺制造、输入阈值开通电压存在差异等原因,都会加大放大通路的输出延迟时间。例如放大通路110和放大通路120内部线路会存在参数差异,如电阻、电容、电感或放大器的参数会在制造时存在误差。两个放大通路线路上的参数差异会导致放大通路110和放大通路120的输出驱动信号的时间不一致,这样放大通路110和放大通路120中输出驱动信号时间较早的放大通路,与输出驱动信号较晚的放大通路形成电势差,电流从驱动信号输出较早的放大通路反向输入到驱动信号输出较晚的放大通路,导致该放大通路的放大电路被反向击穿。此时,驱动电路100的输出端形成对地的通路,导致驱动电路100失效,驱动电路100的可靠性降低。
如图2所示为驱动电路中两个放大通路工作电压时间曲线的示意图。其中第一曲线表示放大通路110和放大通路120的输入电压随时间变化的曲线,第二曲线表示放大通路110的输出电压随时间变化的曲线,第三曲线表示放大通路120的输出电压随时间变化的曲线。在放大通路中,当输入电压或输出电压变化时,在最小电压的基础上,最大电压与最小电压之差的10%-90%对应的电压变化曲线比较稳定,一般以10%-90%的最大电压与最小电压之差对应的时刻进行开启时间和上升时间的计算。
以放大通路110和放大通路120的输入电压的最大值为V2,最小值为V1,放大通路110和放大通路120的输出电压的最大值为V4,最小值为V3为例。上述放大通路110的开启时间TD1为t1至t2时刻,上升时间Tr1为t2至t3时刻,上述放大通路120的开启时间TD2为t1至t4时刻,上升时间Tr2为t4至t5时刻。其中,t1时刻,为在输入电压V1的基础上,10%(V2-V1)所对应的时刻,t2和t4时刻,为在输出电压V3的基础上,10%(V4-V3)所对应的时刻,t3和t5时刻,为在输出电压V3的基础上,90%(V4-V3)所对应的时刻。
可以理解的,放大通路110的开启时间TD1对应的时刻,早于放大通路120的开启时间TD2对应的时刻,当放大通路110输出上述第一驱动信号时,放大通路120还未输出第二驱动信号,第一驱动信号将通过放大通路120的输出端反向流入放大电路A2,击穿放大通路120中的放大电路A2,导致放大电路A2的输出端与接地端短路,放大通路110和放大通路120形成到接地端的通路,驱动电路100将无法正常输出驱动信号。
为了解决上述驱动电路100放大通路110和放大通路120输出时间不一致带来的可靠性低的问题,本申请实施例提供一种驱动电路,通过多路放大通路并联提高驱动电路的放大能力,提供满足开关电路需求的驱动信号,且能够防止多个通路输出时间不一致降低驱动电路的可靠性。
如图3所示为本申请实施例提供的一种驱动电路300的应用场景示意图,该驱动电路300包括多个放大通路,该多个放大通路中电路结构和元器件参数相同,各个放大通路包括串联耦合的放大电路和限流器件,各个放大通路的所述放大电路的输入端耦合,放大电路的输出端与限流器件的一端耦合,各个放大通路的限流器件的另一端耦合。其中,驱动电路的输出电压小于或等于20V。
需要说明的是,本申请实施例以驱动电路300包括第一放大通路310和第二放大通路320为例进行示例性说明,上述图3中驱动电路300的具体结构为示例性说明,其并不对本申请实施例构成限定。
在一种可能的实现方式中,如图3所示,上述限流器件为限流电阻。上述第一放大通路310包括串联耦合的第一放大电路A1和第一限流电阻R1,第二放大通路320包括串联耦合的第二放大电路A2和第二限流电阻R2。其中,第一放大电路A1的输入端和第二放大电路A2的输入端耦合于第一节点330作为驱动电路300的输入端,该第一节点330用于接收控制信号。第一放大电路A1的输出端与第一限流电阻R1的一端耦合,第二放大电路A2的输出端与第二限流电阻R2的一端耦合,第一限流电阻R1的另一端与第二限流电阻R2的另一端耦合于第二节点340作为驱动电路300的输出端。
可选的,上述控制信号可以为脉冲宽度调制(pulse width modulation,PWM)信号。本申请实施例对于控制信号的具体类型并不限定。
上述驱动电路300用于对控制信号进行放大。具体的,驱动电路300通过第一放大通路310中的第一放大电路A1对一半控制信号进行放大以产生第一驱动信号。驱动电路300通过第二放大通路320中的第二放大电路A2对另一半控制信号进行放大,以产生第二驱动信号,然后上述第一驱动信号与第二驱动信号合路形成第三驱动信号。
可以理解的,上述第一放大电路A1和第二放大电路A2均包括对应的放大器,放大器用于对控制信号进行放大。第三驱动信号的电流为第一驱动信号的电流与第二驱动信号的电流之和,第三驱动信号的电流大于第一驱动信号的电流,且大于第二驱动信号的电流。
在该实施例中,在驱动电路300的多个放大通路中分别设置限流电阻。例如在驱动电路300中,在第一放大通路310中增加第一限流电阻R1,在第二放大通路320中增加第二限流电阻R2。当第一放大通路310和第二放大通路320由于内部器件参数差异等原因,导致第一放大通路310输出第一驱动信号和第二放大通路320输出第二驱动信号的时间不一致时,如第一放大通路310先输出第一驱动信号,则该第一驱动信号在反向流向第二放大通路320时,限流电阻R1和限流电阻R2会限制流过第二放大电路A2中放大器的电流,能够有效避免第一放大通路310和第二放大通路320中输出驱动信号较晚的放大通路中的放大器,可能被先输出的第一驱动信号反向击穿,能够提高驱动电路的可靠性。
例如,结合图2,以第一放大通路310和第二放大通路320的输入电压曲线为第一曲线,输出电压曲线为第二曲线,第二放大通路320的输出电压曲线为第三曲线,第一放大通路310在t2时刻输出第一驱动信号,第二放大通路320在t4时刻输出第二驱动信号第一放大电路A1和第二放大电路A2的输出的电流值为7A,第二放大通路320中的第二放大电路A2中的放大器的反向击穿电流为5A为例。假设第一放大电路先输出驱动电压,该驱动信号通过第一限流电阻R1和第二限流电阻R2对流至第二放大电路A2的电流进行限制,生成电流值为4A的流入信号,该信号的电流值小于第二放大电路A2中放大器的反向击穿电流,将不会反向击穿第二放大电路A2中的该放大器。
在一种可能的实现方式中,上述限流电阻小于100Ω。示例性的,上述第一限流电阻R1和第二限流电阻R2均小于20Ω。在该实现方式中,通过设置较小的电阻作为限流器件,防止对驱动电流产生较大影响,以降低增加限流电阻对开关电路的驱动能力,能够实现在保证大电流驱动能力的同时提高驱动电路的可靠性。
上述驱动电路300的各个放大通路电路结构和各结构对应的元器件参数相同。具体为,第一放大电路A1第二放大电路A2的电路结构和元器件参数均相同。第一限流电阻R1和第二限流电阻R2的阻值相等。
可选的,上述驱动电路300还包括用于使能第一放大电路A1的第一使能端,以及用于使能第二放大电路A2的第二使能端。
可选的,当第一使能端和第二使能端接收高电平时,第一放大电路A1和第二放大电路A2为导通状态;或者,当第一使能端和第二使能端接收低电平时,第一放大电路A1和第二放大电路A2为导通状态。本申请实施例对于第一使能端和第二使能端具体接收什么类型的电平导通第一放大电路A1和第二放大电路A2并不限定。
例如,第一使能端和第二使能端可以接收高电平,将第一放大电路A1和第二放大电路A2导通,以使得第一放大通路310输出第一驱动信号,第二放大通路320输出第二驱动信号,该两个驱动信号在第二节点340合路为第三驱动信号。
可选的,上述驱动电路300的输出电压小于或等于20V。示例性的,该驱动输出电压可以为12V,从而能够提高驱动电路与服务器电源的适配性。
在一种可能的实现方式中,上述限流器件为二极管,多个放大电路的输出端分别与二极管的正极耦合,各个放大通路的二极管的负极耦合。例如,如图4所示,上述第一放大电路A1的输出端连接第一二极管D1的正极,第二放大电路A2的输出端连接第二二极管D2的正极,第一二极管D1的负极与第二二极管D2的负极耦合于第二节点340。
结合图3或图4,上述驱动电路300的输出端与开关电路400的输入端耦合。
可选的,上述开关电路400包括开关管,该开关可以为晶体管,例如,可以为金属氧化物半导体场效电晶体管(metal-oxide-semiconductor field-effect transistor,MOSFET),或者,可以为绝缘栅双极型晶体管(insulated gate bipolar transistor,IGBT),本申请实施例对于开关管的具体类型并不限定。
可选的,上述开关电路400可以包括并联耦合的第一开关管411和第二开关管412,第一开关管411通过第三电阻R3与第二节点340耦合,第二开关管412通过第四电阻R4与第二节点340耦合。上述驱动电路300,用于控制第一开关管411和第二开关管412的导通或关断,第三电阻R3用于减小第一开关管411开关时刻的瞬时电压应力,以保护第一开关管411,第四电阻R4用于减小第二开关管412开关时刻的瞬时电压应力,以保护第二开关管412,防止该两个开关被大电流烧毁。本申请实施例对于开关电路400包括开关管的具体数量并不限定。
本申请实施例提供的驱动电路300,通过设置多个放大通路,通过该多个放大通路分别对部分控制信号进行放大产生多个驱动信号,在该多个放大通路的输出端,合路为一个驱动信号,因此能够提高驱动信号的电流。其次,通过在各个放大通路中设置限流器件,因此在各个放大通路驱动信号的输出时间不一致时,可以通过限流器件限制反向输入各个放大通路的驱动信号,能够避免各个放大通路被反向输入的驱动信号击穿,能够提高驱动电路的可靠性。而且,通过将多个放大通路设置为电路结构和元器件参数相同的放大通路,能够使得各个放大通路输出的驱动信号具有相同的幅值,该多个驱动信号能够更好的融合。
在一种可实现的方式中,上述驱动电路300中的部分器件或者全部器件可以集成在驱动芯片中。比如,在驱动电路300中,除了限流电阻外,所有放大通路中的其它器件可以集成在一个驱动芯片中;或者,上述驱动电路300的所有放大通路中的放大电路和对应的限流电阻均集成在一个驱动芯片中。通过集成电路的形式来减小驱动电路300的面积,以及减小驱动电路300的功耗。
在一种可能的实现方式中,可以将驱动电路300中的放大电路实现为驱动芯片。如图5所示,第一放大电路A1和第二放大电路A2可以设置在驱动芯片350中,该驱动芯片350包括第一输入端、第二输入端、第一输出端和第二输出端,第一放大电路A1设置在第一输入端和第一输出端之间,第二放大电路A2设置在第二输入端和第二输出端之间,第一输入端作为第一放大通路310的输入端,第二输入端作为第二放大通路320的输入端,第一输入端和第二输入端耦合于第一节点330,该第一节点330作为驱动电路300的输入端。第一输出端与第一限流电阻R1的一端耦合,第二输出端与第二限流电阻R2的一端耦合,第一限流电阻R1和第二限流电阻R2的另一端耦合于第二节点340,该第二节点340作为驱动电路300的输出端。
可选的,上述驱动芯片350中还可以设置用于控制每个放大电路工作的使能端,以及为该驱动芯片350供电的电压端VDD和接地端GND。例如,设置控制第一放大电路A1的第一使能端和控制第二放大电路A2的第二使能端。
本申请实施例提供的驱动电路300通过将上述至少两个放大通路中的放大电路设置在驱动芯片350中,与采用分立的放大电路相比,能够降低驱动电路300的功耗。
在一种可能的实现方式中,可以将驱动电路300实现为驱动芯片,如图6所示,本申请实施例还提供一种驱动芯片600,该驱动芯片600包括第一输入端和第二输入端,以及第一输出端和第二输出端,第一输入端和第一输出端之间设置有第一放大通路610,第二输入端和第二输出端之间设置有第二放大通路620。第一放大通路610包括串联耦合的第一放大电路A1和第一限流电阻R1,第二放大通路620包括串联耦合的第二放大电路A2和第二限流电阻R2。
可选的,上述驱动芯片600还包括用于使能第一放大电路A1的第一使能端,以及用于使能第二放大电路A2的第二使能端,以及为该驱动芯片600供电的电压端VDD和接地端GND。
可选的,上述驱动芯片600还可以包括其他放大通路,当驱动芯片600包括更多个放大通路时,该更多个放大通路中可以包括对应的放大电路和限流电阻,从而驱动芯片600能够输出具有更大电流的驱动信号,本申请实施例对于驱动芯片600包括放大通路的具体数量并不限定,图6中仅以两个放大通路为例进行说明。
本申请实施例提供的驱动芯片600通过在每个放大通路中设置串联耦合的放大电路和限流电阻,通过将多个放大通路的输入端耦合,将多个放大通路的输出端耦合,将多个放大通路输出的驱动信号进行合路,能够提供具有更大的驱动信号,而且,在多个放大通路输出驱动信号的时间不一致时,通过设置在每个放大通路上设置的限流电阻能能够避免输出驱动信号较晚的放大通路,被先输出的驱动信号反向击穿,能够提高驱动芯片600的可靠性。
基于此,如图7所示,本申请实施例还提供一种电源电路700,该电源电路700包括串联耦合的输入电阻710、驱动电路720和开关电路730。其中,驱动电路720的结构可以为上述图3、图4、图5和图6中驱动电路300的结构,本申请实施例在此不再赘述。
上述输入电阻710用于接收控制信号,限制控制信号的电流,从而减少驱动电路720中放大通路的上升时间,提高放大通路的输出建立速度。
例如,结合图2,以驱动电路720包括第一放大通路721和第二放大通路722,第一放大通路721和第二放大通路722的输出电压曲线为第二曲线为例,第一放大通路721和第二放大通路722的上升时间Tr1为t3至t4时刻,通过设置输入电阻710能够减小上升时间Tr1,提高第二曲线上升时的斜率dv/dt,从而能够提高放大通路的输出建立速度。
可选的,输入电阻710的阻值小于20Ω,本申请实施例对于输入电阻710的具体取值并不限定。
本申请实施例提供的电源电路700,通过设置输入电阻710,控制信号经过该输入电阻710再输入驱动电路720,能够限制控制信号的电流,能够减少放大通路控制信号的上升时间,提高放大通路的输出建立速度,改善各放大电路的输出延迟,进而提高驱动电路720的可靠性。
在另一方面,如图8所示,本申请实施例提供一种电子设备800,该电子设备800包括电源电路810和电子部件820,电源电路810用于为电子部件820供电。该电源电路810的结构可以为上述图7中电源电路700的结构。
可选的,该电子设备800可以为服务器,电子部件820包括:主板、处理器、内存、基板管理控制器(baseboard management controller,BMC)、风扇等。
需要说明的是,上文中提供的驱动电路300的相关描述均可援引至该电子设备800中,本申请实施例在此不再赘述。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何在本申请揭露的技术范围内的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种驱动电路,其特征在于,所述驱动电路包括多个放大通路;所述多个放大通路电路结构和元器件参数相同;各个放大通路包括串联耦合的放大电路和限流器件;所述各个放大通路的放大电路的输入端耦合;所述放大电路的输出端与所述限流器件的一端耦合;所述各个放大通路的所述限流器件的另一端耦合;
其中,所述驱动电路的输出电压小于或等于20V。
2.根据权利要求1所述的驱动电路,其特征在于,所述限流器件为限流电阻;所述限流电阻小于100Ω。
3.根据权利要求2所述的驱动电路,其特征在于,所述驱动电路包括两个放大通路,所述两个放大通路包括第一放大通路和第二放大通路;其中,所述第一放大通路与所述第二放大通路结构和元器件参数相同;
所述第一放大通路包括串联耦合的第一放大电路和第一限流电阻;
所述第二放大通路包括串联耦合的第二放大电路和第二限流电阻;
所述第一放大电路的输入端和所述第二放大电路的输入端耦合;
所述第一放大电路的输出端与所述第一限流电阻的一端耦合;
所述第二放大电路的输出端与所述第二限流电阻的一端耦合;
所述第一限流电阻的另一端与所述第二限流电阻的另一端耦合。
4.根据权利要求1所述的驱动电路,其特征在于,所述限流器件为二极管;其中,所述各个放大通路的放大电路的输出端连接所述二极管的正极;所述各个放大通路的所述二极管的负极耦合。
5.根据权利要求1-4中任一项所述的驱动电路,其特征在于,将所述驱动电路实现为驱动芯片。
6.根据权利要求1-4中任一项所述的驱动电路,其特征在于,所述驱动电路中的各放大电路集成实现为驱动芯片。
7.一种电源电路,其特征在于,所述电源电路包括开关电路以及如权利要求1-6中任一项所述的驱动电路;所述驱动电路的输出端与所述开关电路的输入端耦合;所述驱动电路用于为所述开关电路提供驱动电流信号。
8.根据权利要求7所述的电源电路,其特征在于,所述电源电路还包括输入电阻,所述输入电阻与所述驱动电路的输入端耦合。
9.根据权利要求8所述的电源电路,其特征在于,所述输入电阻小于20Ω。
10.一种服务器,其特征在于,所述服务器包括电子部件以及如权利要求7-9中任一项所述的电源电路;所述电源电路与所述电子部件耦合;所述电源电路用于为所述电子部件供电。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210784128.6A CN115149778A (zh) | 2022-07-05 | 2022-07-05 | 一种驱动电路、电源电路和服务器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210784128.6A CN115149778A (zh) | 2022-07-05 | 2022-07-05 | 一种驱动电路、电源电路和服务器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115149778A true CN115149778A (zh) | 2022-10-04 |
Family
ID=83411176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210784128.6A Pending CN115149778A (zh) | 2022-07-05 | 2022-07-05 | 一种驱动电路、电源电路和服务器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115149778A (zh) |
-
2022
- 2022-07-05 CN CN202210784128.6A patent/CN115149778A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8134400B2 (en) | Semiconductor circuit | |
JP4901445B2 (ja) | 駆動回路及びこれを用いた半導体装置 | |
JP4226509B2 (ja) | 電圧駆動型スイッチ素子のドライブ回路および電源装置 | |
JP5733627B2 (ja) | ゲートドライブ回路 | |
JPWO2007136050A1 (ja) | 高周波スイッチ回路 | |
JP2012249357A (ja) | 電圧制御型スイッチング素子のゲート駆動回路 | |
EP0181148B1 (en) | Semiconductor device | |
US8624655B2 (en) | Level shifter circuit and gate driver circuit including the same | |
US5546043A (en) | Circuit arrangement for driving an MOS field-effect transistor | |
JP4342251B2 (ja) | ゲート駆動回路 | |
JP2009201096A (ja) | スイッチ回路 | |
WO2018043039A1 (ja) | スイッチング回路 | |
JP6104391B2 (ja) | バッファ回路 | |
JP2010130557A (ja) | ゲート駆動装置 | |
CN113261201B (zh) | 用于优化共栅共源放大器关闭的装置 | |
US9318973B2 (en) | Driving device | |
JP2020025158A (ja) | 高耐圧集積回路 | |
CN115149778A (zh) | 一种驱动电路、电源电路和服务器 | |
JP2007235859A (ja) | 自己消弧型半導体素子の駆動装置 | |
TWI591962B (zh) | 驅動電路及驅動方法 | |
EP3920418A1 (en) | Method and apparatus for avoiding parasitic oscillation in a parallel semiconductor switch | |
JP2000089838A (ja) | 制御回路 | |
EP2161761A2 (en) | Relay circuit | |
JP2020136694A (ja) | 出力回路 | |
US7358791B2 (en) | Discharge protection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |